JP2008033934A - 基準を調整するための方法および装置 - Google Patents

Abstract

【課題】基準を調整するための方法および装置を提供する。
【解決手段】本発明の一態様では、回路は、電流源からの電流を第１の電流と基準電流とに分割する電流分割回路を含む。この回路は、電流分割回路から第１の電流を受けるように電流分割回路に結合され、かつ調整電流を受ける電流ミラー回路も含む。調整電流で、基準電流を設定する。
【選択図】図１

Description

本発明は、一般的には、電気回路に関するものであり、より具体的には、本発明は、電気回路内の基準を調整することに関するものである。

電源のスイッチングを行うための集積回路コントローラでは、いつ内部パラメータや外部パラメータが特定の値に達するかを検出するために、基準電圧や基準電流などの基準を使用する。例えば、電流が最大値を超えたときに、コントローラが電源スイッチをオフにするために、スイッチ内の電流を感知する信号を基準と比較する。または、コントローラが、デューティ比が最大値を超えるのを防ぐように、デューティ比に比例する信号を基準と比較することもある。他の実施形態では、入力電圧に比例する信号を基準と比較し、入力電圧が高すぎたりまたは低すぎたりした場合に回路の動作を無効にする。

特定の用途または過渡的動作状態に合わせて、基準電流または基準電圧を調整する必要がある場合も多い。多くの場合、基準を、外部コンポーネントまたは動的刺激に応じて変更する必要がある。さらに、２つの値の間の基準を調整することが望ましい場合も多い。しかし、集積回路を用いてこの問題を解決する知られている技術は、非常にコストがかかることが多い。

本発明の一態様では、回路は電流分割回路と電流ミラー回路を含む。一実施態様では、電流分割回路は、電流源から来た電流を第１の電流と第２の基準電流に分割する。電流ミラー回路は、一実施態様では、電流分割回路からの第１の電流を受け取るように結合され、かつ調整電流を受ける。この実施態様において、調整電流は、回路内の基準電流を設定し、および抵抗器が、基準電圧を供給するために電流分割回路からの基準電流を受け取るように結合されている。さらに、この実施態様では、基準電流と基準電圧は、２つの値の間、例えば、基準電流または基準電圧の全体の値と基準電流または基準電圧の全体の値の部分値との間で調整可能である。

本発明は、例示的な実施形態を使って説明されるが、限定されることなく、類似の参照は類似の要素を示す付属の図面に例示される。

基準電流または基準電圧などの基準を調整するための回路および方法の例が、本明細書で開示される。以下の説明では、本発明を完全に理解できるように、多数の具体的詳細を述べる。しかし、当業者にとっては、本発明を実施するうえで具体的詳細事項を使用する必要がないことは明白であろう。他の場合については、本発明をわかりにくくすることを避けるため、よく知られている材料または方法については詳述していない。

本明細書全体を通して「一実施形態」と記述されている場合、これは、その実施形態に関して説明されている特定の特徴、構造、または特性が少なくとも本発明の１つの実施形態に含まれることを意味する。そのため、「一実施形態では」という語句が本明細書のさまざまな箇所に記載されていても、必ずしもすべて同じ実施形態であるとは限らない。さらに、特定の特徴、構造、または特性は、１つまたは複数の実施形態において、適当な方法により組み合わせることができる。

図１には、一実施形態による、電流ミラー回路１６０に結合された電流分割回路１５５を含む回路１００の概略が示されている。図に示されているように、電流分割回路１５５は、第１、第２、第３の端子１１１、１１２、１１３を備える第１のトランジスタ１１０と、第１、第２、第３の端子１１６、１１７、１１８を備える第２のトランジスタ１１５を備えている。この例では、第１のトランジスタ１１０の第１の端子１１１は、第２のトランジスタ１１５の第１の端子１１６に結合されている。こ例では、電流源１０５は、第１のトランジスタ１１０と第２のトランジスタ１１５に結合されている。

この実施形態では、第１、第２、第３の端子１３６、１３７、１３８を備える第３のトランジスタ１３５と、第１、第２、第３の端子１４１、１４２、１４３を備える第４のトランジスタ１４０が、電流ミラー回路１６０に含まれている。この実施形態に例示されているように、第１のトランジスタ１１０の第２の端子１１２は、第４のトランジスタ１４０の第１の端子１４１に結合されている。かくして、電流ミラー回路１６０が電流分割回路１５５に結合される。この実施形態では、回路１００のトランジスタ１１０、１１５、１３５、１４０は、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）からなる。それに加えて、第３のトランジスタ１３５と第４のトランジスタ１４０は、この実施形態では、それぞれ、比１：Ｍの強度を有している。

動作中、電流分割回路１５５は、電流源１０５からソース電流すなわち電流Ｉ₀を、第１のトランジスタ１１０から出力される第１の電流Ｉ_Xと、第２のトランジスタ１１５から出力される第２の電流すなわち基準電流Ｉ_REFに分割する。この実施形態では、第１と第２のトランジスタ１１０、１１５は、ｒを１未満として、比（１−ｒ）：ｒの関係を有する強度を持つ。したがって、この実施形態では、第１の電流Ｉ_Xと基準電流Ｉ_REFの和は、電流源１０５からのソース電流すなわち電流Ｉ₀の全体の値に実質的に等しい。

この実施形態では、電流ミラー回路１６０は、第１の電流Ｉ_Xを第３のトランジスタ１４０の第１の端子１４１で受けるように電流分割回路１５５に結合されている。この実施形態では、電流ミラー回路１６０は、さらに、調整電流Ｉ_Aを第３のトランジスタ１３５の第２の端子１３７で受けるように結合されている。そのため、一実施形態では、調整電流Ｉ_Aは、第１の電流Ｉ_Xにミラーリングされる。したがって、この実施形態では、基準電流Ｉ_REFは、調整電流Ｉ_Aに応じて調整される。特に、調整電流Ｉ_Aは、基準電流Ｉ_REFを、基準電流Ｉ_REFの全体の値と基準電流Ｉ_REFの全体の値の部分値ｒとの間の調整された値に設定する。さらに、この実施形態では、抵抗器１４５を第２のトランジスタ１１５の第２の端子１１７に結合し、電流分割回路１５５から基準電流Ｉ_REFを受け取り、基準電圧Ｖ_REFを出力する。さまざまな実施形態において、調整電流Ｉ_Aは、回路１００を含む集積回路の内部または外部を発生元とすることに留意されたい。一実施形態では、この集積回路は電源を制御する。

図２は、横軸２０１上に示されている調整電流Ｉ_Aと、縦軸２０３上に示されている基準電流Ｉ_REFとの間の関係を示すグラフ２００である。図２に例示されているように、調整電流Ｉ_Aと基準電流Ｉ_REFの変化は、調整電流Ｉ_Aがしきい値上限としきい値下限との間で実質的に直線的すなわち比例する。したがって、この実施形態では、調整電流Ｉ_Aが、図２の実施形態のように、０などのしきい値下限以下である場合、基準電流Ｉ_REFは、電流Ｉ₀に実質的に等しく、これは基準電流Ｉ_REFの全体の値２０５である。第１の電流Ｉ_Xと基準電流Ｉ_REFとの和が実質的に電流Ｉ₀に等しいので、基準電流Ｉ_REFが全体の値２０５であれば、第１の電流Ｉ_Xは、この実施形態では０に等しい（図には示されていない）。

第１の電流Ｉ_Xは、この実施形態では、ミラーリングされた調整電流ＭＩ_Aか、電流（１−ｒ）Ｉ₀のうちのいずれか小さい方であることに留意されたい。したがって、この実施形態では、第１の電流Ｉ_Xは、（１−ｒ）Ｉ₀を超えないため、調整電流Ｉ_Aは、基準電流Ｉ_REFを部分値ｒＩ₀よりも小さい値に下げることはない。したがって、グラフ２００に示されているように、調整電流Ｉ_Aが増大すると、基準電流Ｉ_REFは、２０７で部分値ｒＩ₀に到達し、第１の電流Ｉ_Xが電流（１−ｒ）Ｉ₀に等しくなるまで比例的に減少する。この実施形態では、次いで、調整電流Ｉ_Aは、図２の実施形態において、しきい値上限（１−ｒ）Ｉ₀／Ｍ以上である。なお、この実施形態では、抵抗器１４５は、基準電流Ｉ_REFを受け取って、基準電圧Ｖ_REFを発生することに留意されたい。

図３は、一実施形態における回路１００（図１）の実装に関連する例示的な回路３００を示している。この実施形態では、回路３００は、基準電圧Ｖ_REFを全体の値Ｖ₀と全体の値の部分値であるｒＶ₀との間で時間の関数として調整することができる。一実施形態により、回路３００は、感知電圧Ｖ_SENSEを基準電圧Ｖ_REFと比較し、感知電圧Ｖ_SENSEが基準電圧Ｖ_REFを超えたときに出力３２５を論理ハイ値に設定するように結合されたコンパレータ３１５を含む。この実施形態では、回路３００は、さらに、第３のトランジスタ１３５の第１、第２の端子１３６、１３７に結合され、入力電流Ｉ_RAMPを受けるように結合された入力電流源３１０を備えている。この実施形態では、入力電流源３１０は、調整電流Ｉ_Aを出力するために、入力電流Ｉ_RAMPから第１のしきい値電流Ｉ_Zを除く。

図４は、一実施形態において、図３の回路３００の動作時に、時間の関数として変化する入力電流Ｉ_RAMPのグラフ４００である。図に示されているように、この実施形態では、入力電流Ｉ_RAMPは、時刻ｔ₁以前に、（１−ｒ）Ｉ₀＋第１のしきい値電流Ｉ_Zの値よりも大きい値４０２から、時刻ｔ₂以降の、４０４での第１のしきい値電流Ｉ_Zよりも小さい値まで、時間とともに直線的に減少する。この実施形態では、図３の入力電流源３１０は、調整電流Ｉ_Aを出力するために、入力電流Ｉ_RAMPを第１のしきい値電流Ｉ_Zだけ減少させる。図３の実施形態では、トランジスタ１３５、１４０の強度は、図１の電流ミラー回路１６０におけるＭ＝１に対応して、等しくなっている。さまざまな実施形態において、第１のしきい値電流Ｉ_Zは、Ｉ_RAMPの漏れ電流を相殺するために、例えば、約１マイクロアンペアなどの小さな値を持つ。その結果、第１のしきい値電流Ｉ_Zが存在することで、調整電流Ｉ_Aが確実にゼロの値になる。

図５は、さらに、一実施形態において、基準電圧Ｖ_REFを２つの値の間で調整可能であることを示している。グラフ５００は、一実施形態において、回路３００（図３）の基準電圧Ｖ_REFを時間の関数として示している。基準電圧Ｖ_REFは、基準電流Ｉ_REFから発生させることができ、したがって、この実施形態では、時刻ｔ₁以前に５０１で部分値ｒＶ₀を持ち、時刻ｔ₁からｔ₂までの間に、ｒＶ₀から５０３での全体の値Ｖ₀まで実質的に直線的に上昇する。この実施形態では、次いで、基準電圧Ｖ_REFは、時刻ｔ₂以降に、実質的に全体の値Ｖ₀のままである。

一実施形態では、図１、３の例示的な回路のパラメータは、回路１００、３００の設計に応じて制御することができる。特に、一実施形態では、電流源１０５の電流Ｉ₀、第１のしきい値電流Ｉ_Z、部分値ｒの値は、基準電圧Ｖ_REFの第１と第２の値または基準電圧Ｖ_REFの全体の値と全体の値の部分値を決定することができる。さまざまな実施形態において、このような値は、公比で、または集積回路上でのトリミングにより、設定することができる。

前記の詳細な説明において、本発明の方法と装置は、それらの特定の例示的な実施形態を参照しつつ説明がなされている。しかし、本発明の広い精神と範囲を逸脱することなく本発明にさまざまな修正と変更を加えることができることは明白であろう。したがって、本発明の明細書および図は、制限ではなく、例示することを目的としているものとみなすべきである。

本発明の一実施形態による回路を例示する略図である。 図１の回路に関連するグラフである。 本発明の一実施形態による回路を例示する略図である。 図３の回路に関連するグラフである。 図３の回路に関連するグラフである。

符号の説明

１００ 回路、１０５ 電流源、１１０ 第１のトランジスタ、１１１、１１２、１１３ 第１、第２、第３の端子、１１５ 第２のトランジスタ、１１６、１１７、１１８ 第１、第２、第３の端子、１３５ 第３のトランジスタ、１３６、１３７ 第１、第２の端子、１４０ 第４のトランジスタ、１４５ 抵抗器、１５５ 電流分割回路、１６０ 電流ミラー回路、２００ グラフ、２０１ 横軸、２０３ 縦軸、２０５ 基準電流Ｉ_REFの全体の値、３００ 回路、３１０ 入力電流源、３１５ コンパレータ、３２５ 出力

Claims (20)

1. 電流源からの電流を第１の電流と基準電流とに分割する電流分割回路と、
   前記電流分割回路から前記第１の電流を受け、前記基準電流を設定する調整電流を受けるように前記電流分割回路に結合されている電流ミラー回路と
   を含む回路。
2. さらに、基準電圧を供給するために前記電流分割回路から前記基準電流を受けるように結合されている抵抗器を備える請求項１に記載の回路。
3. 前記電流分割回路は、第１のトランジスタと第２のトランジスタを備え、前記第１のトランジスタの第１の端子は、前記第２のトランジスタの第１の端子に結合される請求項１に記載の回路。
4. 前記第１と第２のトランジスタは、ｒを１未満として、比（１−ｒ）：ｒの関係を有する強度を持つ請求項３に記載の回路。
5. 前記基準電流は、前記調整電流に応じて全体の値と前記全体の値の部分値との間で調整可能である請求項１に記載の回路。
6. 前記基準電流の変化と前記調整電流の変化は、前記調整電流がしきい値上限としきい値下限との間では比例する請求項５に記載の回路。
7. 前記第１の電流は、前記調整電流がしきい値上限よりも大きい場合に、（１−ｒ）を掛けた前記電流源からの前記電流である請求項６に記載の回路。
8. 前記第１の電流の前記値は、前記調整電流の値がしきい値下限よりも小さい場合に、ゼロである請求項６に記載の回路。
9. 前記電流源からの前記電流は、前記第１の電流と前記基準電流との和である請求項１に記載の回路。
10. 前記電流ミラー回路は、第３のトランジスタと第４のトランジスタを備え、比１：Ｍの強度を有する請求項１に記載の回路。
11. 前記第３と第４のトランジスタは、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）からなる請求項１０に記載の回路。
12. 前記第３のトランジスタは、前記調整電流を受けるように結合されている請求項１０に記載の回路。
13. 前記電流分割回路内の前記トランジスタは、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）からなる請求項３に記載の回路。
14. 前記回路は、集積回路内に含まれる請求項１に記載の回路。
15. 前記集積回路は、電源を制御するように結合されている請求項１４に記載の回路。
16. ソース電流を第１の電流と第２の電流とに分割するステップであって、前記第１の電流と前記第２の電流の和が実質的に前記ソース電流に等しい、ステップと、
    調整電流を前記第１の電流にミラーリングするステップと、
    前記調整電流に応じて前記第２の電流を調整するステップと
    を含む方法。
17. 前記第２の電流を調整するステップは、基準電流を全体の値と全基準電流値の部分値との間で調整することを含む請求項１６に記載の方法。
18. さらに、前記基準電流から基準電圧を発生させることを含む請求項１７に記載の方法。
19. さらに、電流源から前記ソース電流を受けることを含む請求項１６に記載の方法。
20. さらに、第１のしきい値電流により入力電流を減少させて前記調整電流を出力することを含む請求項１６に記載の方法。

Images