KR101414629B1 - 인터리브 ｐｆｃ 회로의 동작 방법 및 그 방법을 채용한ｐｆｃ 회로 - Google Patents

인터리브 ｐｆｃ 회로의 동작 방법 및 그 방법을 채용한ｐｆｃ 회로 Download PDF

Info

Publication number
KR101414629B1
KR101414629B1 KR1020070124935A KR20070124935A KR101414629B1 KR 101414629 B1 KR101414629 B1 KR 101414629B1 KR 1020070124935 A KR1020070124935 A KR 1020070124935A KR 20070124935 A KR20070124935 A KR 20070124935A KR 101414629 B1 KR101414629 B1 KR 101414629B1
Authority
KR
South Korea
Prior art keywords
voltage
input
gate
mosfet
input terminal
Prior art date
Application number
KR1020070124935A
Other languages
English (en)
Other versions
KR20090058246A (ko
Inventor
정현필
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020070124935A priority Critical patent/KR101414629B1/ko
Publication of KR20090058246A publication Critical patent/KR20090058246A/ko
Application granted granted Critical
Publication of KR101414629B1 publication Critical patent/KR101414629B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/70—Regulating power factor; Regulating reactive current or power
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H02M3/1586—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel switched with a phase shift, i.e. interleaved

Abstract

본 발명은 인터리브 PFC 회로의 동작 방법 및 그 방법을 채용한 PFC 회로에 관한 것으로, 더욱 상세하게는 인터리브 PFC 회로에서 발생될 수 있는 전류의 언밸런스 현상을 보상하여 인터리브 PFC 회로의 안정성과 신뢰성을 확보할 수 있는 인터리브 PFC 회로의 동작 방법 및 그 방법을 채용한 인터리브 PFC 회로에 관한 것이다.
인터리브 PFC(Interleave Power Factor Correction), 마스터 컨버터, 슬레이브 컨버터

Description

인터리브 ＰＦＣ 회로의 동작 방법 및 그 방법을 채용한 ＰＦＣ 회로{OPRATING METHOD OF INTERLEAVE POWER FACTOR CIRCUIT AND INTERLEAVE POWER FACTOR CIRCUIT ENABLING OF THE METHOD}
본 발명은 인터리브 PFC 회로의 동작 방법 및 그 방법을 채용한 PFC 회로에 관한 것으로, 더욱 상세하게는 인터리브 PFC 회로에서 발생될 수 있는 전류의 언밸런스 현상을 보상하여 인터리브 PFC 회로의 안정성과 신뢰성을 확보할 수 있는 인터리브 PFC 회로의 동작 방법 및 그 방법을 채용한 인터리브 PFC 회로에 관한 것이다.
오늘날, DCM PFC(Discontinuous Current Mode Power Factor Correction) 방식 및 CCM PFC(Continuous Current Mode Power Factor Correction) 방식의 장점을 활용한 PFC(Power Factor Correction) 방식으로, 인터리브 PFC(Interleave Power Factor Correction) 방식의 회로가 개발되었다.
도 1은 종래 기술의 인터리브 PFC 회로의 구성을 도시한 도면이다.
도 1을 참조하면, 종래 기술의 인터리브 PFC 회로는 마스터 컨버터와 슬레이브 컨버터로 구성되며, 각 컨버터는 180도의 위상차를 가지고 교차로 스위칭된다.
그런데, 종래 기술의 인터리브 PFC 방식은 두 개 중 하나의 컨버터가 비정상적인 상태가 되는 경우(예를 들어, 두 컨버터 내의 부품이 상이할 경우나, 컨버터에 포함된 인덕터의 값이 편차가 있을 경우 등), 각각의 컨버터에 흐르는 전류의 언밸런스 현상이 발생하여 회로 전체가 비정상적으로 동작하는 문제점이 있었다.
이러한 전류의 언밸런스 현상이 지속될 경우 컨버터 내의 부품 손상으로 이어져 회로가 오작동할 수 있는 문제점이 있었다.
따라서, 이러한 종래 기술의 문제점을 해결하여, 인터리브 PFC 회로에서 발생될 수 있는 전류의 언밸런스 현상을 보상하여 인터리브 PFC 회로의 안정성과 신뢰성을 확보할 수 있는 인터리브 PFC 회로의 동작 방법 및 그 방법을 채용한 인터리브 PFC 회로 개발이 절실히 요청되고 있다.
따라서, 본 발명은 상술한 바와 같이 인터리브 PFC 회로에서 각각의 컨버터에 흐르는 전류의 언밸런스가 발생할 수 있는 문제점을 해결하여, 전류의 언밸런스를 보상하여 두 개의 컨버터에 흐르는 전류의 밸런스를 유지함으로써 인터리브 PFC 회로의 신뢰성과 안정성을 확보하는 것을 그 목적으로 한다.
본 발명의 일실시예에 따른 인터리브 PFC 회로는 제1 MOSFET, 상기 제1 MOSFET과 연결된 제1 인덕터 및 제1 저항을 포함하는 마스터 컨버터; 제2 MOSFET, 상기 제2 MOSFET과 연결된 제2 인덕터 및 제2 저항을 포함하는 슬레이브 컨버터; 상기 제1 MOSFET의 제1 게이트 및 상기 제2 MOSFET의 제2 게이트에 180도의 위상차를 가지는 교류 전압 파형이 입력되도록 제어하는 제어부; 및 상기 제1 저항에 걸리는 제1 전압을 입력받는 제1 입력단자, 상기 제2 저항에 걸리는 제2 전압을 입력받는 제2 2 입력단자, 및 상기 제1 전압 및 상기 제2 전압의 차이값에 따라 하이 상태 또는 로우 상태의 출력 신호를 상기 제어부로 출력하는 출력 단자를 포함하는 보상 블럭을 포함한다.
또한, 본 발명의 다른 실시예에 따른 인터리브 PFC 회로의 동작 방법은 제1 MOSFET, 상기 제1 MOSFET과 연결된 제1 인덕터 및 제1 저항을 포함하는 마스터 컨버터, 제2 MOSFET, 상기 제2 MOSFET과 연결된 제2 인덕터 및 제2 저항을 포함하는 슬레이브 컨버터, 상기 제1 MOSFET의 제1 게이트 및 상기 제2 MOSFET의 제2 게이트 에 180도의 위상차를 가지는 교류 전압 파형이 입력되도록 제어하는 제어부를 포함한 인터리브 PFC 회로의 동작 방법에 있어서, 상기 제1 저항에 걸리는 제1 전압을 제1 입력 단자에서 입력받고, 상기 제2 저항에 걸리는 제2 전압을 제2 입력단자에서 입력받고, 상기 제1 전압 및 상기 제2 전압의 차이값에 따라 하이 상태 또는 로우 상태의 출력 신호를 상기 제어부로 출력하는 단계를 포함한다.
본 발명은 인터리브 PFC 회로에서 두 컨버터의 전류의 언밸런스 현상이 발생하는 경우, 제1 MOSFET 및 제2 MOSFET의 게이트에 입력되는 교류 전압 파형의 턴온 타임을 감소시킴으로써, 인터리브 PFC 회로의 안정성과 신뢰성을 확보할 수 있는 효과가 있다.
또한, 본 발명은 언밸런스 현상이 지속적인 경우 제1 MOSFET 및 제2 MOSFET의 게이트에 입력되는 교류 전압을 오프시킴으로써, 인터리브 PFC 회로를 구성하는 주요 소자들의 손상을 방지하는 효과가 있다.
이하 첨부된 도면을 참조하여, 본 발명에 따라 언밸런스 특성을 개선한 인터리브 PFC 회로의 동작 방법 및 그 방법을 채용한 인터리브 PFC 회로에 대하여 상세히 설명한다.
도 2는 본 발명에 따른 인터리브 PFC 회로 구성의 일실시예를 도시한 블럭도이다. 도 2를 참조하면, 인터리브 PFC 회로는 두개의 컨버터(마스터 컨버터와, 슬레이브 컨버터)를 포함한다.
마스터 컨버터는 제1 인덕터(L1, 203), 제1 MOSFET(M1, 205), 제1 저항(R1, 207)을 포함하고, 슬레이브 컨버터는 제2 인덕터(L2, 204), 제2 MOSFET(M2, 206), 제2 저항(R2, 208)을 포함할 수 있다. 각 컨버터는 180도의 위상차를 가지고 교차로 스위칭된다.
전류 IL1은 제1 인덕터(L1, 203)을 거쳐 제1 MOSFET(M1, 205)에 유입되고, 그 후 제1 저항(R1, 207)에 흐르게 된다. 제1 저항(R1, 207)에 걸리는 제1 전압 V1은 보상 블럭(202)의 제1 입력 단자에 입력된다. 이 때, 제1 MOSFET(M1, 205)의 드레인은 제1 인덕터(L1, 203)와 연결되고, 제1 MOSFET(M1, 205)의 소스는 제1 저항(R1, 207)과 연결될 수 있다.
전류 IL2는 제2 인덕터(L2, 204)를 거쳐 제2 MOSFET(M2, 206)에 유입되고, 그 후 제2 저항(R2, 208)에 흐르게 된다. 제2 저항(R2, 208)에 걸리는 제2 전압 V2는 보상 블럭(202)의 제2 입력 단자에 입력된다. 이 때, 제2 MOSFET(M2, 206)의 드레인은 제2 인덕터(L2, 204)와 연결되고, 제2 MOSFET(M2, 206)의 소스는 제2 저항(R2, 208)과 연결될 수 있다.
인터리브 PFC 회로가 정상적으로 동작하는 경우, 제1 MOSFET(M1, 205)의 제1 게이트(G1)에 공급되는 교류 전압 파형은 도 3의 도면부호(301)와 같고, 제2 MOSFET(M2, 206)의 게이트(G2)에 공급되는 교류 전압 파형은 도면부호(302)와 같을 수 있는데, 이 경우, 제1 인덕터(L1, 203)에 흐르는 전류는 IL1(303)과 같고, 제2 인덕터(L2, 204)에 흐르는 전류는 IL2(304)와 같을 수 있다.
그러나, 인터리브 PFC 회로가 비정상적으로 동작하는 경우, 제1 인덕터(L1, 203)에 흐르는 전류는 IL1(305)과 같고, 제2 인덕터 L2에 흐르는 전류는 IL2(306)와 같을 수 있어, 두 개의 전류가 언밸런스 현상을 일으킬 수 있다.
이 때, 제1 입력 단자로 입력되는 제1 전압 V1과 제2 입력 단자로 입력되는 제2 전압 V2에 차이값이 발생하게 된다.
보상 블럭(202)은 제1 입력 단자로 입력되는 제1 전압과 제2 입력 단자로 입력되는 제2 전압의 차이가 기준 전압 미만이면, 보상 블럭(202)은 출력 단자에서 출력되는 출력 신호를 하이 상태로 출력한다. 이 때, 기준 전압은 실시예에 따라 다양하게 설정될 수 있다.
제어부(201)는 보상 블럭(202)에서 입력되는 신호가 하이 상태인 경우, 제1 MOSFET(M1, 205)의 제1 게이트(G1)에 공급되는 전압 및 제2 MOSFET(M2, 206)의 게이트(G2)에 공급되는 교류 전압 파형을 그대로 유지한다.
그러나, 제1 입력 단자로 입력되는 제1 전압과 제2 입력 단자로 입력되는 제2 전압의 차이가 소정 전압 이상이면, 보상 블럭(202)은 출력 단자에서 출력되는 출력 신호를 로우 상태로 출력한다.
제어부(201)는 보상 블럭(202)에서 입력되는 신호가 로우 상태인 경우, 제1 MOSFET(M1, 205)의 제1 게이트(G1)에 공급되는 교류 전압 파형 및 제2 MOSFET(M2, 206)의 제2 게이트(G2)에 공급되는 전압에 인가되는 교류 전압 파형의 턴온 타임을 감소시킨다.
도 4는 본 발명에 따라 인터리브 PFC 회로가 비정상적으로 동작하는 경우 턴온 타임을 감소시킨 교류 전압 파형의 일실시예를 도시한 도면이다. 도 4를 참조 하면, 제어부(201)는 보상 블럭(202)에서 입력되는 신호가 로우 상태인 경우, 제1 MOSFET(M1, 205)의 제1 게이트(G1)에 공급되는 교류 전압 파형 및 제2 MOSFET(M2, 206)의 제2 게이트(G2)에 공급되는 전압에 인가되는 교류 전압 파형의 턴온 타임(T1)을 감소시켜 과대 전류의 유입을 방지할 수 있음을 알 수 있다.
제어부(201)는 보상 블럭(202)에서 계속적으로 로우 상태의 신호가 입력될 경우 제1 게이트(G1)에 공급되는 전압 및 제2 MOSFET(M2, 206)의 제2 게이트(G2)에 공급되는 전압에 인가되는 교류 전압 파형의 턴온 타임이 0이 되어 전압이 인가되지 않도록 한다.
도 5는 본 발명에 따라 보상 블럭에서 계속적으로 로우 상태의 출력 신호가 입력될 때, 제1 게이트 및 제2 게이트에 공급되는 교류 전압 파형의 일실시예를 도시한 도면이다. 도 5를 참조하면, 보상 블럭에서 계속적으로 로우 상태의 출력 신호가 입력되면 제어부는 제1 게이트 및 제2 게이트에 공급되는 교류 전압 파형의 턴온 타임이 0이 되어 전압이 인가되지 않도록 제어함으로써, 인터리브 PFC 회로에 포함된 부품들의 손상을 방지할 수 있음을 알 수 있다.
따라서, 본 발명은 인터리브 PFC 회로에서 두 컨버터의 전류의 언밸런스 현상이 발생하는 경우, 제1 MOSFET 및 제2 MOSFET의 게이트에 입력되는 교류 전압 파형의 턴온 타임을 감소시킴으로써, 인터리브 PFC 회로의 안정성과 신뢰성을 확보할 수 있는 효과가 있다.
또한, 본 발명은 인터리브 PFC 회로에서 두 컨버터의 전류의 언밸런스 현상이 지속적인 경우, 제1 MOSFET 및 제2 MOSFET의 게이트에 입력되는 교류 전압 파 형을 오프시킴으로써, 인터리브 PFC 회로를 구성하는 주요 소자들의 손상을 방지하는 효과가 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 이는 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명 사상은 아래에 기재된 특허청구범위에 의해서만 파악되어야 하고, 이의 균등 또는 등가적 변형 모두는 본 발명 사상의 범주에 속한다고 할 것이다.
도 1은 종래 기술의 인터리브 PFC 회로의 구성을 도시한 도면.
도 2는 본 발명에 따른 인터리브 PFC 회로 구성의 일실시예를 도시한 블럭도.
도 3은 인터리브 PFC 회로의 제1 MOSFET 및 제2 MOSFET의 게이트에 인가되는 교류 전압 파형, 인터리브 PFC 회로가 정상적으로 동작할 경우 제1 인덕터에 출력되는 전류, 비정상적으로 동작할 경우 제2 인덕터에 출력되는 전류의 일실시예를 도시하는 도면.
도 4는 본 발명에 따라 인터리브 PFC 회로가 비정상적으로 동작하는 경우 턴온 타임을 감소시킨 교류 전압 파형의 일실시예를 도시한 도면.
도 5는 본 발명에 따라 보상 블럭에서 계속적으로 로우 상태의 출력 신호가 입력될 때, 제1 게이트 및 제2 게이트에 공급되는 교류 전압 파형의 일실시예를 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
201: 제어부
202: 보상 블럭

Claims (10)

  1. 제1 MOSFET, 상기 제1 MOSFET의 드레인과 연결된 제1 인덕터 및 상기 제1 MOSFET의 소스와 연결된 제1 저항을 포함하는 마스터 컨버터;
    제2 MOSFET, 상기 제2 MOSFET의 드레인과 연결된 제2 인덕터 및 상기 제2 MOSFET의 소스와 연결된 제2 저항을 포함하는 슬레이브 컨버터;
    상기 제1 MOSFET의 제1 게이트 및 상기 제2 MOSFET의 제2 게이트에 180도의 위상차를 가지는 교류 전압 파형이 입력되도록 제어하는 제어부; 및
    상기 제1 저항에 걸리는 제1 전압을 입력받는 제1 입력단자, 상기 제2 저항에 걸리는 제2 전압을 입력받는 제2 입력단자, 및 상기 제1 전압 및 상기 제2 전압의 차이값에 따라 하이 상태 또는 로우 상태의 출력 신호를 상기 제어부로 출력하는 출력 단자를 포함하는 보상 블럭
    을 포함하는 것을 특징으로 하는 인터리브 PFC 회로.
  2. 제1항에 있어서,
    상기 보상 블럭은 상기 제1 입력단자에 입력되는 제1 전압과 상기 제2 입력 단자에 입력되는 제2 전압의 차이값이 기준 전압 미만이면 상기 출력 단자에서 하이 상태의 출력 신호를 출력하고,
    상기 제1 입력단자에 입력되는 제1 전압과 상기 제2 입력단자에 입력되는 제2 전압의 차이값이 상기 기준 전압 이상이면 상기 출력 단자에서 로우 상태의 출력 신호를 출력하는 것을 특징으로 하는 인터리브 PFC 회로.
  3. 제2항에 있어서,
    상기 제어부는 상기 출력 신호가 로우 상태인 경우, 상기 제1 게이트 및 상기 제2 게이트에 입력되는 상기 교류 전압 파형의 턴온 타임을 감소시키는 것을 특징으로 하는 인터리브 PFC 회로.
  4. 제3항에 있어서,
    상기 제어부는 상기 출력 신호의 로우 상태가 소정 시간이상 지속되는 경우, 상기 제1 게이트 및 상기 제2 게이트에 입력되는 상기 교류 전압을 오프시키는 것을 특징으로 하는 인터리브 PFC 회로.
  5. 제2항에 있어서,
    상기 제어부는 상기 출력 신호가 하이 상태인 경우, 상기 제1 게이트 및 상기 제2 게이트에 입력되는 상기 교류 전압 파형을 유지하는 것을 특징으로 하는 인터리브 PFC 회로.
  6. 제1 MOSFET, 상기 제1 MOSFET의 드레인과 연결된 제1 인덕터 및 상기 제1 MOSFET의 소스와 연결된 제1 저항을 포함하는 마스터 컨버터, 제2 MOSFET, 상기 제2 MOSFET의 드레인과 연결된 제2 인덕터 및 상기 제2 MOSFET의 소스와 연결된 제2 저항을 포함하는 슬레이브 컨버터, 상기 제1 MOSFET의 제1 게이트 및 상기 제2 MOSFET의 제2 게이트에 180도의 위상차를 가지는 교류 전압 파형이 입력되도록 제어하는 제어부, 그리고 제1 입력단자와 제2 입력단자를 포함하는 보상 블럭을 포함한 인터리브 PFC 회로의 동작 방법에 있어서,
    상기 제1 저항에 걸리는 제1 전압을 상기 보상 블럭의 제1 입력 단자에서 입력받고, 상기 제2 저항에 걸리는 제2 전압을 상기 보상 블럭의 제2 입력단자에서 입력받고, 상기 제1 전압 및 상기 제2 전압의 차이값에 따라 하이 상태 또는 로우 상태의 출력 신호를 상기 보상 블럭에서 상기 제어부로 출력하는 단계
    를 포함하는 것을 특징으로 하는 인터리브 PFC 회로의 동작 방법.
  7. 제6항에 있어서,
    상기 제1 저항에 걸리는 제1 전압을 상기 보상 블럭의 제1 입력 단자에서 입력받고, 상기 제2 저항에 걸리는 제2 전압을 상기 보상 블럭의 제2 입력단자에서 입력받고, 상기 제1 전압 및 상기 제2 전압의 차이값에 따라 하이 상태 또는 로우 상태의 출력 신호를 상기 보상 블럭에서 상기 제어부로 출력하는 단계는,
    상기 보상 블럭의 제1 입력단자에 입력되는 제1 전압과 상기 보상 블럭의 제2 입력 단자에 입력되는 제2 전압의 차이값이 기준 전압 미만이면 상기 보상 블럭의 출력 단자에서 하이상태의 출력 신호를 출력하고, 상기 보상 블럭의 제1 입력단자에 입력되는 제1 전압과 상기 보상 블럭의 제2 입력단자에 입력되는 제2 전압의 차이값이 상기 기준 전압 이상이면 상기 보상 블럭의 출력 단자에서 로우 상태의 출력 신호를 출력하는 단계를 포함하는 것을 특징으로 하는 인터리브 PFC 회로의 동작 방법.
  8. 제6항에 있어서,
    상기 제어부는 상기 출력 신호가 로우 상태인 경우, 상기 제1 게이트 및 상기 제2 게이트에 입력되는 상기 교류 전압 파형의 턴온 타임을 감소시키는 단계
    를 더 포함하는 것을 특징으로 하는 인터리브 PFC 회로의 동작 방법.
  9. 제8항에 있어서,
    상기 제어부는 상기 출력 신호의 로우 상태가 소정 시간이상 지속되는 경우, 상기 제1 게이트 및 상기 제2 게이트에 입력되는 상기 교류 전압을 오프시키는 단계를 더 포함하는 것을 특징으로 하는 인터리브 PFC 회로의 동작 방법.
  10. 제6항에 있어서,
    상기 제어부는 상기 출력 신호가 하이 상태인 경우, 상기 제1 게이트 및 상기 제2 게이트에 입력되는 상기 교류 전압 파형을 유지하는 것을 특징으로 하는 인터리브 PFC 회로의 동작 방법.
KR1020070124935A 2007-12-04 2007-12-04 인터리브 ｐｆｃ 회로의 동작 방법 및 그 방법을 채용한ｐｆｃ 회로 KR101414629B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070124935A KR101414629B1 (ko) 2007-12-04 2007-12-04 인터리브 ｐｆｃ 회로의 동작 방법 및 그 방법을 채용한ｐｆｃ 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070124935A KR101414629B1 (ko) 2007-12-04 2007-12-04 인터리브 ｐｆｃ 회로의 동작 방법 및 그 방법을 채용한ｐｆｃ 회로

Publications (2)

Publication Number Publication Date
KR20090058246A KR20090058246A (ko) 2009-06-09
KR101414629B1 true KR101414629B1 (ko) 2014-07-03

Family

ID=40988757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070124935A KR101414629B1 (ko) 2007-12-04 2007-12-04 인터리브 ｐｆｃ 회로의 동작 방법 및 그 방법을 채용한ｐｆｃ 회로

Country Status (1)

Country Link
KR (1) KR101414629B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101111106B1 (ko) * 2010-03-22 2012-02-13 유양산전 주식회사 인터리브 방식의 ｐｆｃ 플라이백 컨버터
KR101422940B1 (ko) 2012-12-05 2014-07-23 삼성전기주식회사 역률 보정 장치 및 그를 이용한 역률 보정 제어 방법
KR101422961B1 (ko) * 2012-12-27 2014-07-23 삼성전기주식회사 역률 보상 회로 구동 장치
KR20160029619A (ko) 2014-09-05 2016-03-15 삼성전기주식회사 전원 공급 장치 및 이를 포함하는 기기

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10146049A (ja) * 1996-11-06 1998-05-29 Matsushita Electric Ind Co Ltd インターリーブ方式スイッチングコンバータ
US5861734A (en) 1997-10-14 1999-01-19 Lucent Technologies, Inc. Control architecture for interleaved converters
US6541944B2 (en) 2000-02-11 2003-04-01 Champion Microelectronic Corp. Low power mode and feedback arrangement for a switching power converter
JP2005045995A (ja) 2003-07-24 2005-02-17 Harman Internatl Industries Inc 直列インターリーブブーストコンバータ力率補正パワーサプライ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10146049A (ja) * 1996-11-06 1998-05-29 Matsushita Electric Ind Co Ltd インターリーブ方式スイッチングコンバータ
US5861734A (en) 1997-10-14 1999-01-19 Lucent Technologies, Inc. Control architecture for interleaved converters
US6541944B2 (en) 2000-02-11 2003-04-01 Champion Microelectronic Corp. Low power mode and feedback arrangement for a switching power converter
JP2005045995A (ja) 2003-07-24 2005-02-17 Harman Internatl Industries Inc 直列インターリーブブーストコンバータ力率補正パワーサプライ

Also Published As

Publication number Publication date
KR20090058246A (ko) 2009-06-09

Similar Documents

Publication Publication Date Title
US7439716B2 (en) DC-DC converter and method
JP4811850B2 (ja) スイッチング・レギュレータ
US9621036B2 (en) Circuits and techniques for improving regulation in a regulator having more than one mode of operation
US7193871B2 (en) DC-DC converter circuit
US7675757B2 (en) DC-DC converter
US7545129B2 (en) Switching power supply circuit
JP5405891B2 (ja) 電源装置、制御回路、電源装置の制御方法
KR20170120605A (ko) 유한 상태 기계 제어를 사용하는 다중-레벨 스위칭 조절기 회로들 및 방법들
KR101220795B1 (ko) 전원 장치 및 전원 장치의 출력 전압 변경 방법
JP3974477B2 (ja) スイッチングレギュレータ及びスロープ補正回路
US20110110133A1 (en) Frequency compression for an interleaved power factor correction (pfc) converter
JP7316164B2 (ja) スイッチング電源装置
KR20140072544A (ko) 역률 보정 장치 및 그를 이용한 역률 보정 제어 방법
KR101414629B1 (ko) 인터리브 ｐｆｃ 회로의 동작 방법 및 그 방법을 채용한ｐｆｃ 회로
JP4084194B2 (ja) 非対称マルチコンバータ電源
US20160261184A1 (en) Multi-phase boost converter with phase self-detection and detecting circuit thereof
JP2008033934A (ja) 基準を調整するための方法および装置
KR102215287B1 (ko) 전압 제너레이터
US20150222176A1 (en) Start-up regulator for high-input-voltage power converters
JP2005261102A (ja) スイッチングレギュレータ
KR100920957B1 (ko) 전원공급장치의 소프트 스타트회로
US8957646B2 (en) Constant voltage circuit and electronic device including same
JP5881664B2 (ja) 電源装置、制御回路、電源装置の制御方法
Al-Shyoukh et al. A current-limiter-based soft-start scheme for linear and low-dropout voltage regulators
JP6350645B2 (ja) 電源装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170524

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180524

Year of fee payment: 5