JP5974733B2 - スイッチング電源装置 - Google Patents

Description

本発明は、電源投入時における出力電圧のオーバーシュートの発生を防止することができるスイッチング電源装置に関する。

一般的なスイッチング電源装置は、出力電圧に応じて変動する帰還電圧と基準電圧との誤差電圧を増幅して誤差電圧信号を出力する誤差増幅器を備えている。そして、この誤差電圧信号とランプ波との比較結果に応じたデューティのＰＷＭ信号を生成し、このＰＷＭ信号を用いてスイッチング制御を行う構成とされている。このようなスイッチング電源装置には、電源投入時にスイッチング電源回路に流れる突入電流を防止する手段として、ソフトスタート回路を備えたものがある（例えば、特許文献１参照）。

特許文献１に記載のソフトスタート回路は、電源投入後、帰還電圧が増大するに従い電圧波形の傾きを小さくするようにランプ発振器に指令する。これにより、ＰＷＭ信号を生成するＰＷＭコンパレータは、電源投入後ではパルス幅が小さいＰＷＭ信号を生成し、定常電圧となるとパルス幅の大きいＰＷＭ信号を生成することにより、スイッチング電源回路への突入電流を防止している。

特開２０１０−２２０３３０号公報

特許文献１では、ランプ発振器はソフトスタート回路からの指令によってランプ波信号を出力する構成としているが、発振器が内蔵されたモジュールを設計する場合、ランプ波信号を制御することができない。この場合、特許文献１に記載のスイッチング電源回路では、電源投入時のオーバーシュートを常に安定して防止することができない。

一方、電源投入時の突入電流を充分に抑制するために、ソフトスタート期間を必要以上に長く設定しておくと、負荷への出力電圧の立ち上がりは遅くなる。また、ソフトスタート期間が短すぎると、又はソフトスタート機能が無いと、負荷への出力電圧の立ち上がりが急峻になり、出力電圧のオーバーシュートが発生するおそれがある。

そこで、本発明の目的は、出力電圧のオーバーシュートの発生を安定的に防止できるようにしたスイッチング電源装置を提供することにある。

本発明に係るスイッチング電源装置は、出力電圧に応じた帰還電圧と基準電圧との差分を増幅して誤差増幅信号を出力する誤差増幅器と、前記誤差増幅信号とソフトスタート電圧とを比較し、いずれか電圧の小さいほうを出力するバッファ回路と、前記バッファ回路の出力と三角波信号とを比較してパルス幅変調信号を出力するコンパレータと、前記パルス幅変調信号によりスイッチング制御されるスイッチ素子とを備えたスイッチング電源装置において、前記帰還電圧が入力される前記誤差増幅器の反転入力部と、前記バッファ回路の出力部との間に直列接続されたキャパシタ及び整流素子を有し、前記整流素子は、前記キャパシタの充電方向を順方向とするように接続された充電回路と、前記キャパシタに充電された電圧を放電する放電回路と、を備えることを特徴とする。

この構成では、バッファ回路の出力がキャパシタ及び整流素子を介して、誤差増幅器の反転入力部に入力（負帰還）される。スイッチング電源装置の電源投入時、出力電圧は低いため、それに応じた帰還電圧も低く、帰還電圧と基準電圧との差分に応じた誤差増幅信号が出力される。この誤差増幅器の出力が、帰還電圧が入力される誤差増幅器の反転入力部に負帰還されることで、誤差増幅器の反転入力部の電圧は、キャパシタ及び整流素子がない場合と比べて大きくなる。このようにして誤差増幅器の反転入力部の電圧が補正されることで、誤差増幅器の反転入力部の電圧は、出力電圧が設定値に達する前に、見かけ上基準電圧に達するため、誤差増幅器が出力する誤差増幅信号は、キャパシタ及び整流素子がない場合のように最大出力電圧に飽和することがなく、定常状態の値に近いレベルに保持される。

電源投入後、出力電圧が設定値に達するまでの期間、パルス幅変調信号のオンデューティ比を徐々に大きくしていくことで出力電圧が上昇するが、出力電圧が設定値に達すると、つまり帰還電圧が基準電圧に達すると、誤差増幅器の出力が定常状態まで低下し、オンデューティ比を一定に制御する。キャパシタ及び整流素子がない場合、誤差増幅器の出力が飽和電圧から定常状態に達するまで応答遅れがあるため、その間、不要にオンデューティ比が大きくなり、出力電圧のオーバーシュートが発生するが、キャパシタ及び整流素子がある場合には、電源投入後に誤差増幅器の出力が飽和せず、定常状態に近いレベルに保持されるため、応答遅れがなく、オーバーシュートを防止できる。

前記放電回路は、前記バッファ回路の出力部とグランドとの間で放電電流を流すダイオードを有する構成でもよい。

この構成では、キャパシタの充電を放電させることで、充電回路をリセットすることができる。このため、スイッチング電源装置の動作を一度停止させた後、短時間で再度開始させた際でもオーバーシュートを防止できる。また、ダイオードにより放電させるため、放電用の制御回路を必要としない。

前記放電回路は、前記キャパシタの両端に接続された放電用スイッチ素子を有する構成でもよい。

この構成では、キャパシタを含む閉回路を形成するため、ダイオードにより放電する場合と比べて、瞬時に放電させることができため、大容量のキャパシタを採用することができる。

前記スイッチング電源装置は、前記バッファ回路の出力部と前記キャパシタとの間に接続され、オフセット電圧を発生させる定電圧素子を備えていてもよい。

この構成では、キャパシタと直列に定電圧素子を挿入することで、バッファ回路の出力を定電圧素子の定電圧分だけ嵩上げできる。これにより、バッファ回路の出力と誤差増幅器の反転入力部との電位差が小さい場合、例えば、整流素子の順方向電圧よりも小さい場合でも、オーバーシュートを抑制できる。

本発明によれば、バッファ回路の出力がキャパシタ及び整流素子を介して、誤差増幅器の反転入力部に入力（負帰還）される。このため、負荷への出力電圧の立ち上がりにおけるオーバーシュートを防止できる。

実施形態１に係るスイッチング電源装置の回路図。 オーバーシュート防止回路がある場合とない場合とにおける各電圧波形を示す図であり、（Ａ）は、出力電圧Ｖｏ、ＣＯＭＰ端子電圧Ｖｃｏｍｐ、帰還電圧Ｖｆｂそれぞれの波形、（Ｂ）は、ソフトスタート電圧Ｖｓｓ、誤差電圧Ｖｅｒｒそれぞれの波形。 実施形態２に係るスイッチング電源装置の回路図。 実施形態３に係るスイッチング電源装置の回路図。

＜実施形態１＞
図１は、実施形態１に係るスイッチング電源装置の回路図である。スイッチング電源装置１０１は、スイッチング制御信号発生回路（以下、信号発生回路という。）１、オーバーシュート防止回路２及びスイッチング回路３を備えている。スイッチング回路３は、後述する信号発生回路１が生成したＰＷＭ信号（本発明のパルス幅変調信号）によりＰＷＭ制御されるスイッチ素子を備えている。スイッチング回路３は、スイッチ素子がＰＷＭ制御されることで、入力端子Ｐｉから入力された直流電圧を変換し、出力端子Ｐｏから直流電圧Ｖｏを出力する。

スイッチング回路３が備えるスイッチ素子は、例えばトランジスタであり、このトランジスタのベースに、不図示の駆動回路からベース信号が印加されて、トランジスタがオンオフされる。本実施形態では、前記駆動回路は、信号発生回路１から入力されたＰＷＭ信号がハイレベルの時にスイッチ素子をオン状態にし、ローレベルの時にスイッチ素子をオフ状態にする構成としてある。

信号発生回路１は、誤差増幅器１１、基準電圧源１２、コンパレータ１３、ランプ波発振器１４、誤差増幅器１５及びＦＥＴ１６を備えている。

誤差増幅器１１の非反転入力端（＋）には基準電圧源１２が接続され、反転入力端（−）にはＦＢ（フィードバック）端子が接続されている。ＧＮＤ端子はグランドに接続されている。ＦＢ端子は、出力端子Ｐｏに接続される抵抗Ｒ２，Ｒ３の分圧出力点に接続されている。ＦＢ端子には、出力端子Ｐｏから出力される出力電圧Ｖｏを分圧した帰還電圧Ｖｆｂが入力される。誤差増幅器１５、ＦＥＴ１６及び定電圧源ＶＣＣはバッファ回路４を構成している。誤差増幅器１１の出力はバッファ回路４を介してＣＯＭＰ端子に接続されている。

バッファ回路４について、より詳しくは、誤差増幅器１５の非反転入力端（＋）にはＳＳ端子が接続され、反転入力端（−）には誤差増幅器１１の出力が接続されている。誤差増幅器１５の出力はＦＥＴ１６のゲートに接続されている。ＦＥＴ１６のドレインは誤差増幅器１１の出力に接続され、ソースはＧＮＤ端子に接続されている。定電圧源ＶＣＣは誤差増幅器１１の出力に接続されている。

信号発生回路１のＣＯＭＰ端子からＦＢ端子へのフィードバックラインには、直列接続されたキャパシタＣ１及び抵抗Ｒ１で構成された位相補償回路が接続されている。

また、信号発生回路１のＣＯＭＰ端子には、オーバーシュート防止回路２が接続されている。オーバーシュート防止回路２は、キャパシタＣ２、ダイオード（本発明の整流素子）Ｄ１及びダイオードＤ２を有している。キャパシタＣ２の一端はＣＯＭＰ端子に接続され、他端はダイオードＤ１のアノードに接続されている。ダイオードＤ１のカソードは、ＦＢ端子に接続されている。また、ダイオードＤ２は、カソードがキャパシタＣ２及びダイオードＤ１の接続点に接続され、アノードがＧＮＤ端子に接続されている。キャパシタＣ２及びダイオードＤ１は本発明の充電回路を構成する。また、ダイオードＤ２は本発明の放電回路を構成する。

誤差増幅器１１は、ＦＢ端子から入力される帰還電圧Ｖｆｂと基準電圧源１２の基準電圧Ｖｒｅｆとの差分を増幅した誤差電圧（本発明の誤差増幅信号）Ｖｅｒｒを出力する。誤差電圧Ｖｅｒｒは、基準電圧Ｖｒｅｆが帰還電圧Ｖｆｂよりも高い場合にハイレベルとなる。スイッチング電源装置１０１の電源投入時、出力電圧Ｖｏは低いため、帰還電圧Ｖｆｂも低い。このため、誤差増幅器１１から出力される誤差電圧Ｖｅｒｒは、オーバーシュート防止回路２がない場合には誤差増幅器１１の最大出力電圧に飽和する。しかしながら、本発明では、オーバーシュート防止回路２を有するため、後述のように最大出力電圧に飽和することがない。時間経過に伴い、出力電圧が設定値に達すると、誤差増幅器１１から出力される誤差電圧Ｖｅｒｒは、定常状態の電圧まで低下する。

ＳＳ端子には、信号発生回路１に内蔵された定電流源５と、信号発生回路１の外部に設けられたキャパシタＣ３とからなるソフトスタート回路が接続されている。ソフトスタート回路は、定電流源５でキャパシタＣ３を定電流充電することで、ソフトスタート電圧Ｖｓｓを生成する構成とされている。ソフトスタート電圧Ｖｓｓは、時間の経過に伴い上昇する。

バッファ回路４は、誤差電圧Ｖｅｒｒとソフトスタート電圧Ｖｓｓとを比較し、いずれか電圧の小さいほうを出力する。ソフトスタート電圧Ｖｓｓは、時間の経過に伴い上昇する。誤差電圧Ｖｅｒｒよりもソフトスタート電圧Ｖｓｓのほうが小さい場合には、誤差増幅器１５は、非反転入力端（＋）と反転入力端（−）とを等しくするように作用するため、ＦＥＴ１６の制御端子に信号を出力し、ＦＥＴ１６の導通が制御されることで、誤差電圧Ｖｅｒｒをソフトスタート電圧Ｖｓｓと同じ電圧とする。結果としてバッファ回路４からはソフトスタート電圧Ｖｓｓが出力される。

誤差電圧Ｖｅｒｒがソフトスタート電圧Ｖｓｓよりも小さくなると、誤差増幅器１５の出力はローとなり、ＦＥＴ１６は非導通となる。したがってバッファ回路４からは誤差電圧Ｖｅｒｒが出力される。

バッファ回路４の出力は、すなわちＣＯＭＰ端子電圧となり、オーバーシュート防止回路２のキャパシタＣ２を充電する。スイッチング電源装置１０１の電源投入時では、キャパシタＣ２は無電荷であり、バッファ回路４の出力であるソフトスタート電圧Ｖｓｓが上昇するのに伴い、キャパシタＣ２の充電電流がダイオードＤ１、抵抗Ｒ３を介してＧＮＤへと流れる。したがって、ＦＢ端子電圧である帰還電圧Ｖｆｂには、キャパシタＣ２の充電電流により抵抗Ｒ３に発生する電圧が重畳される。

ソフトスタートが開始されて出力電圧Ｖｏが設定電圧に達するまでは、キャパシタＣ２に充電電流が流れるので、ＦＢ端子電圧である帰還電圧Ｖｆｂには、キャパシタＣ２の充電電流により抵抗Ｒ３に発生する電圧が重畳される。このため、帰還電圧Ｖｆｂは、オーバーシュート防止回路２がない場合と異なり、出力電圧Ｖｏが設定値に達する前に見かけ上基準電圧Ｖｒｅｆに漸近する。したがって、誤差増幅器１１が出力する誤差電圧Ｖｅｒｒは、オーバーシュート防止回路２がない場合のように、最大出力電圧に飽和することがなく、誤差増幅器の応答遅れによるオーバーシュートの発生が防止できる。

なお、スイッチング電源装置１０１の電源がオフとなると、キャパシタＣ２に充電された電圧は、グランドに接続されているダイオードＤ２を通して放電される。これにより、スイッチング電源装置１０１が瞬時停電後に復帰した場合であっても、キャパシタＣ２がリセットされた状態で、スイッチング電源装置１０１の動作を開始できる。

コンパレータ１３の非反転入力端子（＋）には、ランプ波発振器１４が接続されている。ランプ波発振器１４は基準三角波電圧（ランプ波電圧）を出力する。また、コンパレータ１３の反転入力端（−）にはバッファ回路４が接続され、バッファ回路４の出力が入力される。

コンパレータ１３は、バッファ回路４の出力と、ランプ波発振器１４からのランプ波電圧とを比較し、比較結果に応じたデューティのＰＷＭ信号を生成する。コンパレータ１３の出力はＯＵＴ端子に接続され、コンパレータ１３が生成したＰＷＭ信号は、ＯＵＴ端子からスイッチング回路３へ出力される。

上述のように、誤差電圧Ｖｅｒｒは、出力電圧Ｖｏが設定値に達するまでは、定常状態より高い値をとり、出力電圧Ｖｏが設定値に達すると、定常状態まで低下する。また、ソフトスタート電圧Ｖｓｓは、時間の経過に伴い上昇する。すなわち、スイッチング電源装置１０１の電源投入時、ソフトスタート電圧Ｖｓｓが誤差電圧Ｖｅｒｒより低く、その後、あるタイミング（以下、交差タイミングという）を過ぎると、誤差電圧Ｖｅｒｒがソフトスタート電圧Ｖｓｓより低くなる。バッファ回路４は、誤差電圧Ｖｅｒｒとソフトスタート電圧Ｖｓｓのいずれか電圧の小さいほうを出力する。

このため、コンパレータ１３は、電源投入時から一定期間、ソフトスタート電圧Ｖｓｓとランプ波電圧とを比較し、比較結果に応じたデューティのＰＷＭ信号を生成する。そして、交差タイミング以降、コンパレータ１３は、誤差電圧Ｖｅｒｒとランプ波電圧とを比較し、比較結果に応じたデューティのＰＷＭ信号を生成する。これにより、誤差電圧Ｖｅｒｒとソフトスタート電圧Ｖｓｓとが交差した後では、ＰＷＭ信号のパルス幅は帰還電圧Ｖｆｂにより制御される。

オーバーシュート防止回路２がない場合、ソフトスタート電圧Ｖｓｓの上昇と共に、出力電圧Ｖｏが設定値に達した後、誤差増幅器１１の応答遅れにより、交差タイミングが遅くなる結果、スイッチ素子のオンデューティ比が大きくなり過ぎてしまい、オーバーシュートが発生する。

しかし、本実施形態では、オーバーシュート防止回路２を設け、ＦＢ端子にキャパシタＣ２を介して、バッファ回路４の出力を負帰還させることで、誤差増幅器１１の出力が飽和するのを防ぎ、交差タイミングを早めることができる。このため、出力電圧Ｖｏが設定電圧となるまでに、コンパレータ１３は、補正された誤差電圧Ｖｅｒｒとランプ波電圧とからＰＷＭ信号を生成できるため、オンデューティ比が過剰に大きくならず、オーバーシュートの発生を防止できる。

なお、バッファ回路４の出力の負帰還量は、キャパシタＣ２の容量によって調整される。この場合、キャパシタＣ２に抵抗を接続し負帰還量を調整するようにしてもよい。また、ソフトスタート電圧Ｖｓｓが上昇する傾きは、キャパシタＣ３の容量により調整される。

図２（Ａ）及び図２（Ｂ）は、オーバーシュート防止回路２がある場合とない場合とにおける各電圧波形を示す図であり、図２（Ａ）は、出力電圧Ｖｏ、ＣＯＭＰ端子電圧Ｖｃｏｍｐ、帰還電圧Ｖｆｂそれぞれの波形を示す。図２（Ｂ）は、ソフトスタート電圧Ｖｓｓ、誤差電圧Ｖｅｒｒそれぞれの波形を示す。図２（Ａ）及び図２（Ｂ）の横軸は時間、縦軸は電圧値である。また、図２（Ａ）及び図２（Ｂ）の破線はオーバーシュート防止回路２がない場合、実線はオーバーシュート防止回路２がある場合の電圧波形である。

図２（Ａ）に示すように、電源投入から一定時間では、オーバーシュート防止回路２の有無に関わらず、ＰＷＭ信号はソフトスタート電圧Ｖｓｓに基づいて生成されるため、出力電圧Ｖｏの傾斜は同じとなる。これに対し、帰還電圧Ｖｆｂは、オーバーシュート防止回路２のキャパシタＣ２を介してＣＯＭＰ端子電圧Ｖｃｏｍｐが負帰還されるため、オーバーシュート防止回路２がない場合（破線）と異なり、出力電圧Ｖｏが設定電圧に達する前に基準電圧Ｖｒｅｆに達する。また、図２（Ｂ）に示すように、誤差増幅器１１から出力される誤差電圧Ｖｅｒｒが、オーバーシュート防止回路２がない場合（破線）、出力できる最大電圧に飽和しているのに対して、オーバーシュート防止回路２がある場合には、定常状態の電圧に近いレベルで保持されている。これにより、交差タイミングが早くなるため、結果として図２（Ａ）に示すように、出力電圧のオーバーシュートが防止されている。

＜実施形態２＞
図３は、実施形態２に係るスイッチング電源装置の回路図である。実施形態２に係るスイッチング電源装置１０２は、充電回路のキャパシタの充電電圧を放電する放電回路が実施形態１と相違する。

本実施形態では、オーバーシュート防止回路２Ａは、キャパシタＣ２、ダイオードＤ１及びｐｎｐトランジスタ（本発明の放電用スイッチ素子）２１を備えている。ｐｎｐトランジスタ２１は、エミッタ及びコレクタがキャパシタＣ２の両端に接続されている。ｐｎｐトランジスタ２１は、スイッチング電源装置１０２の電源のオンオフに応じたリセット信号Ｖｒｅｓｅｔがベースに入力され、オンオフされる。具体的には、スイッチング電源装置１０２がオン状態のとき、ｐｎｐトランジスタ２１がオフされ、スイッチング電源装置１０２がオフ状態のとき、ｐｎｐトランジスタ２１がオンされる。ｐｎｐトランジスタ２１がオンされると、キャパシタＣ２を含む閉回路が形成され、キャパシタＣ２に充電された電圧が瞬時に放電される。電圧の放電が瞬時に行えることで、キャパシタＣ２を大容量としても、スイッチング電源装置１０２の入力電圧の瞬断又は瞬時停電時にキャパシタＣ２の電荷をリセットできる。

＜実施形態３＞
図４は、実施形態３に係るスイッチング電源装置の回路図である。実施形態３に係るスイッチング電源装置１０３は、オーバーシュート防止回路２Ｂが実施形態１，２に係るソフトスタート回路と相違する。本実施形態に係るオーバーシュート防止回路２Ｂは、キャパシタＣ２、ダイオードＤ１，Ｄ３、トランジスタ２１、ツェナーダイオード（本発明の定電圧素子）２２及び抵抗Ｒ４を備えている。

ダイオードＤ３のアノードが、信号発生回路１のＣＯＭＰ端子に接続され、カソードがツェナーダイオード２２のアノードに接続されている。ツェナーダイオード２２のカソードは、キャパシタＣ２を介してダイオードＤ１のアノードに接続されている。ツェナーダイオード２２及びダイオードＤ３の接続点は、抵抗Ｒ４を介してグランドに接続されている。また、ツェナーダイオード２２とキャパシタＣ２との接続点には、電流制限用の抵抗Ｒ３０を介して電源が接続され、電圧Ｖｅｘｔが印加される。トランジスタ２１は、エミッタ及びコレクタがキャパシタＣ２の両端に接続されている。このトランジスタ２１は、キャパシタＣ２の放電回路であり、実施形態２に係るトランジスタ２１と同様である。

電源投入直後、ＣＯＭＰ端子から出力される誤差電圧Ｖｅｒｒが帰還電圧Ｖｆｂに対して充分に高くならない場合、例えば、ダイオードＤ２の順方向電圧よりも小さい場合、帰還電圧入力部への負帰還が充分に掛からない。この実施形態３はその場合に対応するものである。

図４に示すように、キャパシタＣ２に直列にツェナーダイオード２２による定電圧発生回路を挿入することで、誤差電圧Ｖｅｒｒがツェナーダイオード２２のツェナー電圧（本発明のオフセット電圧）分だけ嵩上げされる。この構成により、オーバーシュートの抑制効果を高めることができる。

なお、ツェナーダイオード２２及び抵抗Ｒ３０の間に、ダイオードを接続するようにしてもよい。例えば、オーバーシュート防止回路２Ｂに印加される電圧Ｖｅｘｔが誤差電圧Ｖｅｒｒより低くなる場合があり、その場合にはダイオードを挿入することで、ツェナーダイオード２２から抵抗Ｒ３０方向へ電流が流れるおそれを防止できる。

以上説明したスイッチング電源装置の具体的構成などは、適宜設計変更可能であり、上述の実施形態に記載された作用及び効果は、本発明から生じる最も好適な作用及び効果を列挙したに過ぎず、本発明による作用及び効果は、上述の実施形態に記載されたものに限定されるものではない。

１−信号発生回路
２，２Ａ，２Ｂ−オーバーシュート防止回路
３−スイッチング回路
４−バッファ回路
５−定電流源
１１，１５−誤差増幅器
１２−基準電圧源
１３−コンパレータ
１４−ランプ波発振器
１６−ＦＥＴ
２１−トランジスタ（放電用スイッチ素子）
２２−ツェナーダイオード（定電圧素子）
１０１−スイッチング電源装置
Ｄ１−ダイオード（整流素子）
Ｄ２−ダイオード
Ｄ３−ダイオード
Ｃ１，Ｃ２，Ｃ３−キャパシタ
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ３０−抵抗
ＦＢ−ＦＢ端子
ＳＳ−ＳＳ端子
ＣＯＭＰ−ＣＯＭＰ端子
Ｖｅｒｒ−誤差電圧
Ｖｆｂ−帰還電圧
Ｖｓｓ−ソフトスタート電圧
Ｖｒｅｆ−基準電圧
Ｖｏ−出力電圧
Ｖｒｅｓｅｔ−リセット信号

Claims (4)

1. 出力電圧に応じた帰還電圧と基準電圧との差分を増幅して誤差増幅信号を出力する誤差増幅器と、
   前記誤差増幅信号とソフトスタート電圧とを比較し、いずれか電圧の小さいほうを出力するバッファ回路と、
   前記バッファ回路の出力と三角波信号とを比較してパルス幅変調信号を出力するコンパレータと、前記パルス幅変調信号によりスイッチング制御されるスイッチ素子と、
   を備えたスイッチング電源装置において、
   前記帰還電圧が入力される前記誤差増幅器の反転入力部と、前記バッファ回路の出力部との間に直列接続されたキャパシタ及び整流素子を有し、前記整流素子は、前記キャパシタの充電方向を順方向とするように接続された充電回路と、
   前記キャパシタに充電された電圧を放電する放電回路と、
   を備えるスイッチング電源装置。
2. 前記放電回路は、前記バッファ回路の出力部とグランドとの間で放電電流を流すダイオードを有する、
   請求項１に記載のスイッチング電源装置。
3. 前記放電回路は、前記キャパシタの両端に接続された放電用スイッチ素子を有する、
   請求項１に記載のスイッチング電源装置。
4. 前記バッファ回路の出力部と前記キャパシタとの間に接続され、オフセット電圧を発生させる定電圧素子、
   を備える請求項１から３の何れかに記載のスイッチング電源装置。

Images