JP3337211B2 - スイッチングレギュレータ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、スイッチングレ
ギュレータに関し、詳しくは、スイッチングレギュレー
タの起動時における出力電圧のオーバシュートを抑制
し、発振の危険性なしに電源ＯＮ時から早期に所定の安
定化電源電圧を発生するようなスイッチングレギュレー
タに関する。

【０００２】

【従来の技術】従来、携帯型のオーディオ機器やパーソ
ナルコンピュータ、ＰＨＳ、携帯用電話機、携帯用電子
機器などにおいては、効率よく変換電源電圧を得るため
にスイッチングレギュレータを用いた電源回路が利用さ
れている。図３は、この種のスイッチングレギュレータ
の一例である。１０は、スイッチングレギュレータであ
って、１１は、その誤差増幅器（Ｅｒｒ）、１２は、基
準電圧発生回路、１３は、ＰＷＭパルス発生回路、１４
は、ドライバである。１５は、スイッチング回路であっ
て、ＰチャネルのＭＯＳＦＥＴトランジスタＱ1とショ
ットキーダイオードＤの直列回路が電源ライン＋Ｖcc
（入力側直流電源の電圧）とグランドＧＮＤとの間に設
けられている。

【０００３】１６は、その出力端子であって、この出力
端子１６には電力用のコンデンサＣがグランドＧＮＤと
の間に設けられている。そして、トランジスタＱ1とシ
ョットキーダイオードＤの接続点とこの出力端子１６と
の間にはコイルＬが接続されている。ここで、コイルＬ
としては、例えば、１０μＨ程度のものが使用され、コ
ンデンサＣとしては、例えば、１５０μＦ前後のものが
使用される。この出力端子１６には、さらに出力電圧検
出用の抵抗分圧回路１７がグランドＧＮＤとの間に設け
られていて、抵抗分圧回路１７により検出された電圧Ｖ
ｓが誤差増幅器１１にフィードバックされる。この検出
電圧Ｖｓは、誤差増幅器１１において基準電圧発生回路
１２の比較基準電圧Ｖrefと比較され、比較結果に応じ
た誤差電圧ＶE（誤差検出信号）がＰＷＭパルス発生回
路１３に入力される。ＰＷＭパルス発生回路１３は、通
常、コンパレータ（ＣＯＭ）１３ａと三角波発生回路１
３ｂとで構成される。

【０００４】ＰＷＭパルス発生回路１３では、その三角
波発生回路１３ｂの電圧波形がコンパレータ１３ａにお
いて比較結果に応じた誤差電圧ＶEと比較され、比較結
果に応じた誤差電圧ＶEで三角波がスライスされてスラ
イスされた幅のＰＷＭパルスが生成され、それがドライ
バ１４に加えられる。ドライバ１４は、そのパルス幅に
応じてトランジスタＱ1をＯＮ／ＯＦＦして降圧した電
圧（昇圧型のときにはフライバックパルスによる昇圧電
圧）を出力端子１６に発生させる。なお、ショットキー
ダイオードＤは、トランジスタＱ1がＯＦＦしたときに
コイルＬから流れた電流をコイルＬに転流されるフライ
ホィールダイオードである。これにより、抵抗分圧回路
１７により分圧された電圧が比較基準電圧Ｖrefに一致
するようにトランジスタＱ1がＯＮ／ＯＦＦ制御されて
出力電圧が出力端子１６に発生し、その出力電圧が目標
となる一定電圧Ｖoになるように安定化される。

【０００５】ここで、出力電圧検出用の抵抗分圧回路１
７は、抵抗Ｒ1と抵抗Ｒ2の直列回路と、これに並列にス
ピードアップ回路（起動から電圧安定化の動作状態に入
るまでの時間を短縮する回路）とが設けられている。ス
ピードアップ回路は、ゲイン設定用のＣＲ時定数回路１
７ａからなる。ＣＲ時定数回路１７ａは、抵抗Ｒ3とコ
ンデンサＣ1の直列回路からなり、この直列回路が出力
端子１６側に接続された抵抗分圧回路１７の分圧抵抗で
ある抵抗Ｒ1に並列に接続され、起動初期に発生する分
圧電圧を高くして立上がり時の検出電圧Ｖｓのゲイン
（分圧比）を大きくし、検出電圧Ｖｓを速く立上げる。
その結果として出力電圧を目標電圧Ｖoに向かって早期
に上昇させる。このとき、抵抗Ｒ3とコンデンサＣ1の時
定数で決定されるインピーダンスが抵抗Ｒ1に対して並
列に設定され、それによる応答速度で動作して目標電圧
Ｖoになるまでの時間が短縮される。なお、Ｌoは負荷で
あり、コンデンサＣ1の容量としては５．６μＦ程度で
あり、電圧安定化の動作状態（定常状態）になったとき
にはコンデンサＣ1の充電による端子電圧は、実質的に
抵抗Ｒ1の端子電圧に維持される。抵抗Ｒ3は、通常、抵
抗Ｒ1の１／２よりも小さい抵抗値であり、抵抗Ｒ3とコ
ンデンサＣ1の起動時のインピーダンスは、抵抗Ｒ1より
１／２以上小さい抵抗値のものが用いられる。

【０００６】

【発明が解決しようとする課題】しかし、ゲイン設定用
のＣＲ時定数回路１７ａを設けることで、立上がり時に
出力電圧にオーバーシュートが発生する問題がある。コ
ンデンサＣ1は、一般にスピードアップコンデンサと言
われるもので、このコンデンサの容量を大きくすること
で時定数を大きく採り、立ち上げ時の検出電圧Ｖｓの変
化を緩やかにしてオーバーシュート対策をしているが、
コンデンサＣ1の容量を大きくすると、スイッチングの
周波数が高くなるにつれてスピードアップコンデンサに
よる位相が進みが大きくなり、回路が発振する危険性を
生じる。そこで、この回路の発振対策として、起動時に
ＰＷＭパルス発生回路１３の出力パルスの駆動幅をゆっ
くり増加させること、あるいは誤差増幅器１１に動作速
度の遅いアンプを使用することが一般的に行われる。前
者では、起動時の制御回路規模が大きくなり、後者で
は、出力電圧のレギュレーションに対して高速応答性が
損なわれる問題がある。この発明の目的は、このような
従来技術の問題点を解決するものであって、スイッチン
グレギュレータの起動時における出力電圧のオーバシュ
ートを抑制し、発振の危険性なしに電源ＯＮ時から早期
に所定の安定化電源電圧を発生することができるスイッ
チングレギュレータを提供することにある。

【０００７】

【課題を解決するための手段】このような目的を達成す
るためのこの発明のスイッチングレギュレータの特徴
は、負荷に並列に抵抗分圧回路を設けてこの抵抗分圧回
路を介して出力端子から負荷に出力される電力の電圧の
一部又は全部を誤差増幅器の一方の入力に帰還し、他方
の入力に所定の定電圧を加えて誤差増幅器から得られる
誤差検出信号に応じて直流電源から受けた電力をトラン
ジスタによりスイッチングして出力端子に送出しこの出
力端子に所定の安定化した電圧の電力を発生するスイッ
チングレギュレータにおいて、抵抗分圧回路の、前記出
力端子側に設けられた分圧抵抗に並列に設けられた、抵
抗とダイオードと電圧安定化の動作状態に入るまでの時
間を短縮するたのためのコンデンサ（以下スピードアッ
プコンデンサ）との直列回路を有するものである。

【０００８】

【発明の実施の形態】このように、抵抗とダイオードと
スピードアップコンデンサの直列回路を設けて、この直
列回路を抵抗分圧回路の、出力端子側の分圧抵抗（Ｒ
1）に対して並列に接続することにより、起動時から抵
抗Ｒ1の端子電圧が前記のダイオードをＯＮにさせるの
に必要な１Ｖｆ以上になる段階からはこのダイオードが
ＯＮとなってスピードアンプコンデンサの充電を開始す
る。このときのスピードアップコンデンサの充電電圧は
最大でも電圧安定化動作時の抵抗Ｒ1の端子電圧と１Ｖ
ｆとの差となり、スピードアンプコンデンサの容量が小
さくてもゆるやかな充電が行われる。これにより抵抗分
圧回路の分圧比の変化もゆるやかに移行する。その結
果、スイッチングレギュレータの起動時における出力電
圧のオーバシュートを発振の危険性なしに抑制すること
ができ、電源ＯＮ時からスイッチングレギュレータを早
期に起動させることができる。

【０００９】

【実施例】図１は、この発明のスイッチングレギュレー
タを適用した一実施例のブロック図、図２は、その起動
特性の説明図である。なお、図３と同一の構成要素は同
一の符号で示してある。そこで、それらの説明を割愛す
る。図１のスイッチングレギュレータ１においては、図
３の抵抗分圧回路１７に換えて、出力電圧検出用の抵抗
分圧回路２を有している。抵抗分圧回路２は、図３の抵
抗分圧回路１７のＣＲ時定数回路１７ａに換えて、出力
端子１６に接続された抵抗Ｒ1に並列にスピードアップ
回路３を設けたものである。このスピードアップ回路３
は、抵抗Ｒ3、出力端子１６に発生する出力電圧に対し
て順方向のダイオードＤ1、スピードアップコンデンサ
Ｃ2の順で接続された直列回路を有し、さらにダイオー
ドＤ1のカソード側と出力端子１６との間に挿入された
出力端子１６の出力電圧に対して逆方向となるダイオー
ドＤ2を有している。

【００１０】ここで、各抵抗、コンデンサの一例を挙げ
れば、例えば、抵抗Ｒ1を２０ｋΩとした場合、抵抗Ｒ2
は１２ｋΩ、抵抗Ｒ4と抵抗Ｒ3はそれぞれ３．３ｋΩで
あり、コンデンサＣ3は２．２ｎＦ、スピードアップコ
ンデンサＣ2は０．１μＦである。なお、抵抗Ｒ4とコン
デンサＣ3は位相補償のための回路であって、回路の発
振防止のために設けられているが、この回路は必要に応
じて設ければよい。また、スピードアップ回路３の直列
回路の抵抗Ｒ3、ダイオードＤ1、スピードアップコンデ
ンサＣ2の接続順序は図１に示す順でなくてもよい。ま
た、図１においては、出力電圧検出用の抵抗分圧回路２
の上流側の抵抗Ｒ1に発生する、スイッチングレギュレ
ータ１の電圧安定化の動作状態（定常状態）の端子電圧
は、１Ｖf＋αとする。この端子電圧１Ｖf＋αは、ダイ
オードＤ1がＯＮしてスピードアップコンデンサＣ2を充
電できる電圧であればよい。１Ｖfは、ベース・エミッ
タ間順方向電圧降下であって０．７Ｖ程度である。すな
わち、ダイオーＤ1ドがＯＮになるバイアス電圧に相当
する。αは、抵抗Ｒ3の起動時の電圧降下であって、こ
の実施例では、０Ｖ〜１．３Ｖ程度である。１Ｖf＋α
は、２．０Ｖであり、電源電圧＋Ｖccとしては、５．０
Ｖ程度であり、スイッチングレギュレータ１が電圧安定
化の動作状態のときの出力電圧Ｖoは、３．５Ｖ程度で
ある。また、スピードアップコンデンサＣ2の容量とし
ては、ダイオードＤ1がＯＮしてから最大でも電圧が＋
α（＝１Ｖf＋α−１Ｖf）であり、ゆっくりとした充電
が行われるので、０．１μＦ程度の小さな容量のもので
よい。

【００１１】以下、このスイッチングレギュレータ１の
出力電圧の特性について説明する。起動時に、出力端子
１６の出力電圧が上昇して、ダイオードＤ1がＯＮする
電圧が抵抗Ｒ1の端子に発生してスピードアップコンデ
ンサＣ2が充電される。初期状態では、抵抗Ｒ1に並列に
接続された回路（抵抗Ｒ4とコンデンサＣ3の直列回路）
のインピーダンスも加わり、コンデンサＣ3が多少充電
されるが、抵抗Ｒ1の端子電圧として加わる電圧が１Ｖf
か、それを超える電圧（１Ｖfと１Ｖf＋αとの間の電
圧）になると、ダイオードＤ1がＯＮ（導通）して抵抗
Ｒ3を介してスピードアップコンデンサＣ2の充電が開始
される。これにより抵抗Ｒ3とスピードアップコンデン
サＣ2の直列回路（スピードアップ回路３）が抵抗Ｒ1に
並列に接続されることになり、抵抗分圧回路２に発生す
る分圧電圧Ｖsは、このスピードアップ回路３と、抵抗
Ｒ1、そして抵抗Ｒ4とコンデンサＣ3の位相補償回路と
の並列回路による全抵抗値（インピーダンス）と抵抗Ｒ
2とにより分圧される電圧となる。それは、抵抗Ｒ1と抵
抗Ｒ2とだけによるときの分圧比よりも大きい。

【００１２】これにより、起動時から１Ｖf以上の電圧
が抵抗Ｒ1に加わる途中の段階からはダイオードＤ1がＯ
Ｎとなり、抵抗Ｒ1の端子電圧が１Ｖfから１Ｖf＋αに
向かって上昇するにつれて最大でも＋αの電圧差でスピ
ードアップコンデンサＣ2がゆるやかに充電されて除々
に分圧比が電圧安定化動作の定常状態の分圧比（Ｒ1：
Ｒ2）に向かっていく。このとき、スピードアップコン
デンサＣ2の充電に応じた検出電圧Ｖs（誤差制御のため
の電圧）が発生して誤差増幅器１１に加えられ、目標電
圧Ｖoにむかって出力電圧の制御が行われる。そして、
コンデンサＣ3、スピードアップコンデンサＣ2の充電が
それぞれの抵抗Ｒ4，Ｒ3を介して行われて、定常動作状
態付近になって抵抗Ｒ1の端子電圧が１Ｖf＋αになる
と、スピードアップコンデンサＣ2の充電が完了してダ
イオードＤ1がＯＮからＯＦＦになる。これによりスピ
ードアップ回路３の動作が終了してスイッチングレギュ
レータ１は電圧安定化動作に入る。

【００１３】このような最大でも電圧＋αにおけるスピ
ードアップコンデンサＣ2の充電動作により、スイッチ
ングレギュレータ１の出力電圧はオーバーシュートがほ
とんど発生しない。言い換えれば、ダイオードを含むス
ピードアップ回路３がスピードアップコンデンサＣ2に
充電する動作を開始する電圧と電圧安定化動作状態（定
常状態）での抵抗Ｒ1の端子電圧の差がオーバーシュー
トが発生しないような電圧に設定されている。なお、＋
αは、数Ｖ程度の範囲である。その結果、スイッチング
レギュレータ１の出力電圧の変化は、検出電圧Ｖsの変
化に応じて、図２に実線で示すような実質的に２段階の
変化の特性Ａのグラフとなる。なお、点線で示す特性Ｂ
のグラフは、スピードアップ回路３を設けない、従来の
特性である。ところで、ここでは、充電されたときのス
ピードアップコンデンサＣ2の＋側の端子がダイオード
Ｄ2を介して出力端子１６に接続されているので、電源
ＯＦＦ時や電源スイッチがＯＦＦされたときには、スピ
ードアップコンデンサＣ2に充電された電荷は、ダイオ
ードＤ2，抵抗Ｒ1を介して放電される。また、コンデン
サＣ3側の電荷は、抵抗Ｒ1を介して放電される。なお、
スイッチングレギュレータ１が定常状態にあるときに、
安定化された出力電圧Ｖoが目標電圧より高い値になっ
たときにスピードアップ回路３のスピードアップコンデ
ンサＣ2は充電されるが、抵抗Ｒ3を介して充電が行われ
るので、抵抗Ｒ3の抵抗値を安定化動作に影響を与えな
い値に選択しておけばよい。これは、従来のスピードア
ップ回路の抵抗Ｒ3も同様である。

【００１４】以上説明してきたが、スイッチングレギュ
レータ１の出力端子１６側に接続された分圧抵抗Ｒ1の
端子電圧は、ダイオードＤ1に直列にダイオードを接続
すればさらに大きな電圧にできる。その個数をｎとして
ｎ×１Ｖf＋α以下に設定できる。また、ダイオード
は、通常、１Ｖfは０．７Ｖ程度であるが、１ショット
キーダイオードを使用すれば、０．２Ｖ程度まで落とす
ことも可能である。また、実施例は、降圧型のスイッチ
ングレギュレータの例を挙げているが、この発明は、昇
圧型のＤＣ／ＤＣのコンバータにも適用できることはも
ちろんである。

【００１５】

【発明の効果】以上説明してきたように、この発明にあ
っては、抵抗とダイオードとスピードアップコンデンサ
の直列回路を設けて、この直列回路を抵抗分圧回路の、
出力端子側の分圧抵抗（Ｒ1）に対して並列に接続する
ことにより、起動時から抵抗Ｒ1の端子電圧が前記のダ
イオードをＯＮにさせるのに必要な１Ｖｆ以上になる段
階からはこのダイオードがＯＮとなってスピードアンプ
コンデンサの充電を開始する。このときのスピードアッ
プコンデンサの充電電圧は最大でも電圧安定化動作時の
抵抗Ｒ1の端子電圧と１Ｖｆとの差となり、スピードア
ンプコンデンサの容量が小さくてもゆるやかな充電が行
われる。これにより抵抗分圧回路の分圧比の変化もゆる
やかに移行する。その結果、スイッチングレギュレータ
の起動時における出力電圧のオーバシュートを発振の危
険性なしに抑制することができ、電源ＯＮ時からスイッ
チングレギュレータを早期に起動させることができる。

【図面の簡単な説明】

【図１】図１は、この発明のスイッチングレギュレータ
を適用した一実施例のブロック図である。

【図２】図２は、その起動特性の説明図である。

【図３】図３は、従来のスイッチングレギュレータの一
例を示すブロック図である。

【符号の説明】

１，１０…スイッチングレギュレータ、２，１７…抵抗
分圧回路、３…クランプ回路、１１…誤差増幅器、１２
…基準電圧発生回路、１３…ＰＷＭパルス発生回路、１
４…ドライバ、１５…スイッチング回路、１６…出力端
子、Ｄ…ショットキーダイオード、Ｄ1，Ｄ2…ダイオー
ド、Ｑ1…ＭＯＳＦＥＴトランジスタ。

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】負荷に並列に抵抗分圧回路を設けてこの抵
   抗分圧回路を介して出力端子から前記負荷に出力される
   電力の電圧の一部又は全部を誤差増幅器の一方の入力に
   帰還し、他方の入力に所定の定電圧を加えて前記誤差増
   幅器から得られる出力信号に応じて直流電源から受けた
   電力を前記トランジスタによりスイッチングして前記出
   力端子に送出しこの出力端子に所定の安定化した電圧の
   電力を発生するスイッチングレギュレータにおいて、 前記抵抗分圧回路の、前記出力端子側に設けられた分圧
   抵抗に並列に設けられた、抵抗とダイオードと電圧安定
   化の動作状態に入るまでの時間を短縮するたのためのコ
   ンデンサとの直列回路を有することを特徴とするスイッ
   チングレギュレータ。
2. 【請求項２】前記分圧抵抗は前記出力端子に接続された
   抵抗であり、前記電圧安定化の動作状態における前記分
   圧抵抗の端子電圧は、前記ダイオードがＯＮになるバイ
   アス電圧より高い電圧であり、前記ダイオードがＯＮし
   て前記コンデンサに充電動作を開始するときの前記分圧
   抵抗の端子電圧と前記電圧安定化の動作状態における前
   記分圧抵抗の端子電圧との差は、前記負荷に出力される
   電力の電圧にオーバーシュートが発生しない値である請
   求項１記載のスイッチングレギュレータ。
3. 【請求項３】前記直列回路は、前記抵抗を第１の抵抗と
   し、前記コンデンサを第１のコンデンサとする第１の直
   列回路であり、さらに前記分圧抵抗に並列に設けられた
   第２の抵抗と第２のコンデンサからなる発振防止のため
   の第２の直列回路を有する請求項２記載のスイッチング
   レギュレータ。
4. 【請求項４】前記ダイオードは、前記出力端子に発生す
   る電圧に対して順方向に挿入された第１のダイオードで
   あり、前記第１のコンデンサの電荷を放電しかつ前記出
   力端子に発生する電圧に対して順方向に挿入された第２
   のダイオードがさらに設けられている請求項３記載のス
   イッチングレギュレータ。