JP6629593B2 - 電源回路およびその制御回路、制御方法、ならびにそれを用いた電子機器 - Google Patents
電源回路およびその制御回路、制御方法、ならびにそれを用いた電子機器 Download PDFInfo
- Publication number
- JP6629593B2 JP6629593B2 JP2015257225A JP2015257225A JP6629593B2 JP 6629593 B2 JP6629593 B2 JP 6629593B2 JP 2015257225 A JP2015257225 A JP 2015257225A JP 2015257225 A JP2015257225 A JP 2015257225A JP 6629593 B2 JP6629593 B2 JP 6629593B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- signal
- value
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 17
- 239000003990 capacitor Substances 0.000 claims description 62
- 230000007704 transition Effects 0.000 claims description 31
- 238000001514 detection method Methods 0.000 claims description 29
- 230000008859 change Effects 0.000 claims description 17
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 9
- 238000007599 discharging Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 230000001934 delay Effects 0.000 claims description 3
- 230000001960 triggered effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 31
- 102100022116 F-box only protein 2 Human genes 0.000 description 15
- 101000824158 Homo sapiens F-box only protein 2 Proteins 0.000 description 15
- 101000836005 Homo sapiens S-phase kinase-associated protein 1 Proteins 0.000 description 12
- 102100025487 S-phase kinase-associated protein 1 Human genes 0.000 description 12
- 230000008569 process Effects 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 238000013459 approach Methods 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
VOUT(REF)=VREF×(R11+R12)/R12
を目標値として安定化される。
VOUT=IOCP1/C1×t
にしたがって時間tとともに増大する。C1は、出力キャパシタC1の容量値である。時刻t1に出力電圧VOUTがしきい値電圧V1を超えると、第2しきい値電流IOCP2が有効となる。このとき出力電圧VOUTは、
VOUT=IOCP2/C1×t
にしたがって時間tとともに増大する。
充電速度と放電速度にそれぞれに応じて、遅延回路が、ポジティブエッジ、ネガティブエッジそれぞれに与える遅延量を個別に設定できる。
充電速度と放電速度にそれぞれに応じて、徐変信号の波形や傾き、言い換えればスルーレートの波形や傾きを設定できる。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
図4は、第1の実施の形態に係る電源回路200の回路図である。電源回路200は、リニア電源あるいはスイッチング電源である主回路210に加えて、過電流保護(OCP:Over Current Protection)回路30を備える。電源回路200は、一つの半導体基板に一体集積化された機能ICである制御回路100を含み、OCP回路30は制御回路100に内蔵される。主回路210は、入力ライン202に直流の入力電圧VINを受け、それを降圧あるいは昇圧し、出力ライン204に接続される負荷(不図示)に、電源信号を供給する。図4では主回路210が制御回路100に集積化される場合を示すが、その一部の部品(たとえば出力キャパシタC1、そのほか、パワートランジスタ、抵抗検出用の抵抗、インダクタ、ダイオード)は、制御回路100に外付けされてもよい。電源信号はたとえば、目標値に安定化された出力電圧VOUTであってもよいし、目標値に安定化された負荷電流ILOADであってもよい。本明細書では、主回路210は定電圧出力の電源とする。出力ライン204には、出力電圧VOUTの平滑化のための出力キャパシタC1が接続される。出力キャパシタC1を主回路210の一部分と把握される。
VOUT=IOCP1/C1×t
にしたがって時間tとともに増大する。C1は、出力キャパシタC1の容量値である。
IS’=IS/n
が成り立つ。nは整数である。抵抗R23は、レプリカ電流IS’の経路上に設けられ、抵抗R23の電圧降下VR23が電流検出信号VISである。
VIS=VR23=R23×IS/n
VOCP2=(IC1+IC2)×R22
VIS=IS/n×R23
これらの関係式から、以下の式を得る。
IOCP1=IC1×n×R22/R23
IOCP2=(IC1+IC2)×n×R22/R23
第2抵抗R22および抵抗R23は、ペア性を有するように半導体基板上で近接して形成することが望ましい。この場合、R22/R23は、抵抗値のばらつきによらずに一定値となり、しきい値電流IOCPのバラツキを低減できる。
第2の実施の形態にかかる電源回路の基本構成は、図4と同様であるため、図4を参照する。第2の実施の形態において、電流しきい値生成回路40は、第1状態(VS<VTH)から第2状態(VS>VTH)に遷移すると、電流しきい値信号VOCPを第1値VLから第2値VHに連続的に、あるいはステップ状に緩やかに切りかえる。また電流しきい値生成回路40は、第2状態(VS>VTH)から第1状態(VS<VTH)に遷移すると直ちに電流しきい値信号VOCPを第2値VHから第1値VLに切りかえる。
VOUT=IOCP1/C1×t
にしたがって時間tとともに増大する。
Claims (19)
- 電源回路の制御回路であって、
前記電源回路に流れる監視対象の電流がしきい値電流を超えないように制限する過電流保護回路を備え、
前記過電流保護回路は、
前記監視対象の電流に応じた電流検出信号を、前記しきい値電流に応じた電流しきい値信号と比較し、比較結果を示す過電流保護信号を生成する第1コンパレータと、
前記電源回路の出力電圧に応じた電圧検出信号を電圧しきい値信号と比較し、比較結果を示す比較信号を生成する第2コンパレータと、
前記電流しきい値信号を生成する電流しきい値生成回路であって、(i)前記比較信号が、前記電圧検出信号が前記電圧しきい値信号より低い第1状態を示すとき、前記電流しきい値信号を第1値にセットし、(ii)前記比較信号が、前記出力電圧が前記電圧しきい値信号より高い第2状態を示すとき、前記電流しきい値信号を前記第1値より高い第2値にセットする電流しきい値生成回路と、
を含み、前記第1状態から前記第2状態に遷移してから所定の遅延時間の経過後に、前記電流しきい値信号が前記第1値から前記第2値に変化することを特徴とする制御回路。 - 前記電流しきい値生成回路は、前記第2状態から前記第1状態に遷移すると直ちに、前記電流しきい値信号を前記第2値から前記第1値に切りかえることを特徴とする請求項1に記載の制御回路。
- 前記電流しきい値生成回路は、
(i)前記比較信号のポジティブエッジとネガティブエッジのうち、前記第1状態から前記第2状態への遷移に対応する一方のエッジを遅延させる遅延回路と、
前記遅延回路の出力にもとづいて、前記第1値と前記第2値が選択される前記電流しきい値信号を生成する電圧源と、
を含むことを特徴とする請求項1または2に記載の制御回路。 - 前記遅延回路は、
キャパシタと、
前記比較信号に応じて前記キャパシタを充電、放電する充放電回路と、
を含み、前記キャパシタの電圧と第3しきい値電圧の大小関係に応じた信号を出力し、前記充放電回路の充電速度と放電速度が異なることを特徴とする請求項3に記載の制御回路。 - 前記遅延回路は、
一端が接地されたキャパシタと、
前記キャパシタと並列に設けられ、前記比較信号が前記第1状態を示すときにオンとなるスイッチと、
前記キャパシタの他端と電源ラインの間に設けられた第1抵抗と、
前記キャパシタの電圧が、制御端子に入力された第1トランジスタと、
を含み、前記第1トランジスタのオン、オフに対応する信号を出力することを特徴とする請求項3に記載の制御回路。 - 前記電圧源は、
前記第1値に対応する第1電流を生成する第1電流源と、
前記遅延回路の出力にもとづいてオン状態、オフ状態が切りかえ可能であり、前記オン状態において前記第2値と前記第1値の差分に対応する第2電流を生成する第2電流源と、
前記第1電流と前記第2電流の合成電流の経路に設けられた第2抵抗と、
を含み、前記第2抵抗の電圧降下が、前記電流しきい値信号であることを特徴とする請求項3から5のいずれかに記載の制御回路。 - 電源回路であって、
前記電源回路に流れる監視対象の電流がしきい値電流を超えないように制限する過電流保護回路を備え、
前記過電流保護回路は、
前記監視対象の電流に応じた電流検出信号を、前記しきい値電流に応じた電流しきい値信号と比較し、比較結果を示す過電流保護信号を生成する第1コンパレータと、
前記電源回路の出力電圧に応じた電圧検出信号を電圧しきい値信号と比較し、比較結果を示す比較信号を生成する第2コンパレータと、
前記電流しきい値信号を生成する電流しきい値生成回路であって、(i)前記比較信号が、前記電圧検出信号が前記電圧しきい値信号より低い第1状態を示すとき、前記電流しきい値信号を第1値にセットし、(ii)前記比較信号が、前記出力電圧が前記電圧しきい値信号より高い第2状態を示すとき、前記電流しきい値信号を前記第1値より高い第2値にセットする電流しきい値生成回路と、
を含み、前記電流しきい値生成回路は、前記第1状態から前記第2状態に遷移すると、前記電流しきい値信号を前記第1値から前記第2値に向かって所定時間にわたり徐々に変化させることを特徴とする制御回路。 - 前記電流しきい値生成回路は、前記第2状態から前記第1状態に遷移すると直ちに、前記電流しきい値信号を前記第2値から前記第1値に切りかえることを特徴とする請求項7に記載の制御回路。
- 前記電流しきい値生成回路は、
(i)前記比較信号のポジティブエッジとネガティブエッジのうち、前記第1状態から前記第2状態への遷移をトリガーとして、時間とともに徐変する徐変信号を生成する徐変信号生成回路と、
前記徐変信号にもとづいて、前記第1値、前記第2値またはそれらの中間値をとる前記電流しきい値信号を生成する電圧源と、
を含むことを特徴とする請求項7または8に記載の制御回路。 - 前記徐変信号生成回路は、
キャパシタと、
前記過電流保護信号に応じて前記キャパシタを充電、放電する充放電回路と、
を含み、前記キャパシタの電圧が前記徐変信号であることを特徴とする請求項9に記載の制御回路。 - 前記徐変信号生成回路は、
一端が接地されたキャパシタと、
前記キャパシタと並列に設けられ、前記比較信号が前記第1状態を示すときにオンとなるスイッチと、
前記キャパシタの他端と電源ラインの間に設けられた第1抵抗と、
を含み、前記キャパシタの電圧が前記徐変信号であることを特徴とする請求項9に記載の制御回路。 - 前記電圧源は、
前記第1値に対応する第1電流を生成する第1電流源と、
前記徐変信号にもとづいて、ゼロから前記第2値と前記第1値の差分に対応する値の間を変化する第2電流を生成する第2電流源と、
前記第1電流と前記第2電流の合成電流の経路に設けられた第2抵抗と、
を含み、前記第2抵抗の電圧降下が、前記電流しきい値信号であることを特徴とする請求項9から11のいずれかに記載の制御回路。 - 前記電源回路は、出力トランジスタを含むリニアレギュレータであり、
前記監視対象の電流は、前記出力トランジスタに流れる電流であることを特徴とする請求項1から12のいずれかに記載の制御回路。 - 前記電源回路は、スイッチング電源であることを特徴とする請求項1から12のいずれかに記載の制御回路。
- ひとつの半導体基板に一体集積化されることを特徴とする請求項1から14のいずれかに記載の制御回路。
- 請求項1から15のいずれかに記載の制御回路を備えることを特徴とする電源回路。
- 電池と、
負荷と、
前記電池の電圧を受け、前記負荷に電源電圧を供給する電源回路と、
を備え、前記電源回路は、請求項1から15のいずれかに記載の制御回路を含むことを特徴とする電子機器。 - 電源回路の制御方法であって、
前記電源回路に流れる監視対象の電流に応じた電流検出信号を、しきい値電流に応じた電流しきい値信号と比較し、比較結果を示す過電流保護信号を生成するステップと、
前記過電流保護信号に応じて、前記監視対象の電流がしきい値電流を超えないように制限するステップと、
前記電源回路の出力電圧に応じた電圧検出信号を電圧しきい値信号と比較し、比較結果を示す比較信号を生成するステップと、
前記電流しきい値信号を生成するステップであって、(i)前記比較信号が、前記電圧検出信号が前記電圧しきい値信号より低い第1状態を示すとき、前記電流しきい値信号が第1値を有し、(ii)前記比較信号が、前記出力電圧が前記電圧しきい値信号より高い第2状態を示すとき、前記電流しきい値信号が前記第1値より高い第2値を有し、(iii)前記第1状態から前記第2状態に遷移してから所定の遅延時間の経過後に、前記電流しきい値信号が前記第1値から前記第2値に変化するステップと、
を備えることを特徴とする制御方法。 - 電源回路の制御方法であって、
前記電源回路に流れる監視対象の電流に応じた電流検出信号を、しきい値電流に応じた電流しきい値信号と比較し、比較結果を示す過電流保護信号を生成するステップと、
前記過電流保護信号に応じて、前記監視対象の電流がしきい値電流を超えないように制限するステップと、
前記電源回路の出力電圧に応じた電圧検出信号を電圧しきい値信号と比較し、比較結果を示す比較信号を生成するステップと、
前記電流しきい値信号を生成するステップであって、(i)前記比較信号が、前記電圧検出信号が前記電圧しきい値信号より低い第1状態を示すとき、前記電流しきい値信号が第1値を有し、(ii)前記比較信号が、前記出力電圧が前記電圧しきい値信号より高い第2状態を示すとき、前記電流しきい値信号が前記第1値より高い第2値に有し、(iii)前記第1状態から前記第2状態に遷移すると、前記電流しきい値信号が前記第1値から前記第2値に向かって所定時間にわたり徐々に変化するステップと、
を備えることを特徴とする制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015257225A JP6629593B2 (ja) | 2015-12-28 | 2015-12-28 | 電源回路およびその制御回路、制御方法、ならびにそれを用いた電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015257225A JP6629593B2 (ja) | 2015-12-28 | 2015-12-28 | 電源回路およびその制御回路、制御方法、ならびにそれを用いた電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017120568A JP2017120568A (ja) | 2017-07-06 |
JP6629593B2 true JP6629593B2 (ja) | 2020-01-15 |
Family
ID=59272291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015257225A Active JP6629593B2 (ja) | 2015-12-28 | 2015-12-28 | 電源回路およびその制御回路、制御方法、ならびにそれを用いた電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6629593B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114518778A (zh) * | 2020-11-20 | 2022-05-20 | 圣邦微电子(北京)股份有限公司 | 电源响应电路及模拟芯片 |
CN115390608B (zh) * | 2022-07-22 | 2024-04-09 | 上海裕达实业有限公司 | 残气分析质谱用电源控制电路及控制方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005333691A (ja) * | 2004-05-18 | 2005-12-02 | Rohm Co Ltd | 過電流検出回路及びこれを有する電源装置 |
US20070206338A1 (en) * | 2004-08-10 | 2007-09-06 | Tsutomu Ishino | Circuit Protection Method, Protection Circuit and Power Supply Device Using The Protection Circuit |
JP2009230588A (ja) * | 2008-03-24 | 2009-10-08 | Fujitsu Ten Ltd | 過電流検知回路および電子機器 |
JP2009278797A (ja) * | 2008-05-15 | 2009-11-26 | Panasonic Corp | 昇圧コンバータ |
JP2009294883A (ja) * | 2008-06-04 | 2009-12-17 | Fujitsu Ten Ltd | シリーズレギュレータおよび電子機器 |
TWI427455B (zh) * | 2011-01-04 | 2014-02-21 | Faraday Tech Corp | 電壓調整器 |
JP2014010660A (ja) * | 2012-06-29 | 2014-01-20 | Ricoh Co Ltd | 電力制御装置 |
-
2015
- 2015-12-28 JP JP2015257225A patent/JP6629593B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017120568A (ja) | 2017-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9685858B2 (en) | DC/DC converter, control circuit and control method thereof, and electronic apparatus | |
US7538526B2 (en) | Switching regulator, and a circuit and method for controlling the switching regulator | |
US9847779B2 (en) | Dead time adjusting circuit | |
US7457140B2 (en) | Power converter with hysteretic control | |
US20140266110A1 (en) | Duty-Cycle Dependent Slope Compensation for a Current Mode Switching Regulator | |
US8368475B2 (en) | Oscillator circuit | |
US20170353105A1 (en) | Method and circuitry to soft start high power charge pumps | |
US20140159686A1 (en) | Current mode pwm boost converter | |
US20170163150A1 (en) | Synchronous buck dc-dc converter and method thereof | |
US7408332B2 (en) | Intelligent soft start for switching regulators | |
JP2010154639A (ja) | スイッチング電源回路 | |
GB2483002A (en) | DC-DC converter having inhibited low side switch | |
US7723972B1 (en) | Reducing soft start delay and providing soft recovery in power system controllers | |
US20110127974A1 (en) | Switching control circuit and power supply apparatus | |
TW201401010A (zh) | 用於切換模式調節器之動態下降之系統與方法 | |
US20140125303A1 (en) | Limiting a current | |
US9647540B2 (en) | Timing generator and timing signal generation method for power converter | |
US9608521B2 (en) | DC/DC converter activation stability control | |
US9467044B2 (en) | Timing generator and timing signal generation method for power converter | |
EP3244518A1 (en) | Current limited power converter circuits and methods | |
JP6831713B2 (ja) | ブートストラップ回路 | |
JP6629593B2 (ja) | 電源回路およびその制御回路、制御方法、ならびにそれを用いた電子機器 | |
JP5798328B2 (ja) | スイッチングレギュレータ制御回路及びスイッチングレギュレータ | |
US8324873B2 (en) | Power supply apparatus and power supply method | |
JP6912300B2 (ja) | スイッチングレギュレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190917 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6629593 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |