CN113064462B - 一种动态功耗快速瞬态响应的ldo电路 - Google Patents

一种动态功耗快速瞬态响应的ldo电路 Download PDF

Info

Publication number
CN113064462B
CN113064462B CN202110226748.3A CN202110226748A CN113064462B CN 113064462 B CN113064462 B CN 113064462B CN 202110226748 A CN202110226748 A CN 202110226748A CN 113064462 B CN113064462 B CN 113064462B
Authority
CN
China
Prior art keywords
circuit
enhancement type
pmos tube
electrode
tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110226748.3A
Other languages
English (en)
Other versions
CN113064462A (zh
Inventor
黄九洲
夏炎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Siguo Microelectronics Co ltd
Original Assignee
Jiangsu Siguo Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Siguo Microelectronics Co ltd filed Critical Jiangsu Siguo Microelectronics Co ltd
Priority to CN202110226748.3A priority Critical patent/CN113064462B/zh
Publication of CN113064462A publication Critical patent/CN113064462A/zh
Application granted granted Critical
Publication of CN113064462B publication Critical patent/CN113064462B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种动态功耗快速瞬态响应的LDO电路，包括功率PMOS管；功率PMOS管的源极连接电源电压，漏极连接电压采样电路的输入端连接，电压采样电路的输出端连接基准电压产生兼误差电压放大电路的输入端，基准电压产生兼误差电压放大电路的输出端连接自适应动态功耗驱动电路的输入端，自适应动态功耗驱动电路的输出端连接功率PMOS管的栅极和限流电路的输入端；限流电路的输出端连接自适应动态功耗驱动电路的输入端；钳位电路包括第一、二输入端和输出端，所述钳位电路的第一输入端连接功率PMOS管的源极，第二输入端连接功率PMOS管的漏极，钳位电路的输出端连接基准电压产生兼误差电压放大电路的输出端。本发明具有低功耗，低噪声，高PSRR，快速响应等优点。

Description

一种动态功耗快速瞬态响应的LDO电路
技术领域
本发明属于集成电路技术领域。
背景技术
便携电子设备不管是由交流适配器供电，还是由电池供电，工作过程中，电源电压都将在很大范围内变化，为了保证供电电压稳定不变，几乎所有的电子设备都采用稳压器供电。小型精密电子设备还要求电源非常干净(无纹波、无噪声)，以免影响电子设备正常工作。因此LDO电路一般要满足宽工作电压范围、稳压输出、低噪声、高PSRR、高瞬态响应速度以及较低的静态功耗等要求。目前，LDO电路多采用带隙基准源加运放的结构，通过运放负反馈实现电压的精确控制。
如图1所示，常见的LDO电路包括带隙基准源BGR、运算放大器AMP、调整管PMOS FETMP0、电阻R1及R2。该电路结构通过带隙基准源BGR产生抗PVT的参考电压，运算放大器AMP根据电阻R1与R2的比例确定并调整实际的输出电压，实际的输出电压计算公式：VOUT＝VREF(1+R1/R2)。
上述电路结构能够实现较高精度的稳压输出，但由于整个电路架构中包含了带隙基准源BGR及运算放大器AMP，电路的整体功耗较高，如果要追求更高的PSRR、更快的响应速度及更低的输出噪声，则电路需要的功耗会更高。如今的便携式电子产品对电池的待机时长要求较高，便携产品的处理器一般都设有几种不同的工作状态，通过一系列不同的节能模式(空闲、睡眠、深度睡眠等)减少对电池容量的消耗，同时要求给处理器提供稳压电源的LDO自身的静态功耗要尽可能低。而LDO电路的静态功耗跟性能是成正比关系的，则LDO电路的性能越高则静态功耗就会越高。
基于以上原因，寻找一种结构简单、性能优异，同时消耗的静态电流又极低的电路很有必要。
发明内容
发明目的：为了解决上述现有技术中存在的问题本发明提供了一种动态功耗快速瞬态响应的LDO电路。
技术方案：本发明提供了一种动态功耗快速瞬态响应的LDO电路，包括：功率PMOS管，电压采样电路，基准电压产生兼误差电压放大电路，自适应动态功耗驱动电路，限流电路和钳位电路；所述功率PMOS管的源极连接电源电压VIN，功率PMOS管的漏极连接电压采样电路的输入端连接，所述电压采样电路的输出端连接基准电压产生兼误差电压放大电路的输入端，所述基准电压产生兼误差电压放大电路的输出端连接自适应动态功耗驱动电路的输入端，所述自适应动态功耗驱动电路的输出端连接功率PMOS管的栅极和限流电路的输入端；所述限流电路的输出端连接自适应动态功耗驱动电路的输入端；所述钳位电路包括第一、二输入端和输出端，所述钳位电路的第一输入端连接功率PMOS管的源极，第二输入端连接功率PMOS管的漏极，钳位电路的输出端连接基准电压产生兼误差电压放大电路的输出端；
所述电压采样电路将采集到的电压传送至基准电压产生兼误差电压放大电路，所述基准电压产生兼误差电压放大电路将收到的电压与基准电压比较后进行误差放大，并将放大后的电压传送至自适应动态功耗驱动电路，所述自适应动态功耗驱动电路根据收到的电压产生驱动功率PMOS管的驱动信号；所述限流电路采集功率PMOS管的输出电流，并通过自适应动态功耗驱动电路将功率PMOS管的输出电流限制在设定的阈值范围内；所述钳位电路通过比较电源电压VIN和功率PMOS管的漏极电压VOUT的大小，产生对自适应动态功耗驱动电路输入端电压进行钳位的控制信号，从而防止VIN低于预设的VOUT阈值时，自适应动态功耗驱动电路的功耗增大。
进一步的，该电路还包括补偿支路，所述补偿支路包括补偿电阻和补偿电容，所述补偿电组的一端与基准电压产生兼误差电压放大电路的输出端连接，另外一端连接出补偿电容的正极，所述补偿电容的负极接地。
进一步的，所述采样电路包括第一采样电阻R1和第二采样电阻R2；所述第一采样电阻R1的一端作为采样电路的输入端，另外一端作为采样电路的输出端与第二采样电阻R2的一端连接，所述第二采样电阻R2的另外一端接地。
进一步的，所述基准电压产生兼误差电压放大电路包括第一耗尽型NMOS管DN1，第二耗尽型NMOS管DN2，第一增强型PMOS管MP1，第二增强型PMOS管MP2以及第一增强型NMOS管MN1；
所述第一耗尽型NMOS管DN1的源极和栅极均接地；第二耗尽型NMOS管DN2的栅极和源极短接后连接第一耗尽型NMOS管DN1的漏极，第二耗尽型NMOS管DN2的漏极连接第一增强型PMOS管MP1的漏极，第一增强型PMOS管MP1的栅极与第二增强型PMOS管MP2的栅极连接，且第一增强型PMOS管MP1的栅极和漏极短接，第一增强型PMOS管MP1的源极和第二增强型PMOS管MP2的源极均连接电源电压VIN；所述第二增强型PMOS管MP2的漏极作为基准电压产生兼误差电压放大电路的输出端与第一增强型NMOS管MN1的漏极连接；所述第一增强型NMOS管MN1的源极接地，栅极作为基准电压产生兼误差电压放大电路的输入端。
进一步的，所述自适应动态功耗驱动电路包括第二增强型NMOS管MN2和第三增强型PMOS管MP3；所述第二增强型NMOS管MN2的栅极作为自适应动态功耗驱动电路的输入端，源极接地，漏极连接第三增强型PMOS管MP3的漏极；所述第三增强型PMOS管MP3的源极连接电源电压VIN，漏极与栅极短接后作为自适应动态功耗驱动电路的输出端。
进一步的，所述限流电路包括：第四增强型PMOS管MP4，第五增强型PMOS管MP5，限流电阻R3，第六增强型PMOS管MP6，第七增强型PMOS管MP7，第三增强型NMOS管MN3，第三耗尽型NMOS管DN3和第四耗尽型NMOS管DN4；
所述第四增强型PMOS管MP4的源极连接电源电压VIN，栅极作为限流电路的输入端与功率PMOS管的栅极连接，漏极连接第五增强型PMOS管MP5的源极；所述第五增强型PMOS管MP5的栅极连接第六增强型PMOS管MP6的栅极，漏极连接限流电阻R3的一端和第七增强型PMOS管MP7的源极，限流电阻R3的另外一端连接第七增强型PMOS管MP7的栅极并接地；所述第七增强型PMOS管MP7的漏极连接第三耗尽型NMOS管DN3的漏极和第三增强型NMOS管MN3的栅极，所述第三耗尽型NMOS管DN3的栅极和源极接地；所述第三增强型NMOS管MN3的漏极作为限流电路的输出端，源极接地；所述第六增强型PMOS管MP6的源极连接功率PMOS管的漏极，漏极和栅极短接后连接第四耗尽型NMOS管DN4的漏极，所述第四耗尽型NMOS管DN4的栅极和源极接地。
进一步的，所述钳位电路包括：第八增强型PMOS管MP8，第九增强型PMOS管MP9，第五耗尽型NMOS管DN5，第六耗尽型NMOS管DN6和第四增强型NMOS管MN4；
所述第八增强型PMOS管MP8的源极作为钳位电路的第一输入端，栅极跟漏极短接后连接第五耗尽型NMOS管DN5的漏极和第九增强型PMOS管MP9的栅极，所述第五耗尽型NMOS管DN5的栅极和源极接地；所述第九增强型PMOS管MP9的源极作为钳位电路的第二输入端，漏极连接第六耗尽型NMOS管DN6的漏极及第四增强型NMOS管MN4的栅极，所述第六耗尽型NMOS管的栅极与源极接地；所述第四增强型NMOS管MN4的源极接地，漏极作为钳位电路的输出端。
有益效果：本发明以基准电压产生电路实现误差电压放大功能，减小了版图面积；采用随输出电流变化自适应动态功耗的驱动电路获得全负载范围内的快速瞬态响应性能及超低静态功耗，同时兼具低噪声、高PSRR的优点。
附图说明
图1是现有技术的LDO电路原理图。
图2是本发明的系统框图。
图3是本发明的电路原理图。
具体实施方式
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。
如图2所示的本实施例提供了一种动态功耗快速瞬态响应的LDO电路，包括：功率PMOS管MP0，串接在功率PMOS管漏端的电压采样电路(采样电阻R1串联采样电阻R2)，基准电压产生兼误差电压放大电路A，自适应动态功耗驱动电路B，准确采样输出电流的限流电路C及低VIN时的IQ钳位电路D。
如图3所示，基准电压产生兼误差电压放大电路包括：耗尽型NMOS管DN1、DN2，PMOS管MP1、MP2，以及增强型NMOS管MN1。DN1的栅源一起接地，DN2的栅源短接连接到DN1的漏极，MP1的栅漏短接连接到DN2的漏极，MP1源极接电源VIN，MP2源极接电源，其栅极连接到MP1的栅极，其漏极连接到MN1的漏极作为基准电压产生兼误差电压放大电路的输出端，MN1源极接地，其栅极作为基准电压产生兼误差电压放大电路的输入端，连接到分压电阻R1、R2的公共端。该电路中DN1产生的电流IDN1经MP1镜像到MP2支路，DN2作为cascode结构承受MP1源极跟DN1漏极间的电压差，可减小电流IDN1随电源电压VIN的变化。MN1的栅极作为基准电压产生兼误差电压放大电路的输入端，其栅源电压VGSMN1等于VOUT的分压VFB，VFB值直接影响MN1的电流IMN1的大小，MP2的电流IMP2跟MN1的电流IMN1的差值决定该误差放大电流的输出信号VE的高低，稳态时IMP2＝IMN1，LDO的输出电压VOUT可通过下列算式推导出：
IMP2＝m*IMP1＝m*IDN1 (1)
Figure BDA0002956722520000051
Figure BDA0002956722520000052
IMN1＝KMN1*(VGSMN1-VTN)2＝KMN1*(VFB-VTN)2 (4)
稳态时：IMN1＝IMP2，可得到：
Figure BDA0002956722520000053
Figure BDA0002956722520000054
Figure BDA0002956722520000055
式(6)中，公式4中VGSMN1的电压是NMOS管MN1的栅源电压，也就是图3中点FB电压VFB，KDN1代表耗尽管DN1的W/L，KMN1代表増强型NMOS管MN1的W/L，m是MP2镜像MP1电流的倍数(即MP2的宽长比除以MP1的宽长比的结果)，VTN是増项型NMOS管MN1的阈值电压，VTD是耗尽管DN1的阈值电压为负值，由于增强型NMOS及耗尽型NMOS的阈值电压同为负温度系数，选取合适的宽长比W/L，两者之差即可抵消温度系数，得到零温度系数的基准电压。本例中，误差电压放大电路兼具基准电压产生电路功能，不仅减少了电路规模，还减少电流消耗。
所述驱动电路包括：PMOS管MP3、增强型NMOS管MN2，MP3源极接电源，其栅漏短接连接到MN2的漏极及功率管MP0的栅极，MN2的源极接地，其栅极连接到基准电压产生兼误差电压放大电路的输出端。MP3可以拷贝功率管MP0的电流，拷贝电流的大小由(W/L)MP3/(W/L)MP0(即MP3的宽长比除以MP的宽长比)的比例决定，如果(W/L)MP3/(W/L)MP0＝1/1000，流过电压采样电路(R1、R2支路)的电流为1μA，当VOUT空载时该驱动电路的电流仅为1/1000μA(1nA)；随着负载电流的增加，驱动电流也跟着增加，这样该驱动电路可以自适应选取合适的驱动电流以获得最优的瞬态响应及PSRR性能，以及尽可能低的静态功耗，在兼顾瞬态响应及PSRR性能的同时大大降低了LDO的待机电流。
为了限制功率管MP0的输出电流过大，本发明设计了准确采样输出电流的限流电路。如图3所示C框内电路，该限流电路包括：PMOS管MP4、MP5、MP6、MP7，耗尽型NMOS管DN3、DN4，增强型NMOS管MN3，以及电阻R3。MP4的源极接电源，其栅极连接到功率管MP0的栅极，其漏极接MP5的源极，MP5的栅极连接到MP6的栅极，MP5的漏极连接电阻R3及MP7的源极，MP7的栅极跟电阻R3的另一端一起接地，MP7的漏极连接到DN3的漏极及MN3的栅极，DN3栅源短接并接地，MN3的漏极连接驱动电路中MN2的栅极，MN3源极接地，MP6的源极接功率管MP0的漏极(即MP0的输出VOUT)，MP6栅漏短接连接MP5的栅极及DN4的漏极，DN4栅源短接并接地。该限流保护电路通过MP5、MP6维持MP4的源漏电压跟功率管MP0的源漏电压相同，使得MP4可以准确拷贝MP0的电流，MP0的限流值IMP0可以由式(8)估算得出：
Figure BDA0002956722520000061
式(8)中，VTP表示PMOS管MP2的阈值，(W/L)MP0、(W/L)MP4分别为代表PMOS管MP0、增MP1的宽长比。
该限流电路中，耗尽型NMOS管DN3作为增强型PMOS管MP7的恒流源负载，当功率管MP0的电流值达到设定的限流值时，IMP4*R3＝VTP，增强型PMOS管MP7开启，图3中J点电压VJ升高，打开增强型NMOS管MN3，钳住误差电压放大电路的输出电压VE，增强型NMOS管MN2的栅电压无法进一步升高，使得功率管MP0的栅电压无法进一步降低，其输出电流在达到设定的限流值后无法进一步增大，实现了限流功能。
本实施例还设计了接在增强型NMOS管MN1漏极、源极之间的补偿支路，以提供足够的相位裕度，保证整个环路的稳定性。如图3所示，补偿支路为串接的补偿电阻R0以及
如图3所示D框内电路，低VIN时的IQ钳位电路包括：增强型PMOS管MP8、MP9，耗尽型NMOS管DN5、DN6，增强型NMOS管MN4。MP8的源极跟功率管MP0的源极一起接输入电源，MP8的栅漏短接连接到DN5的漏极，DN5的栅源短接并接地，MP9的源极连接到功率管MP0的漏极，MP9的栅极接到MP8的栅极，MP9的漏极连接DN6的漏极跟MN4的栅极，DN6栅源短接并接地，MN4的源极接地，MN4的漏极连接到驱动电路MN2的栅极。该电路通过MP8跟MP9比较VIN跟VOUT的电压高低，输出信号控制MN4管对驱动电路MN2的栅电压钳位，以阻止VIN低于目标VOUT值时驱动电路的功耗增大。图中耗尽型NMOS管DN5跟DN6分别作为MP8跟MP9的恒流源，当VIN低于目标VOUT值时，MP9的电流增大，K点电位升高，MN4将拉低驱动电路MN2的栅电压，减小MN2管的驱动电流，实现钳位IQ的目的。
本发明中只用5个MOS管就实现了基准电压产生电路跟误差电压放大电路，版图面积非常小，消耗的电流也很小(低于1μA)，而且该电路产生的基准电压不存在带隙基准固有的电阻热噪声，通过优选DN1跟MN1尺寸，可以进一步减小MOS管的1/f噪声，所以该基准电压的噪声远低于传统带隙基准。本发明所述的LDO整体静态功耗小于1μA，其输出噪声、瞬态响应及PSRR等性能可以跟现有技术的100μA功耗的LDO媲美，而且当VIN低于目标VOUT时IQ依然很低。
上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。

Claims (7)

1.一种动态功耗快速瞬态响应的LDO电路，其特征在于，包括：功率PMOS管，电压采样电路，基准电压产生兼误差电压放大电路，自适应动态功耗驱动电路，限流电路和钳位电路；所述功率PMOS管的源极连接电源电压VIN，功率PMOS管的漏极连接电压采样电路的输入端连接，所述电压采样电路的输出端连接基准电压产生兼误差电压放大电路的输入端，所述基准电压产生兼误差电压放大电路的输出端连接自适应动态功耗驱动电路的输入端，所述自适应动态功耗驱动电路的输出端连接功率PMOS管的栅极和限流电路的输入端；所述限流电路的输出端连接自适应动态功耗驱动电路的输入端；所述钳位电路包括第一、二输入端和输出端，所述钳位电路的第一输入端连接功率PMOS管的源极，第二输入端连接功率PMOS管的漏极，钳位电路的输出端连接基准电压产生兼误差电压放大电路的输出端；
所述电压采样电路将采集到的电压传送至基准电压产生兼误差电压放大电路，所述基准电压产生兼误差电压放大电路将收到的电压与基准电压比较后进行误差放大，并将放大后的电压传送至自适应动态功耗驱动电路，所述自适应动态功耗驱动电路根据收到的电压产生驱动功率PMOS管的驱动信号；所述限流电路采集功率PMOS管的输出电流，并通过自适应动态功耗驱动电路将功率PMOS管的输出电流限制在设定的阈值范围内；所述钳位电路通过比较电源电压VIN和功率PMOS管的漏极电压VOUT的大小，产生对自适应动态功耗驱动电路输入端电压进行钳位的控制信号，从而防止VIN低于预设的VOUT阈值时，自适应动态功耗驱动电路的功耗增大。
2.根据权利要求1所述的一种动态功耗快速瞬态响应的LDO电路，其特征在于，该电路还包括补偿支路，所述补偿支路包括补偿电阻和补偿电容，所述补偿电阻 的一端与基准电压产生兼误差电压放大电路的输出端连接，另外一端连接补偿电容的正极，所述补偿电容的负极接地。
3.根据权利要求1所述的一种动态功耗快速瞬态响应的LDO电路，其特征在于，所述采样电路包括第一采样电阻和第二采样电阻；所述第一采样电阻的一端作为采样电路的输入端，另外一端作为采样电路的输出端与第二采样电阻的一端连接，所述第二采样电阻的另外一端接地。
4.根据权利要求1所述的一种动态功耗快速瞬态响应的LDO电路，其特征在于，所述基准电压产生兼误差电压放大电路包括第一耗尽型NMOS管，第二耗尽型NMOS管，第一增强型PMOS管，第二增强型PMOS管以及第一增强型NMOS管；
所述第一耗尽型NMOS管的源极和栅极均接地；第二耗尽型NMOS管的栅极和源极短接后连接第一耗尽型NMOS管的漏极，第二耗尽型NMOS管的漏极连接第一增强型PMOS管的漏极，第一增强型PMOS管的栅极与第二增强型PMOS管的栅极连接，且第一增强型PMOS管的栅极和漏极短接，第一增强型PMOS管的源极和第二增强型PMOS管的源极均连接电源电压VIN；所述第二增强型PMOS管的漏极作为基准电压产生兼误差电压放大电路的输出端与第一增强型NMOS管的漏极连接；所述第一增强型NMOS管的源极接地，栅极作为基准电压产生兼误差电压放大电路的输入端。
5.根据权利要求1所述的一种动态功耗快速瞬态响应的LDO电路，其特征在于，所述自适应动态功耗驱动电路包括第二增强型NMOS管和第三增强型PMOS管；所述第二增强型NMOS管的栅极作为自适应动态功耗驱动电路的输入端，源极接地，漏极连接第三增强型PMOS管的漏极；所述第三增强型PMOS管的源极连接电源电压VIN，漏极与栅极短接后作为自适应动态功耗驱动电路的输出端。
6.根据权利要求1所述的一种动态功耗快速瞬态响应的LDO电路，其特征在于，所述限流电路包括：第四增强型PMOS管，第五增强型PMOS管，限流电阻，第六增强型PMOS管，第七增强型PMOS管，第三增强型NMOS管，第三耗尽型NMOS管和第四耗尽型NMOS管；
所述第四增强型PMOS管的源极连接电源电压VIN，栅极作为限流电路的输入端与功率PMOS管的栅极连接，漏极连接第五增强型PMOS管的源极；所述第五增强型PMOS管的栅极连接第六增强型PMOS管的栅极，漏极连接限流电阻的一端和第七增强型PMOS管的源极，限流电阻的另外一端连接第七增强型PMOS管的栅极并接地；所述第七增强型PMOS管的漏极连接第三耗尽型NMOS管的漏极和第三增强型NMOS管的栅极，所述第三耗尽型NMOS管的栅极和源极接地；所述第三增强型NMOS管的漏极作为限流电路的输出端，源极接地；所述第六增强型PMOS管的源极连接功率PMOS管的漏极，漏极和栅极短接后连接第四耗尽型NMOS管的漏极，所述第四耗尽型NMOS管的栅极和源极接地。
7.根据权利要求1所述的一种动态功耗快速瞬态响应的LDO电路，其特征在于，所述钳位电路包括：第八增强型PMOS管，第九增强型PMOS管，第五耗尽型NMOS管，第六耗尽型NMOS管和第四增强型NMOS管；
所述第八增强型PMOS管的源极作为钳位电路的第一输入端，栅极跟漏极短接后连接第五耗尽型NMOS管的漏极和第九增强型PMOS管的栅极，所述第五耗尽型NMOS管的栅极和源极接地；所述第九增强型PMOS管的源极作为钳位电路的第二输入端，漏极连接第六耗尽型NMOS管的漏极及第四增强型NMOS管的栅极，所述第六耗尽型NMOS管的栅极与源极接地；所述第四增强型NMOS管的源极接地，漏极作为钳位电路的输出端。
CN202110226748.3A 2021-03-01 2021-03-01 一种动态功耗快速瞬态响应的ldo电路 Active CN113064462B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110226748.3A CN113064462B (zh) 2021-03-01 2021-03-01 一种动态功耗快速瞬态响应的ldo电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110226748.3A CN113064462B (zh) 2021-03-01 2021-03-01 一种动态功耗快速瞬态响应的ldo电路

Publications (2)

Publication Number Publication Date
CN113064462A CN113064462A (zh) 2021-07-02
CN113064462B true CN113064462B (zh) 2022-04-12

Family

ID=76559467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110226748.3A Active CN113064462B (zh) 2021-03-01 2021-03-01 一种动态功耗快速瞬态响应的ldo电路

Country Status (1)

Country Link
CN (1) CN113064462B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114115425B (zh) * 2022-01-26 2022-04-29 江苏长晶科技股份有限公司 一种基准和运放合二为一的线性稳压器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690147B2 (en) * 2002-05-23 2004-02-10 Texas Instruments Incorporated LDO voltage regulator having efficient current frequency compensation
CN204465461U (zh) * 2014-11-20 2015-07-08 北京芯麒电子技术有限公司 一种用于改善功率放大器开关谱的功率控制电路
CN108803761B (zh) * 2018-06-25 2020-02-18 电子科技大学 一种含有高阶温度补偿的ldo电路
CN109032241B (zh) * 2018-08-24 2020-03-31 电子科技大学 一种带电流限功能的低压差线性稳压器

Also Published As

Publication number Publication date
CN113064462A (zh) 2021-07-02

Similar Documents

Publication Publication Date Title
CN111414035B (zh) 一种具有宽输入电压范围的低压差线性稳压器
US9030186B2 (en) Bandgap reference circuit and regulator circuit with common amplifier
US10248145B2 (en) Voltage regulator with drive voltage dependent on reference voltage
CN210691138U (zh) 线性稳压器电路
US20150015222A1 (en) Low dropout voltage regulator
WO2020156588A1 (zh) 电压基准源电路及低功耗电源系统
CN112860002B (zh) 一种瞬时响应线性稳压器
CN111190453A (zh) 高电源抑制比基准电路
CN111176358A (zh) 一种低功耗低压差线性稳压器
CN104049668B (zh) 低压差线性稳压器
CN113064462B (zh) 一种动态功耗快速瞬态响应的ldo电路
CN113406989A (zh) 低压差线性稳压器补偿电路及低压差线性稳压器
TWI514104B (zh) 用於穩壓器之電流源及其穩壓器
CN215117309U (zh) 低压差线性稳压器补偿电路及低压差线性稳压器
CN116185115A (zh) 一种ldo复合零点跟踪补偿电路
CN113741609B (zh) 一种输出电压可调及瞬态响应快速的ldo电路
CN113342109B (zh) 一种具有最大电流限制功能的低压差线性稳压器
CN113110693A (zh) 一种适用于高压驱动的低压差线性稳压器
CN113031694A (zh) 一种低功耗的低压差线性稳压器及其控制电路
Du et al. An ultra-low quiescent current CMOS low-dropout regulator with small output voltage variations
CN114578890B (zh) 一种具有分段线性补偿的基准电压源电路
CN212623800U (zh) 一种稳压器
CN114815949B (zh) 宽范围快速响应稳压器
CN116225135B (zh) 一种低压差线性稳压器
CN114326908B (zh) 内置自动温度补偿功能的ldo电路、工作方法及电源

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant