CN113741609B - 一种输出电压可调及瞬态响应快速的ldo电路 - Google Patents

Abstract

本发明公开了一种输出电压可调及瞬态响应快速的LDO电路，所述LDO电路包括：运算放大器、功率管电路、自偏置电流源电路、数控分压电阻阵列。本发明能够通过数控分压电阻阵列实现输出电压可调节，以及通过自偏置电流源电路提高瞬态响应速度和电路可靠性。

Description

一种输出电压可调及瞬态响应快速的LDO电路

技术领域

本发明属于集成电路技术领域，具体涉及一种输出电压可调及瞬态响应快速的LDO电路。

背景技术

随着集成电路技术的飞速发展，芯片所能集成的功能越来越多，从而诞生了系统级芯片。然而，集成电路的集成度越高，系统级芯片所消耗的功率也会越大。为了降低系统级芯片的功耗，达到能量的高效利用，人们给系统级芯片制定了工作时序与工作模式。

其中，工作时序可以使暂时不需要工作的不同电路模块停止消耗功率；工作模式可以使同一电路模块达到不同性能时所消耗的功率不同。示例如，同一电路模块可以划分为高性能、低性能和待机等工作模式，为了达到更高的电路性能，同一电路模块所消耗的功耗也较高。因此，同一电路模块在不同工作模式下所消耗的功耗不同，进一步地，同一电路模块所需要的电源电压也不同。

传统的LDO(low dropout regulator，低压差线性稳压器)电路只能输出一种稳定的电源电压，现有技术为了对同一电路模块输出不同的电源电压，通常采用的技术方案是配置多个传统的LDO电路分别工作。然而，配置多个传统的LDO电路会占据较大的芯片面积，增加芯片的制作成本。

另外，输出不同电源电压时，需要重新建立电路的稳态。现有技术通过多个传统LDO电路进行工作切换，以实现输出不同电源电压的技术方案，无法保证稳态响应的速度，甚至会发生稳态响应过慢的问题，严重影响其他电路模块的工作时序和性能。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种输出电压可调及瞬态响应快速的LDO电路。本发明要解决的技术问题通过以下技术方案实现：

一种输出电压可调及瞬态响应快速的LDO电路，所述LDO电路包括：运算放大器、功率管电路、自偏置电流源电路、数控分压电阻阵列；其中，所述运算放大器用于接收参考电压和所述数控分压电阻阵列输出的反馈电压，以输出与所述反馈电压匹配的第一输出电压；所述自偏置电流源电路用于接收第一输出电压、第二偏置电压和第三偏置电压，并根据所述第一输出电压、所述第二偏置电压和所述第三偏置电压输出目标电流；所述功率管电路用于接收第一输出电压和目标电流，并根据所述第一输出电压和所述目标电流输出第二输出电压；所述数控分压电阻阵列，包括若干接入电阻，用于接收第一预设数控电压和第二预设数控电压，并根据所述第一预设数控电压和所述第二预设数控电压调节所述接入电阻接入电路的数量，以根据所述第二输出电压输出反馈电压。

在本发明的一个实施例中，所述自偏置电流源电路包括：自偏置电压源电路、输出电压切换辅助电路和电压电流转换电路；所述自偏置电压源电路用于接收第二偏置电压，并根据所述第二偏置电压输出第四偏置电压；所述输出电压切换辅助电路用于接收第一输出电压、第二偏置电压、第三偏置电压和第四偏置电压，并根据所述第一输出电压、所述第二偏置电压和所述第三偏置电压对所述第四偏置电压进行优化处理，以输出目标偏置电压；所述电压电流转换电路用于根据所述目标偏置电压输出目标电流。

在本发明的一个实施例中，所述功率管电路还用于接收第一偏置电压，并根据所述第一偏置电压和所述第一输出电压输出第二偏置电压和第三偏置电压。

本发明的有益效果：

本发明能够通过预设数控电压，以调节数控分压电阻阵列中接入电阻接入电路的数量，从而灵活地输出多种电压，以及能够通过自偏置电流源电路提高电压切换的速率和瞬态响应速度。

以下将结合附图及实施例对本发明做进一步详细说明。

附图说明

图1是本发明实施例提供的一种输出电压可调及瞬态响应快速的LDO电路结构示意图；

图2是本发明实施例提供的另一种输出电压可调及瞬态响应快速的LDO电路结构示意图；

图3是本发明实施例提供的一种输出电压可调及瞬态响应快速的LDO电路原理示意图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

实施例一

请参见图1，图1是本发明实施例提供的一种输出电压可调及瞬态响应快速的LDO电路结构示意图，所述LDO电路包括：运算放大器、功率管电路、自偏置电流源电路、数控分压电阻阵列；其中，

所述运算放大器用于接收参考电压和所述数控分压电阻阵列输出的反馈电压，以输出与所述反馈电压匹配的第一输出电压。

运算放大器的“+”连接参考电压V_ref，“-”连接数控分压电阻阵列输出的反馈电压V_fb。所述参考电压通常为固定数值，所述第一输出电压根据反馈电压的变化而变化，与所述反馈电压为一一对应的匹配关系。

运算放大器能够作为误差放大器，令参考电压V_ref与反馈电压V_fb的数值保持相等，进而控制第二输出电压V_out保持稳定。本发明对所述运算放大器的结构不做具体限制，由本领域技术人员根据业务需要进行确定，所述结构如传统的两级结构，或者，高级运算放大器结构。通常运算放大器具有开环增益高、瞬态响应快、共模抑制比高等特点。

所述自偏置电流源电路用于接收第一输出电压Vout1、第二偏置电压Vb1和第三偏置电压Vb2，并根据所述第一输出电压、所述第二偏置电压和所述第三偏置电压输出目标电流Iout。

自偏置电流源电路接收功率管电路提供的第二偏置电压、第三偏置电压以及运算放大器输出的第一输出电压V_out1向功率管电路输出目标电流。第二偏置电压，又称自偏置电压V_b1；第三偏置电压，又称自偏置电压V_b2。自偏置电流源电路通过改变功率管电路的目标电流，使得第二输出电压V_out快速升高或下降并趋于稳定，实现灵活的电压切换。自偏置电流源电路能够提高电路的瞬态响应速度，还能够增强电路的可靠性。

所述功率管电路用于接收第一输出电压和目标电流，并根据所述第一输出电压和所述目标电流输出第二输出电压。

本发明所述功率管电路能够输出稳定的第二输出电压V_out并提供大负载电流，其具有效率高、瞬态响应快、负载调整率大和线性调整率大等特点。

所述数控分压电阻阵列，包括若干接入电阻，用于接收第一预设数控电压和第二预设数控电压，并根据所述第一预设数控电压和所述第二预设数控电压调节所述接入电阻接入电路的数量，以根据所述第二输出电压输出反馈电压。

数控分压电阻阵列能够根据第一预设数控电压V_Ctrl1和第二预设数控电压V_Ctrl2调节接入电阻接入电路的数量，从而调节分压电阻阻值，进而调节第二输出电压的大小。所述数控分压电阻阵列中包括前馈电容，前馈电容的引入，可增大环路带宽，进一步提高电路的瞬态响应速度。

可选的，所述第一预设数控电压和所述第二预设数控电压与最终输出的第二输出电压为一一对应关系。

示例如，当前LDO电路输出的第二输出电压为5V，当需要将第二输出电压调整至20V时，所述20V即为最终输出的第二输出电压。本发明能够向数控分压电阻阵列输入20V对应的预设数控电压的数值，该预设数控电压能够调节接入电阻接入电路的数量，输出反馈电压，运算放大器能够根据参考电压和反馈电压输出第一输出电压，功率管电路能够基于第一输出电压，输出第二输出电压。进一步地，数控分压电阻阵列能够接收第二输出电压，根据预设数控电压和第二输出电压的数值，继续输出反馈电压，运算放大器根据参考电压和新输出的反馈电压再次输出第一输出电压，功率管电路基于新输出的第一输出电压，再次输出第二输出电压，直到第二输出电压达到20V时，整个电路进入稳定状态，完成了电压切换。

本发明在可调节输出电压的基础上，通过设置自偏置电流源电路，还能够提高调节效率，即，提高瞬态响应速度。具体的，自偏置电流源电路能够根据第一输出电压、第二偏置电压和第三偏置电压向功率管电路输出目标电流，功率管电路能够基于目标电流，提高电压切换速度。

示例如：当前LDO电路输出的第二输出电压为5V，当需要将第二输出电压调整至20V时，经由运算放大器、功率管电路和数控分压电阻阵列组成的电路，第一次输出得到的第二输出电压为10V，第二次输出得到第二输出电压15V，第三次输出得到最终的第二输出电压20V，电路进入稳定状态，实现电压切换。进一步地，经由运算放大器、功率管电路、数控分压电阻阵列和自偏置电流源电路组成的电路，第一次输出得到的第二输出电压为12V，第二次输出得到最终的第二输出电压20V，完成电压切换，实现瞬态响应快速。

本发明能够通过预设数控电压，以调节数控分压电阻阵列中接入电阻接入电路的数量，从而灵活地输出多种电压，以及能够通过自偏置电流源电路提高电压切换的效率，提高瞬态响应速度。

参见图2，图2是本发明实施例提供的另一种输出电压可调及瞬态响应快速的LDO电路结构示意图。

可选的，所述自偏置电流源电路包括：自偏置电压源电路、输出电压切换辅助电路和电压电流转换电路。

所述自偏置电压源电路用于接收第二偏置电压，并根据所述第二偏置电压输出第四偏置电压。

所述输出电压切换辅助电路用于接收第一输出电压、第二偏置电压、第三偏置电压和第四偏置电压，并根据所述第一输出电压、所述第二偏置电压和所述第三偏置电压对所述第四偏置电压进行优化处理，以输出目标偏置电压。

所述电压电流转换电路用于根据所述目标偏置电压输出目标电流。

本发明能够基于自偏置电压源电路输出的第四偏置电压，以输出目标电流，提高电压切换的效率，提高瞬态响应速度。在此基础上，本发明还设置了输出电压切换辅助电路，输出电压切换辅助电路能够在输出了第四偏置电压的基础上，对所述第四偏置电压进行优化处理，从而得到优化处理后的目标电流，优化处理后目标电流能够更加高效、精准地提高电压切换的效率，提高瞬态响应速度。

可选的，所述功率管电路还用于接收第一偏置电压，并根据所述第一偏置电压和所述第一输出电压输出第二偏置电压和第三偏置电压。

参见图3，图3是本发明实施例提供的一种输出电压可调及瞬态响应快速的LDO电路原理示意图。

可选的，所述功率管电路包括：PMOS(positive channel Metal OxideSemiconductor，P沟道金属氧化物半导体)管Mp1和PMOS管Mp2，NMOS(N Metal OxideSemiconductor，N型金属氧化物半导体)管Mn1和NMOS管Mn2，电阻R1和电阻R2，电容C1、电容C2和电容C3。

其中，所述Mp1、Mp2为功率管，C1为负载电容，C2、C3为前馈电容。

所述电容C1的第二端、电阻R1和电阻R2的第二端连接地电位。

NMOS管Mn1的源极连接电阻R1的第一端。

NMOS管Mn2的源极连接电阻R2的第一端。

NMOS管Mn1的栅极和NMOS管Mn2的栅极用于接收第一偏置电压。

第一偏置电压表示为V_b。由于第一偏置电压V_b(650mV左右)较小，使得NMOS管Mn1、NMOS管Mn2处于亚阈值区，只产生1uA量级的低功耗静态电流，因而功率管的效率较高。

NMOS管Mn2的漏极连接PMOS管Mp2的漏极以及连接电容C3的第二端，用于输出第二偏置电压。

NMOS管Mn1的漏极连接PMOS管Mp1的漏极以及连接电容C2的第二端，用于输出第三偏置电压。

PMOS管Mp1的栅极连接PMOS管Mp2的栅极，用于接收第一输出电压。

PMOS管Mp1的栅极和PMOS管Mp2的栅极

PMOS管Mp1的源极连接PMOS管Mp1的衬底、PMOS管Mp2的源极、PMOS管Mp2的衬底，以及连接电容C1、电容C2、电容C3的第一端，用于接收目标电流，以及输出第二输出电压。

PMOS管Mp1的源极和PMOS管Mp2的源极还连接第二输出电压，为源极跟随器结构，具有较小的输出阻抗，可扩大电路带宽，提高瞬态响应速度。

电容C1、电容C2、电容C3可用作负载电容，既可以提供较大的瞬态负载电流，又可以使得第二输出电压更稳定。同时，电容C2、电容C3也可以作为前馈电容，使得功率管电路输出的第二偏置电压V_b1、第三偏置电压V_b2快速响应第二输出电压V_out的变化，从而改变功率管电路的偏置电流，进而提高功率管电路的瞬态响应速度。

可选的，所述自偏置电流源电路包括：PMOS管Mp3、PMOS管Mp4、PMOS管Mp5、PMOS管Mp6、PMOS管Mp7和PMOS管Mp8，NMOS管Mn3、NMOS管Mn4、NMOS管Mn5、NMOS管Mn6、NMOS管Mn7、NMOS管Mn8、NMOS管Mn9和NMOS管Mn10，电阻R3、电阻R4、电阻R5和电阻R6，电容C4。

PMOS管Mp3的源极连接PMOS管Mp3的衬底，以及连接电源电压(VDD，DrainVoltage)。

PMOS管Mp3的漏极连接电阻R3的第一端。

电阻R3的第二端用于输出目标电流；

PMOS管Mp3的栅极，用于接收目标偏置电压。

PMOS管Mp4的源极连接PMOS管Mp4的衬底，以及连接电源电压。

PMOS管Mp4的栅极连接PMOS管Mp4的漏极，用于输出第四偏置电压。

PMOS管Mp4的漏极连接电阻R4的第一端。

电容C4的第二端、NMOS管Mn3的源极、NMOS管Mn4的源极连接地电位。

NMOS管Mn3的栅极连接NMOS管Mn4的漏极，以及连接电阻R6的第二端。

Mn4的栅极连接第二偏置电压，用来产生自偏置电流I_sb。电阻R5、R6用来产生压降电压V_drop。电容C4用作低通滤波器的电容，滤除V_drop中的高频噪声。

NMOS管Mn3的漏极连接NMOS管Mn5的源极。

NMOS管Mn4的栅极用于接收第二偏置电压。

NMOS管Mn5的栅极连接功率管电路；

可选的，所述NMOS管Mn5的栅极还可用于接收第二输出电压。

NMOS管Mn5的漏极连接电阻R4的第二端。

电容C4的第一端连接电阻R6的第一端，以及连接电阻R5的第二端；

电阻R5的第一端连接功率管电路。

可选的，所述电阻R5的第一端还可用于接收第二输出电压。

PMOS管Mp5、PMOS管Mp6、PMOS管Mp7和PMOS管Mp8的源极及其衬底均连接电源电压。

NMOS管Mn7、NMOS管Mn8、NMOS管Mn10的源极连接地电位。

NMOS管Mn6的栅极用于接收第一输出电压。

NMOS管Mn6的源极用于接收第三偏置电压。

NMOS管Mn6的漏极连接PMOS管Mp5的漏极、PMOS管Mp5的栅极及PMOS管Mp6的栅极。

PMOS管Mp6的漏极连接NMOS管Mn7的漏极，NMOS管Mn7的栅极及NMOS管Mn8的栅极。

NMOS管Mn8的漏极连接PMOS管Mp7的漏极，用于对所述第四偏置电压进行优化处理，以输出目标偏置电压。

PMOS管Mp7的栅极连接PMOS管Mp8的栅极、PMOS管Mp8的漏极及NMOS管Mn9的漏极。

NMOS管Mn9的栅极连接功率管电路。

可选的，所述NMOS管Mn9的栅极还可用于接收第二输出电压。

本发明自偏置电流源电路通过NMOS管Mn5的栅极和NMOS管Mn9的栅极连接V_out，能够接收第二输出电压，以根据第二输出电压的数值，判断功率管电路的工作状态。当功率管电路的负载电流过大时，会使得第二输出电压V_out过低。当输出电压V_out低于Mn5、Mn9的导通阈值电压时，NMOS开关管Mn5、Mn9关断，使得自偏置电流源电路中的参考电流I_ref近似减小为零，输出目标电压近似降低为地电压GND，从而大幅提升输出目标电流，缓解负载电流过大的情况。

NMOS管Mn9的源极连接NMOS管Mn10的漏极。

NMOS管Mn10的栅极用于接收第二偏置电压。

本发明在自偏置电流源电路中，偏置电压V_b1越小(大)则自偏置电流I_sb越小(大)，压降电压V_drop越大(小)，偏置电压V_b3越小(大)，输出电流I_out越大(小)。Mn5、Mn9用于防止发生功率管电路的输出短路或者负载电流过大，使得第二输出电压V_out过低，电路无法工作的情况。当输出电压V_out低于Mn5、Mn9的导通阈值电压时，NMOS开关管Mn5、Mn9关断，功率管电路与自偏置电流源电路停止工作。同时，自偏置电流源电路还可以限制LDO输出的最大负载电流，提高电路的可靠性。V_drop的表达式为

V_drop＝V_out-I_sb·(R5+R6) (1)

在极限情况下，V_b1的电压可低至小于Mn4的开启阈值电压，即偏置电流I_sb存在最小值0，从而V_drop的最大值为V_out。由于V_drop存在最大值V_out，因此限制了LDO输出的最大负载电流，从而提高了电路的可靠性。

Mn10的栅极接收自偏置电压V_b1，用于产生参考电流。Mn9用于防止发生功率管电路的输出短路或者负载电流过大，使得第二输出电压V_out过低，电路无法工作的情况。Mp7、Mp8用于产生饱和镜像参考电流I_ref。V_b2是功率管电路产生的自偏置电压，其和运算放大器输出的电压V_out1使得Mn6产生偏置比较电流。Mp5、Mp6、Mn7、Mn8用于产生饱和镜像比较电流I_com，且V_out1-V_b2越大则产生的饱和镜像比较电流I_com就越大。Mp7、Mn8作为电流比较器，用于输出偏置电压V_b3。当I_ref大于(小于)I_com时，Mp7(Mn8)进入线性区，使得偏置电压V_b3增大(减小)，进而输出电流I_out减小(减小)。

一方面，自偏置电流源电路可以提高切换输出电压时的瞬态响应速度。当数控分压电阻阵列的反馈电阻增大(减小)时，反馈电压V_fb减小(增大)，使得运算放大器的输出电压V_out1增大(减小)，此时饱和镜像比较电流I_com就会增大(减小)。当I_com大于(小于)I_ref时，Mn8(Mp7)被迫进入线性区，输出的基准电压V_b3减小(增大)，使得Mp3产生的偏置电流增大(减小)，减小(增大)电容C1、C2和C3的充电时间，输出电压V_out快速上升(下降)并趋于稳定。因此，自偏置电流源电路提高了切换输出电压时的瞬态响应速度。

另一方面，自偏置电流源电路还可以提高负载变化大时的瞬态响应速度。当由小(大)负载电流突然变化到大(小)负载电流时，负载电容C1、C2、C3的充电电流不足(过大)，导致输出电压V_out降低(升高)，使得运算放大器的输出电压V_out1变大(减小)，进而镜像比较电流I_com增大(减小)，Mn8(Mp7)处于线性区，输出偏置电压V_b3减小(增大)，Mp3产生的偏置电流增大(减小)，负载电容C1、C2、C3的充电电流增大(减小)，最终输出电压V_out得以迅速上升(下降)，并趋于稳定。

可选的，所述数控分压电阻阵列包括：电容C5，电阻R7、电阻R8、电阻R9、电阻R10和电阻R11，NMOS管Mn11、NMOS管Mn12、NMOS管Mn13和NMOS管Mn14。

电阻R11的第二端、NMOS管Mn11的源极、NMOS管Mn13的源极、NMOS管Mn14的源极连接地电位。

电容C5的第一端连接电阻R7的第一端，用于接收第二输出电压。

电容C5的第二端连接电阻R7的第二端，以及连接电阻R8的第一端，用于输出反馈电压。

电阻R8的第二端连接电阻R9的第一端，以及连接NMOS管Mn12的漏极。

电阻R9的第二端连接电阻R10的第一端，以及连接NMOS管Mn11的漏极。

电阻R10的第二端连接电阻R11的第一端，以及连接NMOS管Mn13的漏极。

NMOS管Mn11的栅极连接NMOS管Mn12的栅极，用于接收第一预设数控电压。

NMOS管Mn12的源极连接NMOS管Mn14的漏极。

NMOS管Mn13的栅极连接NMOS管Mn14的栅极，用于接收第二预设数控电压。

在数控分压电阻阵列中，C5为前馈电容。

第一预设数控电压V_ctrl1接在Mn11和Mn12的栅极，第二预设数控电源V_ctrl2接在Mn13和Mn14的栅极，用于控制电阻R9、R10、R11是否接入反馈回路中，进而控制第二输出电压V_out的大小。所述第一预设数控电压V_ctrl1和所述第二预设数控电压V_ctrl2与最终输出的第二输出电压V_out的一一对应关系如式(2)所示：

电容C5用作一个前馈电容，可在反馈回路中引入一个零点ω_z和一个极点ω_p。令电阻R8、R9、R10、R11引入反馈回路的电阻之和为R_fb，则：

由式(3)(4)可知，零点频率比极点频率更小，因此前馈电容C5可增大环路带宽，进一步提高了电路的瞬态响应速度。

本发明电路中，所有NMOS管的衬底均默认为连接地电压GND(Ground)，故电路图中未标注NMOS管的衬底电压。

综上，本发明能够通过灵活地输出预设数控电压，以调节数控分压电阻阵列中接入电阻接入电路的数量，从而输出多种电压，以及能够通过自偏置电流源电路提高电压切换的效率，提高瞬态响应速度。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。

尽管在此结合各实施例对本申请进行了描述，然而，在实施所要求保护的本申请过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (2)

1.一种输出电压可调及瞬态响应快速的LDO电路，其特征在于，所述LDO电路包括：运算放大器、功率管电路、自偏置电流源电路、数控分压电阻阵列；其中，

所述运算放大器用于接收参考电压和所述数控分压电阻阵列输出的反馈电压，以输出与所述反馈电压匹配的第一输出电压；

所述自偏置电流源电路用于接收第一输出电压、第二偏置电压和第三偏置电压，并根据所述第一输出电压、所述第二偏置电压和所述第三偏置电压输出目标电流；

所述功率管电路用于接收第一输出电压和目标电流，并根据所述第一输出电压和所述目标电流输出第二输出电压；

所述数控分压电阻阵列，包括若干接入电阻，用于接收第一预设数控电压和第二预设数控电压，并根据所述第一预设数控电压和所述第二预设数控电压调节所述接入电阻接入电路的数量，以根据所述第二输出电压输出反馈电压；

所述自偏置电流源电路包括：自偏置电压源电路、输出电压切换辅助电路和电压电流转换电路；其中，

所述自偏置电压源电路用于接收第二偏置电压，并根据所述第二偏置电压输出第四偏置电压；所述输出电压切换辅助电路用于接收第一输出电压、第二偏置电压、第三偏置电压和第四偏置电压，并根据所述第一输出电压、所述第二偏置电压和所述第三偏置电压对所述第四偏置电压进行优化处理，以输出目标偏置电压；所述电压电流转换电路用于根据所述目标偏置电压输出目标电流；

所述功率管电路包括：PMOS管Mp1和PMOS管Mp2，NMOS管Mn1和NMOS管Mn2，电阻R1和电阻R2，电容C1、电容C2和电容C3；其中，

所述电容C1的第二端、电阻R1和电阻R2的第二端连接地电位；NMOS管Mn1的源极连接电阻R1的第一端；NMOS管Mn2的源极连接电阻R2的第一端；NMOS管Mn1的栅极和NMOS管Mn2的栅极用于接收第一偏置电压；NMOS管Mn2的漏极连接PMOS管Mp2的漏极以及连接电容C3的第二端，用于输出第二偏置电压；NMOS管Mn1的漏极连接PMOS管Mp1的漏极以及连接电容C2的第二端，用于输出第三偏置电压；PMOS管Mp1的栅极连接PMOS管Mp2的栅极，用于接收第一输出电压；PMOS管Mp1的源极连接PMOS管Mp1的衬底、PMOS管Mp2的源极、PMOS管Mp2的衬底，以及连接电容C1、电容C2、电容C3的第一端，用于接收目标电流，以及输出第二输出电压；

所述自偏置电流源电路包括：PMOS管Mp3、PMOS管Mp4、PMOS管Mp5、PMOS管Mp6、PMOS管Mp7和PMOS管Mp8，NMOS管Mn3、NMOS管Mn4、NMOS管Mn5、NMOS管Mn6、NMOS管Mn7、NMOS管Mn8、NMOS管Mn9和NMOS管Mn10，电阻R3、电阻R4、电阻R5和电阻R6，电容C4；其中，

PMOS管Mp3的源极连接PMOS管Mp3的衬底，以及连接电源电压；PMOS管Mp3的漏极连接电阻R3的第一端；电阻R3的第二端用于输出目标电流；PMOS管Mp3的栅极，用于接收目标偏置电压；PMOS管Mp4的源极连接PMOS管Mp4的衬底，以及连接电源电压；PMOS管Mp4的栅极连接PMOS管Mp4的漏极，用于输出第四偏置电压；PMOS管Mp4的漏极连接电阻R4的第一端；电容C4的第二端、NMOS管Mn3的源极、NMOS管Mn4的源极连接地电位；NMOS管Mn3的栅极连接NMOS管Mn4的漏极，以及连接电阻R6的第二端；NMOS管Mn3的漏极连接NMOS管Mn5的源极；NMOS管Mn4的栅极用于接收第二偏置电压；NMOS管Mn5的栅极连接功率管电路；NMOS管Mn5的漏极连接电阻R4的第二端；电容C4的第一端连接电阻R6的第一端，以及连接电阻R5的第二端；电阻R5的第一端连接功率管电路；PMOS管Mp5、PMOS管Mp6、PMOS管Mp7和PMOS管Mp8的源极及其衬底均连接电源电压；NMOS管Mn7、NMOS管Mn8、NMOS管Mn10的源极连接地电位；NMOS管Mn6的栅极用于接收第一输出电压；NMOS管Mn6的源极用于接收第三偏置电压；NMOS管Mn6的漏极连接PMOS管Mp5的漏极、PMOS管Mp5的栅极及PMOS管Mp6的栅极；PMOS管Mp6的漏极连接NMOS管Mn7的漏极，NMOS管Mn7的栅极及NMOS管Mn8的栅极；NMOS管Mn8的漏极连接PMOS管Mp7的漏极，用于对所述第四偏置电压进行优化处理，以输出目标偏置电压；PMOS管Mp7的栅极连接PMOS管Mp8的栅极、PMOS管Mp8的漏极及NMOS管Mn9的漏极；NMOS管Mn9的栅极连接功率管电路；NMOS管Mn9的源极连接NMOS管Mn10的漏极；NMOS管Mn10的栅极用于接收第二偏置电压；

所述数控分压电阻阵列包括：电容C5，电阻R7、电阻R8、电阻R9、电阻R10和电阻R11，NMOS管Mn11、NMOS管Mn12、NMOS管Mn13和NMOS管Mn14；其中，

电阻R11的第二端、NMOS管Mn11的源极、NMOS管Mn13的源极、NMOS管Mn14的源极连接地电位；电容C5的第一端连接电阻R7的第一端，用于接收第二输出电压；电容C5的第二端连接电阻R7的第二端，以及连接电阻R8的第一端，用于输出反馈电压；电阻R8的第二端连接电阻R9的第一端，以及连接NMOS管Mn12的漏极；电阻R9的第二端连接电阻R10的第一端，以及连接NMOS管Mn11的漏极；电阻R10的第二端连接电阻R11的第一端，以及连接NMOS管Mn13的漏极；NMOS管Mn11的栅极连接NMOS管Mn12的栅极，用于接收第一预设数控电压；NMOS管Mn12的源极连接NMOS管Mn14的漏极；NMOS管Mn13的栅极连接NMOS管Mn14的栅极，用于接收第二预设数控电压。

2.根据权利要求1所述的电路，其特征在于，所述功率管电路还用于接收第一偏置电压，并根据所述第一偏置电压和所述第一输出电压输出第二偏置电压和第三偏置电压。

Images