CN106292824A - 低压差稳压器电路 - Google Patents

Abstract

本发明提供了一种低压差稳压器电路，包括：误差放大器电路、缓冲电路、功率放大电路和反馈电路，其中，所述误差放大器电路的第一输入端接入基准电压，输出端连接所述缓冲电路的输入端；所述功率放大电路的输入端连接所述缓冲电路的输出端，输出端作为所述低压差稳压器电路的输出端；所述反馈电路的输入端连接所述功率放大电路的输出端，输出端连接所述误差放大器电路的第二输入端；所述误差放大器电路和所述缓冲电路还适于接入休眠控制信号，所述休眠控制信号可以改变所述误差放大器电路和所述缓冲电路的偏置电流，使得所述低压差稳压器电路工作在正常模式下或者低功耗模式下。本发明的低压差稳压器电路具有休眠模式，适用于低电压输入，性能佳。

Description

低压差稳压器电路

技术领域

本发明涉及电路领域，尤其涉及一种低压差稳压器电路。

背景技术

在电子设备中，电源电压通常都可能在较大的范围内变化，例如便携式设备中的锂离子电池充足电时能够提供4.2伏特的电压，放电完后仅能提供2.3伏特的电压，变化范围很大。而电子设备的工作电路通常需要稳定的电源电压，因此目前通常在电源的输出端加入低压差稳压器(LDO：Low DropoutRegulator)电路，由于低压差稳压器具有设定的稳压电压，其首先将实际电源电压转换为所述设定的稳压电压，再将转换后的稳压电压提供给工作电路，这样就保证了电子设备的电源电压变化时，通过低压差稳压器提供给工作电路的电压始终稳定。

根据便携式设备的工作状态，其工作电路有可能处于低功耗模式，此时，低压差稳压器电路本身存在较大的静态电流。因此，有必要使得低压差稳压器电路也进入低功耗模式，以减少其所消耗的静态电流。现有技术中，通常会在除正常模式使用的低压差稳压器电路外，再集成仅用于驱动小负载电流的另一套低功耗低压差稳压器电路。但是，由于存在正常模式和低功耗两套低压差稳压器电路，其存在以下缺点：除需要校准正常模式的低压差稳压器外，还需要对低功耗低压差稳压器进行单独校准，增加了自动检测系统(ATE)的校准成本；整个低压差稳压器电路在正常模式和低功耗模式之间进行切换时输出电压会发生跳变；额外的低功耗低压差稳压器增加了芯片面积。

因此，有必要提出一种新型的低压差稳压器电路。

发明内容

本发明解决的问题是，现有技术的低压差稳压器电路的性能不佳。

为解决上述问题，本发明提供了一种低压差稳压器电路，所述低压差稳压器电路包括：误差放大器电路、缓冲电路、功率放大电路和反馈电路，其中，所述误差放大器电路的第一输入端接入基准电压，输出端连接所述缓冲电路的输入端；所述功率放大电路的输入端连接所述缓冲电路的输出端，输出端作为所述低压差稳压器电路的输出端；所述反馈电路的输入端连接所述功率放大电路的输出端，输出端连接所述误差放大器电路的第二输入端；所述误差放大器电路和所述缓冲电路还适于接入休眠控制信号，所述休眠控制信号可以改变所述误差放大器电路和所述缓冲电路的偏置电流，使得所述低压差稳压器电路工作在正常模式下或者低功耗模式下。

可选地，所述误差放大器电路包括：第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第一NMOS晶体管和第二NMOS晶体管，其中，所述第一PMOS晶体管的源极接入第一电压，漏极连接第二PMOS晶体管和第三PMOS晶体管的源极；所述第二PMOS晶体管的栅极接入所述基准电压，作为所述误差放大器电路的第一输入端；所述第三PMOS晶体管的栅极连接所述反馈电路的输出端，作为所述误差放大器电路的第二输入端；所述第一NMOS晶体管漏极和栅极连接所述第二PMOS晶体管的漏极，源极连接第二电压；所述第二NMOS晶体管的漏极、栅极和源极分别连接所述第三PMOS晶体管的漏极、所述第二PMOS晶体管的漏极和所述第二电压，且所述第二NMOS晶体管的漏极作为所述误差放大器电路的输出端。

可选地，所述休眠控制信号连接所述第一PMOS晶体管的栅极，通过改变所述第一PMOS晶体管的偏置电压来使得所述误差放大器电路在低功耗模式下的偏置电流小于正常模式下的偏置电流。

可选地，所述缓冲电路包括：第一开关、第一电阻、第二电阻、第四PMOS晶体管、第二开关、第三NMOS晶体管和第四NMOS晶体管，其中，所述第四PMOS晶体管的源极接入第一电压，栅极和漏极互连且作为所述缓冲电路的输出端；所述第一开关的第一端连接所述第一电压，第二端连接所述第一电阻的第一端；所述第一电阻的第二端连接所述第四PMOS晶体管的漏极，所述第二电阻的第一端和第二端分别连接所述第一电压和所述第四PMOS晶体管的漏极；所述第二开关的第一端作为所述缓冲电路的输入端且连接所述误差放大器电路的输出端，第二端连接所述第三NMOS晶体管的栅极；所述第三NMOS晶体管的漏极连接所述第四PMOS晶体管的漏极，源极连接第二电压；所述第四NMOS晶体管的漏极、栅极和源极分别连接所述第四PMOS晶体管的漏极、所述第二开关的第一端和所述第二电压。

可选地，所述休眠控制信号适于控制所述第一开关和所述第二开关，使得当所述低压差稳压器电路工作在正常模式下时，所述第一开关和所述第二开关闭合，当所述低压差稳压器电路工作在低功耗模式下时，所述第一开关和所述第二开关断开。

可选地，所述第二电阻的阻值大于所述第一电阻的阻值。

可选地，所述功率放大电路包括第五PMOS晶体管，所述第五PMOS晶体管的栅极作为所述功率放大器的输入端连接所述缓冲电路的输出端，源极连接第一电压，漏极作为所述低压差稳压器电路的输出端。

可选地，所述反馈电路包括第三电阻和第四电阻，其中，所述第三电阻的第一端作为所述反馈电路的输入端连接所述功率放大电路的输出端；所述第四电阻的第一端与所述第三电阻的第二端连接作为所述反馈电路的输出端，且与所述误差放大器电路的第二输入端连接，所述第四电阻的第二端连接第二电压。

可选地，所述误差放大器电路还包括环路补偿电路，所述环路补偿电路包括采样电路、镜像电路和第一电容，其中，所述采样电路包括第六PMOS晶体管，所述第六PMOS晶体管的源极连接第一电压，栅极作为所述环路补偿电路的输入端连接所述缓冲电路的输出端；所述镜像电路包括第五NMOS晶体管和第六NMOS晶体管，其中，所述第五NMOS晶体管的栅极与第六NMOS晶体管的栅极互连且连接至所述第六PMOS晶体管的漏极，源极连接第二电压；所述第六NMOS晶体管的漏极连接所述第六PMOS晶体管的漏极，源极连接所述第二电压；所述第一电容的第一端连接至所述第五NMOS晶体管的漏极，第二端作为所述环路补偿电路的输出端连接至所述误差放大器电路的输出端。

可选地，所述第一电压为电源电压，所述第二电压为负电源电压或接地。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的低压差稳压器电路包括误差放大器电路、缓冲电路、功率放大电路和反馈电路。本发明中所述误差放大器电路和所述缓冲电路可以接入休眠控制信号，所述休眠控制信号可以改变所述误差放大器电路和所述缓冲电路的偏置电流，使得所述低压差稳压器电路工作在正常模式下或者低功耗模式下，实现休眠功能。

进一步地，本发明实施例中，所述缓冲电路作为低压差稳压器电路的第二级放大，可以提高所述低压差稳压器的响应速度。所述缓冲电路采用NMOS晶体管作为放大管，由于NMOS晶体管所需的电源电压小于PMOS晶体管的所需的电源电压，因此，使得本发明实施例的低压差稳压器电路适于满足更低的V_DD输入电压的应用场景。

进一步地，当休眠控制信号控制所述缓冲电路处于低功耗模式下时，所述第二开关断开，即所述第三NMOS晶体管从所述缓冲电路的输入断开，减少了所述缓冲电路输入驱动管的面积，降低了缓冲电路的增益和带宽，增加了所述低压差稳压器环路整体的稳定性。模式切换时，所述低压差稳压器电路输出的跳变小，精度高。

进一步地，本发明实施例的低压差稳压器电路还具有由采样电路，镜像电路和第一电容构成的环路补偿电路，具有零极点跟随功能。

附图说明

图1是本发明一实施例的低压差稳压器电路的结构框图。

图2是本发明一实施例的低压差稳压器电路的电路结构示意图；

图3是本发明一实施例的误差比较器电路的电路结构示意图；

图4是本发明一实施例的缓冲电路的电路结构示意图。

具体实施方式

由背景技术可知，现有技术的低压差稳压器电路性能不佳。

本发明实施例提供了一种具有休眠模式的低压差稳压器电路，包括误差放大器电路、缓冲电路、功率放大电路和反馈电路。所述误差放大器电路通过比较基准电压和所述反馈电路对输出电压的分压，再通过所述功率放大电路输出稳定的输出电压，所述缓冲电路位于所述误差放大器电路和所述功率放大电路之间，可以提高整个低压差稳压器电路的响应速度。本发明中，所述误差放大器电路和所述缓冲电路还适于接入休眠控制信号，所述休眠控制信号可以改变所述误差放大器电路和所述缓冲电路的偏置电流，使得所述低压差稳压器电路工作在正常模式下或者低功耗模式下。

因此，本发明的低压差稳压器电路中，通过休眠控制信号控制所述误差放大器电路和所述缓冲电路的偏置电流，可以减小所述低压差稳压器电路的静态电流，使得所述低压差稳压器电路处于低功耗(休眠)模式。此外，由于所述低压差稳压器电路的低功耗模式和正常模式大部分利用同一套硬件，节省了芯片面积和自动测试成本。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

需要说明的是，提供这些附图的目的是有助于理解本发明的实施例，而不应解释为对本发明的不当的限制。为了更清楚起见，图中所示尺寸并未按比例绘制，可能会做放大、缩小或其他改变。

参考图1，图1示出了本发明一实施例的低压差稳压器电路的结构示意图。所述低压差稳压器电路包括：误差放大器电路110、缓冲电路120、功率放大电路130和反馈电路140，其中，所述误差放大器电路110的第一输入端接入基准电压V_REF，输出端连接所述缓冲电路120的输入端；所述功率放大电路130的输入端连接所述缓冲电路120的输出端，输出端作为所述低压差稳压器电路的输出端V_OUT；所述反馈电路140的输入端连接所述功率放大电路130的输出端，输出端输出反馈电压V_FB并连接至所述误差放大器电路110的第二输入端；所述误差放大器电路110和所述缓冲电路120还适于接入休眠控制信号，所述休眠控制信号可以改变所述误差放大器电路110和所述缓冲电路120的偏置电流，使得所述低压差稳压器电路工作在正常模式下或者低功耗模式下。

在一实施例中，上述低压差稳压器电路可以用于移动通信终端中。具体地，移动通信终端的电源电压经过BUCK降压式变换电路降压后，BUCK输出较低的电压到所述低压差稳压器电路，所述低压差稳压器电路再经过稳压整流后提供给数字基带(DBB：Digital Baseband)。在一具体实施例中，所述移动通信终端的电源电压可以为4V，经过所述BUCK电路降压后，输出1.5V电压到所述低压差稳压器电路，经所述低压差稳压器电路稳压整流后输出1V的稳定电压到DBB。在其他实施例中，以上各电压会有不同，本发明对此不作限定。

但需要说明的，本发明实施例的低压差稳压器电路可以在低电源电压输入(例如，1.5V)的要求下工作。因此，特别适于电源电压经过BULK降压后，再经过所述低压差稳压器为DBB供电。

参考图2，图2示出了本发明一具体实施例的低压差稳压器电路的结构示意图。所述低压差稳压器电路除包括上述的误差放大器电路110、缓冲电路120、功率放大电路130和反馈电路140外，还包括环路补偿电路(未标示)，所述环路补偿电路包括采样电路、镜像电路和第一电容。以下对上述各电路模块做详细说明。

参考图3，图3示出了本发明一实施例中的误差放大器电路110的具体结构示意图。如图3所示，所述误差放大器电路110包括第一PMOS晶体管Mp1、第二PMOS晶体管Mp2、第三PMOS晶体管Mp3、第一NMOS晶体管Mn1和第二NMOS晶体管Mn2。

所述第一PMOS晶体管Mp1的源极接入第一电压V_DD，漏极连接第二PMOS晶体管Mp2的源极和第三PMOS晶体管Mp3的源极；所述第二PMOS晶体管Mp2的栅极接入所述基准电压V_REF，作为所述误差放大器电路110的第一输入端；所述第三PMOS晶体管Mp3的栅极连接所述反馈电路140的输出端，作为所述误差放大器电路110的第二输入端；所述第一NMOS晶体管Mn1漏极和栅极连接所述第二PMOS晶体管Mp2的漏极，源极连接第二电压V_SS；所述第二NMOS晶体管Mn2的漏极、栅极和源极分别连接所述第三PMOS晶体管Mp3的漏极、所述第二PMOS晶体管Mp2的漏极和所述第二电压V_SS，且所述第二NMOS晶体管Mn2的漏极作为所述误差放大器电路110的输出端V_{OUT_1}。

本实施例中，所述基准电压V_REF由外部电路提供，用于与反馈电路140输出的反馈电压进行比较。本实施例中，所述第一电压V_DD为电源电压，所述第二电压V_SS为负电源电压，具体可以根据所述低压差稳压器电路的应用环境确定。例如，所述第一电压V_DD可以为电源电压经过BUCK电路降压后的值。在其他实施例中，所述第二电压还可以为接地。

本实施例中，所述第一PMOS晶体管Mp1的栅极用于接入休眠控制信号V_N/S。所述休眠控制信号V_N/S通过改变所述第一PMOS晶体管Mp1的偏置电流，来改变所述误差放大器电路110的偏置电流。通常，为了使所述低压差稳压器在正常模式下具有较好的负载跳变瞬态响应性能，正常模式下空载时，误差放大器110消耗了所述低压差稳压器电路的大部分静态电流。本实施例中，通过改变所述第一PMOS晶体管Mp1的偏置电压，即所述休眠控制信号V_N/S的变化，可以使得所述误差放大器电路110在低功耗模式下的偏置电流I_{BIAS_sleep}远小于正常模式下的偏置电流I_{BIAS_normal}。例如，在一具体实施例中，所述休眠控制信号V_N/S的大小根据外界工作电路(例如，DBB)的工作状态确定，当工作电路处于正常工作状态时V_N/S较小，所述第一PMOS晶体管Mp1或者所述误差放大器电路110的偏置电流较大，当工作电路处于休眠状态时V_N/S较大，所述误差放大器电路110的偏置电流较小。用于控制所述误差比较器电路110的所述休眠控制信号V_N/S可以为模拟电压信号。

参考图4，图4示出了本发明实施例中的缓冲电路120的具体结构示意图。如图4所示，所述缓冲电路120包括第一开关S1、第一电阻R1、第二电阻R2、第四PMOS晶体管Mp4、第二开关S2、第三NMOS晶体管Mn3和第四NMOS晶体管Mn4。

所述第四PMOS晶体管Mp4的源极接入第一电压V_DD，栅极和漏极互连且作为所述缓冲电路120的输出端V_{OUT_2}；所述第一开关S₁的第一端连接所述第一电压V_DD，第二端连接所述第一电阻R₁的第一端；所述第一电阻R₁的第二端连接所述第四PMOS晶体管Mp₄的漏极，所述第二电阻R₂的第一端和第二端分别连接所述第一电压V_DD和所述第四PMOS晶体管Mp₄的漏极；所述第二开关S₂的第一端作为所述缓冲电路120的输入端V_{IN_2}且连接所述误差放大器电路110的输出端V_{OUT_1}(同时参考图3)，第二端连接所述第三NMOS晶体管Mn₃的栅极；所述第三NMOS晶体管Mn₃的漏极连接所述第四PMOS晶体管Mp₄的漏极，源极连接第二电压V_SS；所述第四NMOS晶体管Mn₄的漏极、栅极和源极分别连接所述第四PMOS晶体管Mp₄的漏极、所述第二开关S₂的第一端和所述第二电压V_SS。

本实施例中，所述休眠控制信号V_N/S可以控制所述第一开关S1和所述第二开关S2，使得当所述低压差稳压器电路工作在正常模式下时，所述第一开关S1和所述第二开关S2闭合，当所述低压差稳压器电路工作在低功耗模式下时，所述第一开关S1和所述第二开关S2断开。在一些实施例中，所述第一开关S1和所述第二开关S2可以采用PMOS晶体管实现，则当所述休眠控制信号V_N/S为低电平时，所述第一开关S1和所述第二开关S2闭合，当所述休眠控制信号V_N/S为高电平时，所述第一开关S1和所述第二开关S2断开。在其他一些实施例中，所述第一开关S1和所述第二开关S2还可以采用NMOS晶体管来实现，此时，当所述休眠控制信号V_N/S为高电平时，所述第一开关S1和所述第二开关S2闭合，当所述休眠控制信号V_N/S为低电平时，所述第一开关S1和所述第二开关S2断开。用于控制所述第一开关S1和所述第二开关S2的所述休眠控制信号V_N/S可以为数字信号。

本实施例中，所述第二电阻R2的阻值大于所述第一电阻R1的阻值。例如，所述第二电阻R2的阻值为所述第一电阻R1的阻值的N倍，N远大于1。由于在所述低压差稳压器轻载时，所述缓冲电路120的偏置电流由接在所述低压V_DD和所述缓冲电路输出端V_{OUT_2}之间的电阻决定，而中载和重载时，由M1决定。因此，在低功耗模式下，所述第一开关S1断开，接在所述第一电压V_DD和所述缓冲电路输出端V_{OUT_2}之间的电阻增大，所述缓冲电路120的偏置电流变为第一开关S1闭合时的1/(N+1)。

本实施例中，所述缓冲电路120作为所述低压差稳压器的第二级放大，可以提高所述低压差稳压器的响应速度。此外，所述缓冲电路120采用第三NMOS晶体管Mn3和第四NMOS晶体管Mn4作为放大管，由于通常NMOS晶体管所需的电源电压小于PMOS晶体管的所需的电源电压，因此，使得本发明实施例的低压差稳压器电路更适于满足更低的V_DD输入电压的应用场景。例如，移动通信终端的电源电压经过BUCK电路降压后，输出1.5V的电压作为所述低压差稳压器的电源电压V_DD。

进一步地，本实施例中，当所述休眠控制信号控制所述缓冲电路120处于低功耗模式下时，所述第二开关S2断开，即所述第三NMOS晶体管Mn3从所述缓冲电路120的输入断开，减少了所述缓冲电路120输入驱动管的面积，降低了缓冲电路120的增益和带宽，增加了所述低压差稳压器环路整体的稳定性。总的来说，由于在低功耗模式下，降低了所述误差放大器电路110的偏置电流，所述误差放大器电路110的增益有所增加，通过降低所述缓冲电路120的输入驱动管的面积，降低了所述缓冲电路120的增益，从而保证了环路的整体增益不变，稳定性增加，模式切换时，所述低压差稳压器电路输出的跳变小，精度高。

继续参考图2，图2中还示出了本实施例中的功率放大电路130的具体结构示意图。如图4所示，所述功率放大电路130包括第五PMOS晶体管Mp5，所述第五PMOS晶体管Mp5的栅极作为所述功率放大器130的输入端连接所述缓冲电路120的输出端，源极连接第一电压V_DD，漏极作为所述低压差稳压器电路的输出端V_OUT。具体地，所述第五PMOS晶体管Mp5为功率管(POWER MOS)，面积较大，作为所述低压差稳压器电路的输出驱动管。

图2中还示出了本实施例中的反馈电路140。如图2所示，所述反馈电路140包括第三电阻R3和第四电阻R4，其中，所述第三电阻R3的第一端作为所述反馈电路140的输入端连接所述功率放大电路130的输出端；所述第四电阻R4的第一端与所述第三电阻R3的第二端连接作为所述反馈电路140的输出端，且与所述误差放大器电路110的第二输入端连接，所述第四电阻R4的第二端连接第二电压V_SS。

具体地，本实施例中采用第三电阻R3和第四电阻R4的分压结构作为反馈电路140，即，所述低压差稳压器的输出电压V_OUT经过第三电阻R3和第四电阻R4的分压后作为反馈电压V_FB输入到所述误差放大器电路120的第二输入端，所述误差放大器电路110通过比较基准电压VREF和反馈电压V_FB来达到稳定输出电压V_OUT的目的。

本发明实施例中的低压差稳压器还包括了环路补偿电路。具体地，参考图2，所述环路补偿电路包括采样电路，镜像电路和第一电容，其中，所述采样电路包括第六PMOS晶体管Mp6，所述第六PMOS晶体管Mp6的源极连接第一电压V_DD，栅极作为所述环路补偿电路的输入端连接所述缓冲电路120的输出端；所述镜像电路包括第五NMOS晶体管Mn5和第六NMOS晶体管Mn6，其中，所述第五NMOS晶体管Mn5的栅极与第六NMOS晶体管Mn6的栅极互连且连接至所述第六PMOS晶体管Mp6的漏极，源极连接第二电压V_SS；所述第六NMOS晶体管Mn6的漏极连接所述第六PMOS晶体管Mp6的漏极，源极连接所述第二电压V_SS；所述第一电容C1的第一端连接至所述第五NMOS晶体管Mn5的漏极，第二端作为所述环路补偿电路的输出端连接至所述误差放大器电路110的输出端。

本实施例中，所述第六PMOS晶体管Mp6的栅极和作为功率管的第五PMOS晶体管Mp5的栅极均连接至所述缓冲电路120的输入端，所述第六PMOS晶体管Mp6可以对第五PMOS晶体管Mp5的电流进行采样。采样电流经过第五NMOS晶体管Mn5和第六NMOS晶体管Mn6组成的镜像电路后，再由第一电容C1耦合至第二缓冲电路120的输入端，达到环路补偿的目的。所述环路补偿电路具有零极点跟随功能，不增加零点电流。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种低压差稳压器电路，其特征在于，包括：误差放大器电路、缓冲电路、功率放大电路和反馈电路，其中，

所述误差放大器电路的第一输入端接入基准电压，输出端连接所述缓冲电路的输入端；

所述功率放大电路的输入端连接所述缓冲电路的输出端，输出端作为所述低压差稳压器电路的输出端；

所述反馈电路的输入端连接所述功率放大电路的输出端，输出端连接所述误差放大器电路的第二输入端；

所述误差放大器电路和所述缓冲电路还适于接入休眠控制信号，所述休眠控制信号可以改变所述误差放大器电路和所述缓冲电路的偏置电流，使得所述低压差稳压器电路工作在正常模式下或者低功耗模式下。

2.如权利要求1所述的低压差稳压器电路，其特征在于，所述误差放大器电路包括：第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第一NMOS晶体管和第二NMOS晶体管，其中，

所述第一PMOS晶体管的源极接入第一电压，漏极连接第二PMOS晶体管和第三PMOS晶体管的源极；

所述第二PMOS晶体管的栅极接入所述基准电压，作为所述误差放大器电路的第一输入端；

所述第三PMOS晶体管的栅极连接所述反馈电路的输出端，作为所述误差放大器电路的第二输入端；

所述第一NMOS晶体管漏极和栅极连接所述第二PMOS晶体管的漏极，源极连接第二电压；

所述第二NMOS晶体管的漏极、栅极和源极分别连接所述第三PMOS晶体管的漏极、所述第二PMOS晶体管的漏极和所述第二电压，且所述第二NMOS晶体管的漏极作为所述误差放大器电路的输出端。

3.如权利要求2所述的低压差稳压器电路，其特征在于，所述休眠控制信号连接所述第一PMOS晶体管的栅极，通过改变所述第一PMOS晶体管的偏置电压来使得所述误差放大器电路在低功耗模式下的偏置电流小于正常模式下的偏置电流。

4.如权利要求1所述的低压差稳压器电路，其特征在于，所述缓冲电路包括：第一开关、第一电阻、第二电阻、第四PMOS晶体管、第二开关、第三NMOS晶体管和第四NMOS晶体管，其中，

所述第四PMOS晶体管的源极接入第一电压，栅极和漏极互连且作为所述缓冲电路的输出端；

所述第一开关的第一端连接所述第一电压，第二端连接所述第一电阻的第一端；

所述第一电阻的第二端连接所述第四PMOS晶体管的漏极，所述第二电阻的第一端和第二端分别连接所述第一电压和所述第四PMOS晶体管的漏极；

所述第二开关的第一端作为所述缓冲电路的输入端且连接所述误差放大器电路的输出端，第二端连接所述第三NMOS晶体管的栅极；

所述第三NMOS晶体管的漏极连接所述第四PMOS晶体管的漏极，源极连接第二电压；

所述第四NMOS晶体管的漏极、栅极和源极分别连接所述第四PMOS晶体管的漏极、所述第二开关的第一端和所述第二电压。

5.如权利要求4所述的低压差稳压器电路，其特征在于，所述休眠控制信号适于控制所述第一开关和所述第二开关，使得当所述低压差稳压器电路工作在正常模式下时，所述第一开关和所述第二开关闭合，当所述低压差稳压器电路工作在低功耗模式下时，所述第一开关和所述第二开关断开。

6.如权利要求4所述的低压差稳压器电路，其特征在于，所述第二电阻的阻值大于所述第一电阻的阻值。

7.如权利要求1所述的低压差稳压器电路，其特征在于，所述功率放大电路包括第五PMOS晶体管，所述第五PMOS晶体管的栅极作为所述功率放大器的输入端连接所述缓冲电路的输出端，源极连接第一电压，漏极作为所述低压差稳压器电路的输出端。

8.如权利要求1所述的低压差稳压器电路，其特征在于，所述反馈电路包括第三电阻和第四电阻，其中，

所述第三电阻的第一端作为所述反馈电路的输入端连接所述功率放大电路的输出端；

所述第四电阻的第一端与所述第三电阻的第二端连接作为所述反馈电路的输出端，且与所述误差放大器电路的第二输入端连接，所述第四电阻的第二端连接第二电压。

9.如权利要求1所述的低压差稳压器电路，其特征在于，还包括环路补偿电路，所述环路补偿电路包括采样电路、镜像电路和第一电容，其中，

所述采样电路包括第六PMOS晶体管，所述第六PMOS晶体管的源极连接第一电压，栅极作为所述环路补偿电路的输入端连接所述缓冲电路的输出端；

所述镜像电路包括第五NMOS晶体管和第六NMOS晶体管，其中，所述第五NMOS晶体管的栅极与第六NMOS晶体管的栅极互连且连接至所述第六PMOS晶体管的漏极，源极连接第二电压；所述第六NMOS晶体管的漏极连接所述第六PMOS晶体管的漏极，源极连接所述第二电压；

所述第一电容的第一端连接至所述第五NMOS晶体管的漏极，第二端作为所述环路补偿电路的输出端连接至所述误差放大器电路的输出端。

10.如权利要求2-9中任一项所述的低压差稳压器电路，其特征在于，所述第一电压为电源电压，所述第二电压为负电源电压或接地。