CN114510113A - 一种射频前端芯片的偏置电压产生电路 - Google Patents

一种射频前端芯片的偏置电压产生电路 Download PDF

Info

Publication number
CN114510113A
CN114510113A CN202210167543.7A CN202210167543A CN114510113A CN 114510113 A CN114510113 A CN 114510113A CN 202210167543 A CN202210167543 A CN 202210167543A CN 114510113 A CN114510113 A CN 114510113A
Authority
CN
China
Prior art keywords
voltage
unit
electrically connected
diode
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210167543.7A
Other languages
English (en)
Inventor
刘刚
郭天生
黄小妍
潘浩
赵鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Qianhe Microelectronics Co ltd
Original Assignee
Shanghai Qianhe Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Qianhe Microelectronics Co ltd filed Critical Shanghai Qianhe Microelectronics Co ltd
Priority to CN202210167543.7A priority Critical patent/CN114510113A/zh
Publication of CN114510113A publication Critical patent/CN114510113A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及射频前端芯片技术领域,公开了一种射频前端芯片的偏置电压产生电路，包括电压输入端、第一分压单元、第二分压单元、PMOS管MP1、第一电流镜单元、第二电流镜单元、NMOS管MN1、PMOS管MP2、降压单元和电压输出端；在实际使用时，当电压输入端输入的电压是3.3V时，PMOS管MP1导通，PMOS管MP1输出的电流经第一电流镜单元和第二电流镜单元镜像后，在NMOS管MN1上产生压降，使PMOS管MP2关断，3.3V电压经降压单元输出；当电压输入端输入1.8V电压时，PMOS管MP1关断，不向第一电流镜单元输入电流，第一电流镜单元和第二电流镜单元不工作，1.8V电压经PMOS管MP2输出，因此本发明能够兼容两种电压规格的电源电压输入，且降低输入电压为1.8V时的工作电流和能耗。

Description

一种射频前端芯片的偏置电压产生电路
技术领域
本发明涉及射频前端芯片技术领域，具体涉及一种射频前端芯片的偏置电压产生电路。
背景技术
在移动通信技术领域，射频前端芯片的电源电压规格一般为3.3V或者1.8V，并逐渐往1.8V发展。基于此，射频前端芯片的设计需要考虑电压档位的兼容，即确保能够在3.3V和1.8V的电压输入时都能正常工作。
目前，在射频前端芯片中，常采用动态偏置电路来使射频前端芯片能够同时兼顾3.3V和1.8V的电源电压。如图1所示，现有动态偏置电路包括bandgap基准电路和LDO电路，bandgap基准电路向LDO电路输入基准电压Vref，LDO稳压电路向射频前端芯片的其余电路提供偏置电压，其中bandgap基准电路和LDO电路在工作时都会消耗一定的工作电流，功耗较大，而且bandgap基准电路和LDO电路分别是闭环控制电路，为了自身稳定性需要同时控制工作电流，建立时间一般比较慢，大概在10us左右，整个启动时间较长。现有LDO的电路如图2所示，PMOS管MP1是输出功率管，通过改变电阻R1和R2的比例值，可以调节LDO的输出电压Vout的大小。当LDO电路输入的电源电压是1.8V时，PMOS管MP1工作在线性区，其等效为电阻，因此整个动态偏置电路的消耗电流较大。
发明内容
鉴于背景技术的不足，本发明提供了一种射频前端芯片的偏置电压产生电路，所要解决的技术问题是现有射频前端芯片的动态偏置电路的工作电流较大，功耗较高。
为解决以上技术问题，本发明提供了如下技术方案：一种射频前端芯片的偏置电压产生电路，包括电压输入端、第一分压单元、第二分压单元、PMOS管MP1、第一电流镜单元、第二电流镜单元、NMOS管MN1、PMOS管MP2、降压单元和电压输出端；
所述第一分压单元、第二分压单元、第二电流镜单元、PMOS管MP2的源极和降压单元的输入端分别和所述电压输入端电连接，所述PMOS管MP2的漏极和降压单元的输出端分别与所述电压输出端电连接；
所述第一分压单元的分压节点与所述PMOS管MP1的源极电连接，所述第二分压单元的分压节点与所述PMOS管MP1的栅极电连接，在所述第一分压单元和第二分压单元导通时，所述第一分压单元的分压节点的电压大于所述第二分压单元的分压节点的电压，所述第一分压单元的分压节点与接地端之间的压差和所述第二分压单元的分压节点与接地端之间的压差均大于1.8V；
所述第一电流镜单元对所述PMOS管MP1的输出电流进行镜像，输出第二电流，所述第二电流镜单元对所述第二电流进行镜像，输出第三电流，所述第三电流输入到NMOS管MN1的漏极，所述NMOS管MN1的漏极与所述PMOS管MP2的栅极电连接，所述NMOS管MN1的栅极与第二分压单元的第二分压节点电连接，在所述第二分压单元导通时所述第二分压单元的分压节点的电压大于所述第二分压节点的电压，所述NMOS管MN1的源极接地。
在实际使用时，当电压输入端输入3.3V的电源电压时，第一分压单元和第二分压单元导通，PMOS管P1导通，此时第一电流镜单元有电流输入，第一电流镜单元将输入的电流转换为第二电流，第二电流镜单元将第二电流转换为第三电流，第三电流在NMOS管MN1上产生压降，此时PMOS管MP2关断，电压输入端输入的电压经降压单元输出；
当电压输入端输入1.8V电压时，第一分压单元和第二分压单元均不导通，此时PMOS管MP1关断，PMOS管MP1不向第一电流镜单元输入电流，1.8V电压经过第二分压单元的第二分压节点输入到NMOS管MN1的栅极，使NMOS管MN1导通，此时PMOS管MP2的栅极经NMOS管MN1接地，PMOS管MP2导通，1.8V电压经过PMOS管MP2输入到电压输出端。因此在电压输入端输入1.8V电压时，本发明的电路的第一分压单元、第二分压单元、第一电流镜单元、第二电流镜单元和PMOS管MP1均不工作，电路的整体功耗小。
在某种实施方式中，所述第一分压单元包括依次串联的电阻R1、二极管D1、二极管D2、二极管D3和二极管D4，所述二极管D4的负极接地，所述电阻R1未与二极管D1电连接的一端与所述电压输入端电连接，所述电阻R1与所述二极管D1电连接的一端与所述PMOS管MP1的源极电连接。
在某种实施方式中，所述第二分压单元包括依次串联的电阻R2、二极管D5、二极管D6和二极管D7，所述二极管D7的负极接地，所述电阻R2未与二极管D5电连接的一端与所述电压输入端电连接，所述电阻2与所述二极管D5电连接的一端与所述PMOS管MP1的栅极电连接。
在某种实施方式中，所述第一电流镜单元包括NMOS管MN2、NMOS管MN3和NMOS管MN4，PMOS管MP1的漏极分别和NMOS管MN2的漏极、NMOS管MN2的栅极、NMOS管MN3的栅极电连接，NMOS管MN2的源极和NMOS管MN3的源极均接地，NMOS管MN3的漏极与NMOS管MN4的源极电连接，NMOS管MN4的栅极与PMOS管MP1的栅极电连接，NMOS管MN4的漏极与第二电流镜单元电连接。
在某种实施方式中，所述第二电流镜单元包括PMOS管MP3和PMOS管MP4，所述PMOS管MP3的源极和PMOS管MP4的源极与所述电压输入端电连接，所述PMOS管MP3的栅极分别和PMOS管MP4的栅极、PMOS管PM3的漏极和第一电流镜单元电连接，所述PMOS管MP4的漏极与NMOS管MN1的漏极电连接。
在某种实施方式中，所述降压单元包括二极管D8，所述二极管D8的正极和负极分别和电压输入端和电压输出端电连接。
本发明与现有技术相比所具有的有益效果是：本发明的电路通过第一分压单元和第二分压单元对电压输入端输入的电压进行检测，然后由PMOS管MP1进行电压电流转换；当电压输入端输入的电压是3.3V时，PMOS管MP1导通，PMOS管MP1向第一电流镜单元输入电流，该电流经过第一电流镜单元和第二电流镜单元的镜像，在NMOS管MN1上产生压降，使PMOS管MP2关断，3.3V电压经降压单元输出；当电压输入端输入1.8V电压时，PMOS管MP1关断，不向第一电流镜单元输入电流，第一电流镜单元和第二电流镜单元不工作，1.8V电压经PMOS管MP2输出，因此当本发明的电路应用在射频前端芯片上时，使射频前端芯片能够兼容两种电压规格的电源电压输入，而且能降低输入电压为1.8V时的工作电流。
附图说明
图1为现有动态偏置电路的结构示意图；
图2为图1中的LDO电路的示意图；
图3为实施例中的本发明的结构示意图；
图4为实施例中的本发明的电路图。
具体实施方式
现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。
如图3所示，一种射频前端芯片的偏置电压产生电路，包括电压输入端Vin、第一分压单元1、第二分压单元2、PMOS管MP1、第一电流镜单元3、第二电流镜单元4、NMOS管MN1、PMOS管MP2、降压单元5和电压输出端Vout；
第一分压单元1、第二分压单元2、第二电流镜单元4、PMOS管MP2的源极和降压单元5的输入端分别和电压输入端Vin电连接，PMOS管MP2的漏极和降压单元5的输出端分别与电压输出端电连接；
第一分压单元1的分压节点与PMOS管MP1的源极电连接，第二分压单元2的分压节点与PMOS管MP1的栅极电连接，在第一分压单元1和第二分压单元2导通时，第一分压单元1的分压节点的电压大于第二分压单元2的分压节点的电压，第一分压单元1的分压节点与接地端Gnd之间的压差和第二分压单元2的分压节点与接地端Gnd之间的压差均大于1.8V；
第一电流镜单元3对PMOS管MP1的输出电流进行镜像，输出第二电流，所述第二电流镜单元4对第二电流进行镜像，输出第三电流，第三电流输入到NMOS管MN1的漏极，NMOS管MN1的漏极与PMOS管MP2的栅极电连接，NMOS管MN1的栅极与第二分压单元2的第二分压节点电连接，在第二分压单元2导通时第二分压单元2的分压节点的电压大于第二分压节点的电压，NMOS管MN1的源极接地。
在实际使用时，当电压输入端输入3.3V的电源电压时，第一分压单元和第二分压单元导通，PMOS管P1导通，此时第一电流镜单元3有电流输入，第一电流镜单元2将输入的电流转换为第二电流，第二电流镜单元4将第二电流转换为第三电流，第三电流在NMOS管MN1上产生压降，此时PMOS管MP2关断，电压输入端Vin输入的电压经降压单元5输出；
当电压输入端Vin输入1.8V电压时，第一分压单元1和第二分压单元2均不导通，此时PMOS管MP1关断，PMOS管MP1不向第一电流镜单元3输入电流，1.8V电压经过第二分压单元2的第二分压节点输入到NMOS管MN1的栅极，使NMOS管MN1导通，此时PMOS管MP2的栅极经NMOS管MN1接地，PMOS管MP2导通，1.8V电压经过PMOS管MP2输入到电压输出端Vout。因此在电压输入端Vin输入1.8V电压时，本发明的电路的第一分压单元1、第二分压单元2、第一电流镜单元3、第二电流镜单元4和PMOS管MP1均不工作，电路的整体功耗小。
如图4所示，本实施例中，第一分压单元1包括依次串联的电阻R1、二极管D1、二极管D2、二极管D3和二极管D4，二极管D4的负极接地，电阻R1未与二极管D1电连接的一端与电压输入端Vin电连接，电阻R1与二极管D1电连接的一端与PMOS管MP1的源极电连接。常见的二极管的压降为0.7V，二极管D1、二极管D2、二极管D3和二极管D4的总压降为2.8V，因此第一分压单元1的分压节点与接地端Gnd之间的压差是2.8V。
如图4所示，第二分压单元2包括依次串联的电阻R2、二极管D5、二极管D6和二极管D7，二极管D7的负极接地，电阻R2未与二极管D5电连接的一端与电压输入端Vin电连接，电阻2与二极管D5电连接的一端与PMOS管MP1的栅极电连接。常见的二极管的压降为0.7V，二极管D5、二极管D6二极管D8的总压降为2.1V，因此第一分压单元1的分压节点与接地端Gnd之间的压差是2.1V。
在实际使用时，当电压输入端Vin输入的电压是1.8V时，第一分压单元1和第二分压单元2均不导通。当电压输入端Vin输入的电压是3.3V时，第一分压单元1和第二分压单元2均导通，此时PMOS管MP1的源极端电压是2.8V，PMOS管MP1的栅极端电压是2.1V，PMOS管MP1导通。
如图4所示，第一电流镜单元3包括NMOS管MN2、NMOS管MN3和NMOS管MN4，PMOS管MP1的漏极分别和NMOS管MN2的漏极、NMOS管MN2的栅极、NMOS管MN3的栅极电连接，NMOS管MN2的源极和NMOS管MN3的源极均接地，NMOS管MN3的漏极与NMOS管MN4的源极电连接，NMOS管MN4的栅极与PMOS管MP1的栅极电连接，NMOS管MN4的漏极与第二电流镜单元电连接。
如图4所示，第二电流镜单元4包括PMOS管MP3和PMOS管MP4，PMOS管MP3的源极和PMOS管MP4的源极与电压输入端电Vin连接，PMOS管MP3的栅极分别和PMOS管MP4的栅极、PMOS管PM3的漏极和第一电流镜单元电连接，PMOS管MP4的漏极与NMOS管MN1的漏极电连接。
如图4所示，降压单元4包括二极管D8，二极管D8的正极和负极分别和电压输入端和电压输出端电连接。在实际使用时，射频前端芯片中与偏置电压产生电路连接的电路的器件标称耐压值为2.5V，在性能得到满足的条件下，为了保证射频前端芯片的可靠性，将3.3V电压通过二极管D8供电实现降压。
另外对于本发明，本发明的输出电压达到稳态的建立时间主要受限于PMOS管MP2的栅极端的摆率，通过设置PMOS管MP2的宽度和长度来降低PMOS管MP2的寄生电容，可以降低电路的启动时间即电路从开始输出到达到稳态所需时间。优选地，PMOS管MP2的宽度为200um，PMOS管MP2的长度为0.24um。
另外通过调整NMOS管MN1的宽度和长度，可以在允许的能耗内增大NMOS管MN1的导通电阻，来增加PMOS管MP2的栅极电压，进而降低PMOS管MP2的导通时间，降低整个电路的启动时间。优选地，NMOS管MN1的宽度是0.5um，NMOS管MN1的长度是20um。
综上，本发明的电路通过第一分压单元1和第二分压单元2对电压输入端Vin输入的电压进行检测，然后由PMOS管MP1进行电压电流转换；当电压输入端Vin输入的电压是3.3V时，PMOS管MP1导通，PMOS管MP1向第一电流镜单元3输入电流，该电流经过第一电流镜单元3和第二电流镜单元4的镜像后，在NMOS管MN1上产生压降，使PMOS管MP2关断，3.3V电压经降压单元5输出；当电压输入端Vin输入1.8V电压时，PMOS管MP1关断，不向第一电流镜单元3输入电流，第一电流镜单元3和第二电流镜单元4不工作，1.8V电压经PMOS管MP2输出，因此当本发明的电路应用在射频前端芯片上时，使射频前端芯片能够兼容两种电压规格的电源电压输入，而且能降低输入电压为1.8V时的工作电流，进而降低能耗。
上述依据本发明为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。

Claims (6)

1.一种射频前端芯片的偏置电压产生电路，其特征在于，包括电压输入端、第一分压单元、第二分压单元、PMOS管MP1、第一电流镜单元、第二电流镜单元、NMOS管MN1、PMOS管MP2、降压单元和电压输出端；
所述第一分压单元、第二分压单元、第二电流镜单元、PMOS管MP2的源极和降压单元的输入端分别和所述电压输入端电连接，所述PMOS管MP2的漏极和降压单元的输出端分别与所述电压输出端电连接；
所述第一分压单元的分压节点与所述PMOS管MP1的源极电连接，所述第二分压单元的分压节点与所述PMOS管MP1的栅极电连接，在所述第一分压单元和第二分压单元导通时，所述第一分压单元的分压节点的电压大于所述第二分压单元的分压节点的电压，所述第一分压单元的分压节点与接地端之间的压差和所述第二分压单元的分压节点与接地端之间的压差均大于1.8V；
所述第一电流镜单元对所述PMOS管MP1的输出电流进行镜像，输出第二电流，所述第二电流镜单元对所述第二电流进行镜像，输出第三电流，所述第三电流输入到NMOS管MN1的漏极，所述NMOS管MN1的漏极与所述PMOS管MP2的栅极电连接，所述NMOS管MN1的栅极与第二分压单元的第二分压节点电连接，在所述第二分压单元导通时所述第二分压单元的分压节点的电压大于所述第二分压节点的电压，所述NMOS管MN1的源极接地。
2.根据权利要求1所述的一种射频前端芯片的偏置电压产生电路，其特征在于，所述第一分压单元包括依次串联的电阻R1、二极管D1、二极管D2、二极管D3和二极管D4，所述二极管D4的负极接地，所述电阻R1未与二极管D1电连接的一端与所述电压输入端电连接，所述电阻R1与所述二极管D1电连接的一端与所述PMOS管MP1的源极电连接。
3.根据权利要求1或2所述的一种射频前端芯片的偏置电压产生电路，其特征在于，所述第二分压单元包括依次串联的电阻R2、二极管D5、二极管D6和二极管D7，所述二极管D7的负极接地，所述电阻R2未与二极管D5电连接的一端与所述电压输入端电连接，所述电阻2与所述二极管D5电连接的一端与所述PMOS管MP1的栅极电连接。
4.根据权利要求1所述的一种射频前端芯片的偏置电压产生电路，其特征在于，所述第一电流镜单元包括NMOS管MN2、NMOS管MN3和NMOS管MN4，PMOS管MP1的漏极分别和NMOS管MN2的漏极、NMOS管MN2的栅极、NMOS管MN3的栅极电连接，NMOS管MN2的源极和NMOS管MN3的源极均接地，NMOS管MN3的漏极与NMOS管MN4的源极电连接，NMOS管MN4的栅极与PMOS管MP1的栅极电连接，NMOS管MN4的漏极与第二电流镜单元电连接。
5.根据权利要求1或4所述的一种射频前端芯片的偏置电压产生电路，其特征在于，所述第二电流镜单元包括PMOS管MP3和PMOS管MP4，所述PMOS管MP3的源极和PMOS管MP4的源极与所述电压输入端电连接，所述PMOS管MP3的栅极分别和PMOS管MP4的栅极、PMOS管PM3的漏极和第一电流镜单元电连接，所述PMOS管MP4的漏极与NMOS管MN1的漏极电连接。
6.根据权利要求1所述的一种射频前端芯片的偏置电压产生电路，其特征在于，所述降压单元包括二极管D8，所述二极管D8的正极和负极分别和电压输入端和电压输出端电连接。
CN202210167543.7A 2022-02-23 2022-02-23 一种射频前端芯片的偏置电压产生电路 Pending CN114510113A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210167543.7A CN114510113A (zh) 2022-02-23 2022-02-23 一种射频前端芯片的偏置电压产生电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210167543.7A CN114510113A (zh) 2022-02-23 2022-02-23 一种射频前端芯片的偏置电压产生电路

Publications (1)

Publication Number Publication Date
CN114510113A true CN114510113A (zh) 2022-05-17

Family

ID=81553454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210167543.7A Pending CN114510113A (zh) 2022-02-23 2022-02-23 一种射频前端芯片的偏置电压产生电路

Country Status (1)

Country Link
CN (1) CN114510113A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115864843A (zh) * 2023-02-27 2023-03-28 深圳飞骧科技股份有限公司 一种多电源切换电路结构及电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115864843A (zh) * 2023-02-27 2023-03-28 深圳飞骧科技股份有限公司 一种多电源切换电路结构及电子设备
CN115864843B (zh) * 2023-02-27 2023-05-02 深圳飞骧科技股份有限公司 一种多电源切换电路结构及电子设备

Similar Documents

Publication Publication Date Title
CN101872207B (zh) 电压调节器电路
KR100995515B1 (ko) 전압 레귤레이터
CN112068627B (zh) 一种电压输出调节模块
CN108508953B (zh) 新型摆率增强电路、低压差线性稳压器
EP3933543A1 (en) Low-dropout regulator for low voltage applications
CN109871059B (zh) 一种超低电压ldo电路
JP4592408B2 (ja) 電源回路
Lau et al. Analysis of low-dropout regulator topologies for low-voltage regulation
CN113839556B (zh) Dc-dc变换器及其控制电路
CN112947662A (zh) 一种基于比较器的低功耗ldo电路
CN115903985A (zh) 适用于宽输入电压范围ldo电路的限流电路
CN114510113A (zh) 一种射频前端芯片的偏置电压产生电路
CN115328245A (zh) 偏置电流产生电路
CN114204805A (zh) 用于高压Buck变换器的电源轨电路
CN216772288U (zh) 一种射频前端芯片的偏置电压产生电路
CN112564470A (zh) 一种用于dc-dc变换器的超低电压自启动控制电路
JP5068631B2 (ja) 定電圧回路
CN213843929U (zh) 带软启动功能的低压线性稳压器、芯片及电子设备
CN113741609B (zh) 一种输出电压可调及瞬态响应快速的ldo电路
CN112667019A (zh) 一种运用于ldo的省电省面积的软启动电路
CN117277783B (zh) 一种应用于ac-dc电源驱动芯片启动电路的ldo电路
CN215117306U (zh) 一种运用于ldo的省电省面积的软启动电路
JPH1124765A (ja) 降圧回路装置
CN109298745A (zh) 同步实现线性稳压与双电压域基准电流源的电路及方法
CN114740947B (zh) 基于ldo的动态电流响应电路、动态电流控制方法及芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination