CN206757447U - 自带保护电路的cmos低压差线性稳压器及电子设备 - Google Patents
自带保护电路的cmos低压差线性稳压器及电子设备 Download PDFInfo
- Publication number
- CN206757447U CN206757447U CN201720350407.6U CN201720350407U CN206757447U CN 206757447 U CN206757447 U CN 206757447U CN 201720350407 U CN201720350407 U CN 201720350407U CN 206757447 U CN206757447 U CN 206757447U
- Authority
- CN
- China
- Prior art keywords
- pmos
- protection circuit
- low pressure
- pressure difference
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
本实用新型公开了一种自带保护电路的CMOS低压差线性稳压器,包括:带隙基准源、与所述带隙基准源连接的误差放大器、与所述误差放大器连接的缓冲器,以及与所述缓冲器连接的功率调整管,其特征在于,还包括:保护电路;所述保护电路包括过温保护电路和过流保护电路;所述过温保护电路设置于所述带隙基准源中,与所述误差放大器连接;所述过流保护电路一端与所述功率调整管连接,另一端与负载连接。本实用新型低功耗,高效率,由于过温保护电路和过流保护电路的设计,使得电路在温度过高和输出电流过大的时候,对电路进行保护,以免电路在温度过高和功率管电流过大而损坏。
Description
技术领域
本实用新型涉及一种稳压电路结构,具体的说,尤其是一种自带保护电路的CMOS低压差线性稳压器及电子设备。
背景技术
当前的半导体工艺水平已经达到了深亚微米水平并正在向10nm以下发展,器件特征尺寸越来越小,芯片功能越来越完善,芯片规模向系统级芯片(SOC)发展。如今要求低压差线性稳压器的输出电流越来越大,功能更加完善,所以研究高精度、高电源抑制比和高效率的低压差线性稳压器是很有必要的。但在满足工艺和设计指标的同时,往往我们在电路稳定方面要做出一定的牺牲,例如温度过高的时候,芯片会因为过热烧坏或者高温环境下电路不稳定造成一定失真;输出电流过大时候,芯片产生功耗过高造成芯片烧毁甚至传输线路的损坏等等。
实用新型内容
为了解决现有技术的问题,本实用新型实施例提供了一种自带保护电路的CMOS低压差线性稳压器及电子设备。所述技术方案如下:
一方面,一种自带保护电路的CMOS低压差线性稳压器,包括:带隙基准源、与所述带隙基准源连接的误差放大器、与所述误差放大器连接的缓冲器,以及与所述缓冲器连接的功率调整管,其特征在于,还包括:保护电路;
所述保护电路包括过温保护电路和过流保护电路;所述过温保护电路设置于所述带隙基准源中,与所述误差放大器连接;所述过流保护电路一端与所述功率调整管连接,另一端与负载连接。
可选地,所述过温保护电路包括:迟滞比较器和PMOS管;所述迟滞比较器的输出端与PMOS管相连接,所述迟滞比较器的正向输入端与所述带隙基准源的负向输入端相连接,所述迟滞比较器的负向端输出与温度无关的带隙基准电压。
可选地,所述迟滞比较器包括负反馈路径和正反馈路径;
所述负反馈路径通过共源晶体管第五PMOS管和第六PMOS管电流串联反馈;所述正反馈路径通过连接第十POMS管和第十一POMS管源-漏极的并联电压反馈。
可选地,所述过流保护电路包括:电流检测器件、以PMOS管作输入的一级放大器、第二PMOS管、第三PMOS管以及比较器;
所述电流检测器件的源级接电源,栅极与所述功率调整管的栅极相连接,漏极与所述以PMOS管作输入的一级放大器和第三PMOS管的栅极均连接;
所述以PMOS管作输入的一级放大器的正向输入端与所述功率调整管的漏极相连接,输出端与所述第三PMOS管的源极连接;所述第三PMOS管的漏极与负载相连接;
所述第二PMOS管的源极接电源,漏极连接所述功率调整管的栅极连接;栅极与所述比较器连接。
可选地,所述带隙基准源为所述自带保护电路的CMOS低压差线性稳压器的输入级;
所述误差放大器,比较输出反馈取样信号与基准电压,并将差值信号经放大后,输出到所述功率调整管的栅极;
所述缓冲器,一端与所述误差放大器连接,另一端与所述功率调整管连接,用于快速驱动所述功率调整管;
所述功率调整管连接有负载,为所述自带保护电路的CMOS低压差线性稳压器的输出级。
可选地,所述带隙基准源采用基于与绝对温度成正比的电流型带隙基准。
可选地,所述误差放大器采用折叠式共源共栅放大器。
可选地,所述缓冲器采用PMOS管与电阻级联的结构。
可选地,所述功率调整管采用PMOS管。
另一方面,提供了一种电子设备,包括所述的自带保护电路的CMOS低压差线性稳压器。
本实用新型实施例提供的技术方案带来的有益效果是:
低功耗,高效率,由于过温保护电路和过流保护电路的设计,使得电路在温度过高和输出电流过大的时候,对电路进行保护,以免电路在温度过高和功率管电流过大而损坏。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本实用新型实施例的一种自带保护电路的CMOS低压差线性稳压器的模块示意图;
图2是本实用新型实施例的一种自带保护电路的CMOS低压差线性稳压器中误差放大器的电路示意图;
图3是本实用新型实施例的一种自带保护电路的CMOS低压差线性稳压器中缓冲器的电路示意图;
图4是本实用新型实施例的一种自带保护电路的CMOS低压差线性稳压器中功率调整管的电路示意图;
图5是本实用新型实施例的一种自带保护电路的CMOS低压差线性稳压器中过温保护电路的电路示意图;
图6是本实用新型实施例的一种自带保护电路的CMOS低压差线性稳压器过温保护电路中迟滞比较器的电路示意图;
图7是本实用新型实施例的一种自带保护电路的CMOS低压差线性稳压器中过流保护电路的电路示意图;
图8是本实用新型实施例的一种自带保护电路的CMOS低压差线性稳压器系统负载瞬态响应仿真曲线;
图9是本实用新型实施例的一种电子设备的示意图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚,下面将结合附图对本实用新型实施方式作进一步地详细描述。
实施例一
本实用新型提供了一种自带保护电路的CMOS低压差线性稳压器,参见图1,所述自带保护电路的CMOS低压差线性稳压器10包括:带隙基准源100、与带隙基准源100连接的误差放大器200、与误差放大器200连接的缓冲器300、与缓冲器300连接的功率调整管400,以及保护电路;
所述保护电路包括过温保护电路510和过流保护电路520;所述过温保护电路510设置于所述带隙基准源100中;所述过流保护电路520一端与所述功率调整管400连接,另一端与负载连接。
所述带隙基准源100为所述自带保护电路的CMOS低压差线性稳压器10的输入级;
所述误差放大器200,比较输出反馈取样信号与基准电压,并将差值信号经放大后,输出到所述功率调整管400的栅极;
所述缓冲器300,一端与所述误差放大器200连接,另一端与所述功率调整管400连接,用于快速驱动所述功率调整管400;
所述功率调整管400连接有负载,为所述自带保护电路的CMOS低压差线性稳压器10的输出级。
可选地,所述带隙基准源100采用一种基于与绝对温度成正比(PTAT:proportional to absolute temperature)电流型带隙基准。
具体地,所述带隙基准源电路输出基准电压为:
由于BJT的基极-发射极电压不具有负温度系数,而具有正温度系数,调节电阻R1和R2大小可将正负温度系数抵消,从而得到一个恒温的基准电压。从上式可知,输出电压除了与BJT的温度系数有关外仅与电阻比例相关。
可选地,所述误差放大器200采用折叠式共源共栅放大器。
具体地,如图2所示,PMOS管M1~M12构成了折叠式共源共栅放大器。该放大器采用做PMOS输入对,可降低输入噪声的影响,电流镜采用的是自偏置的cascode电流镜。增益表达式为:
AV=gm1[(gm6rO6rO4)||(gm9rO9rO12)]
可选地,所述缓冲器300采用PMOS管与电阻级联的结构。
具体地,如图3所示,虚线框中结构不仅减小了缓冲器300的输出阻抗,还同步调整缓冲器300的稳态偏置情况。该结构输出端电阻可表示为:
其中K1,K2分别为M2、M1以及M4,M3的宽长比,且K1,K2分别为13.5/2、10/2.5,可见使用该结构可减小缓冲器输出阻抗。现在详细来讨论该结构工作情况,小尺寸感应晶体管M0导通很小一部分进入电流镜M1-M2和M3-M4,再将流过M4电流注入。在零负载或者轻负载情况下,由进行偏置,此时非常小,可以忽略。当负载突然变大时,也开始变大,误差放大器迅速响应,其输出电压降低,此时,流过缓冲器电流突然变大,导致了寄生电容放电速度加快,增大了缓冲器的下降转换速率,从而起到了瞬态增加的作用。
可选地,所述功率调整管400采用PMOS管。
具体地,如图4所示,功率调整管400使用的是PMOS,虽然也可以用NMOS,但NMOS的主要缺点是其压差太高,也就是说,电路要正常工作输入电源电压与输出电压的电压差必须比阈值电压高0.4-0.6V,这造成了N型功率调整器件的效率不是很高,并且PMOS功率调整管能够驱动、适应宽范围内的稳态负载,并且有足够高的效率。
可选地,参见图5,所述过温保护电路510包括:迟滞比较器COMP和PMOS管M0;所述迟滞比较器COMP的输出端与PMOS管M0相连接,所述迟滞比较器COMP的正向输入端与所述带隙基准源的负向输入端相连接,所述迟滞比较器COMP的负向端输出与温度无关的带隙基准电压。
具体地,过温保护电路510采用了迟滞比较器结构,过流保护电路510采用负反馈网络的结构。过温保护电路510利用带隙基准源100中的三极管Q1基极-射极电压对温度的敏感来检测电路内的温度变化,随着温度升高而降低,与迟滞比较器COMP相结合,当温度高于T1时,迟滞比较器COMP输出为低,PMOS管M0导通,它的漏极连接在功率调整管400栅极,此时,功率调整管400栅极电压会上升,功率调整管400关断;温度降低,当温度低于T2时,迟滞比较器COMP输出为高,M0管截止,不会影响到功率调整管400,此时LDO系统正常工作,因此采用了迟滞比较器就能有效的防止在过热保护阈值点附近产生热震荡。
可选地,参照图6,迟滞比较器COMP包括负反馈路径和正反馈路径;
所述负反馈路径通过共源晶体管第五PMOS管M5和第六PMOS管M6电流串联反馈;所述正反馈路径通过连接第十POMS管和第十一POMS管源-漏极的并联电压反馈。
具体地,迟滞比较器COMP中,第九PMOS管M9与第十PMOS管M10,第十一PMOS管M11与第十二PMOS管M12的镜像比例决定了阈值电压的大小,第二PMOS管M2、第四PMOS管M4、第七PMOS管M7和第八PMOS管M8作为输出级以满足输出电压摆幅的要求,第五PMOS管M5、第六PMOS管M6构成了迟滞比较器COMP的差分输入级。在此电路中共有两条反馈路径,第一条是通过共源晶体管M5和M6的电流串联反馈,这条反馈路径是负反馈。第二条反馈路径是连接M10和M11源-漏极的并联电压反馈,这条反馈通路是正反馈。当正反馈系数大于负反馈系数时,整个电路表现为正反馈,同时在电压传输曲线中将出现迟滞。
可选地,参照图7,所述过流保护电路520包括:电流检测器件M1、以PMOS管作输入的一级放大器A1、第二PMOS管M2、第三PMOS管M3以及比较器A2;
所述电流检测器件M1的源级接电源,栅极与所述功率调整管nM1的栅极相连接,漏极与所述以PMOS管作输入的一级放大器A1和PMOS管M3的栅极均连接;
所述以PMOS管作输入的一级放大器A1的正向输入端与所述功率调整管nM1的漏极相连接,输出端与所述第三PMOS管M3的源极连接;所述第三PMOS管M3的漏极与负载相连接;
所述第二PMOS管M2的源极接电源,漏极连接所述功率调整管nM1的栅极连接;栅极与所述比较器A2连接。
具体地,如图7所示,电流检测器件M1采用PMOS管,源级接电源,栅极与功率调整管nM1的栅极相连接,目的是检测负载电流大小。第三PMOS管M3与以PMOS管作输入的一级放大器A1的输出相连接,构成了负反馈网络,恒流源IB保证了低输出电流(很小)时第三PMOS管M3可以正常工作。由于电流检测器件M1存在沟道长度调制效应,所以以PMOS管作输入的一级放大器A1的作用是使VG与输出电压相等,从而使电流检测更精确;
所述过流保护电路中放大器A1的正向输入端与功率调整管nM1的漏极相连接,另一端第三PMOS管M3与负载Rs相连接。
过流保护电路520原理为:当负载电流小于ILim时,电阻上的压降小于基准电压,比较器A2关闭,第二PMOS管M2关断;当负载电流大于ILim时,比较器A2开始工作,把电阻上的压降钳制在基准电压,第二PMOS管M2开始导通,通过第二PMOS管M2把负载电流钳制在ILim处。
本实施例中,还提供了自带保护电路的CMOS低压差线性稳压器系统负载瞬态响应仿真曲线,参见图8,得到该结果曲线的工作条件是:电源工作电压±3.3V,共模输入范围1.26V~2.56V,采用TSMC 0.18um CMOS工艺。可见建立时间小于70us,输出电压跳变小于50mV,输出电压Vout稳定在1.805V。
实施例二
另一方面,提供了一种电子设备,参见图9,所述电子设备1包括如实施例一中所述的自带保护电路的CMOS低压差线性稳压器10。
具体地,本实施例中,电子设备1为移动终端。
综上所述,本实用新型实施例所提供的技术方案带来的有益效果是:
低功耗,高效率,由于过温保护电路和过流保护电路的设计,使得电路在温度过高和输出电流过大的时候,对电路进行保护,以免电路在温度过高和功率管电流过大而损坏。
以上所描述的实施例电路仅仅是示意性的,其中所述分离的部件说明可以是单个存在也可以是单元形式存在的,可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域的普通设计者在不付出创造性的劳动的情况下,即可以理解并实施,参考本实施例时候可根据实际情况适当修改替换来实现。
通过以上的实施方式所描述,本领域的设计者可以清楚地了解到各个实施方式所需要的软件和工艺库。基于这样的理解,上述技术方案本质上或者说对现有技术做出贡献的部分可以以实际芯片电路的形式体现出来。
以上仅为本实用新型的较佳实施例,并不用以限制本实用新型,凡是在本实用新型精神和原则之内,所作的任何等同替换、改进、修改等,均应该包含在本实用新型的保护范围之内。
Claims (10)
1.一种自带保护电路的CMOS低压差线性稳压器,包括:带隙基准源、与所述带隙基准源连接的误差放大器、与所述误差放大器连接的缓冲器,以及与所述缓冲器连接的功率调整管,其特征在于,还包括:保护电路;
所述保护电路包括过温保护电路和过流保护电路;所述过温保护电路设置于所述带隙基准源中,与所述误差放大器连接;所述过流保护电路一端与所述功率调整管连接,另一端与负载连接。
2.如权利要求1所述的自带保护电路的CMOS低压差线性稳压器,其特征在于,所述过温保护电路包括:迟滞比较器和PMOS管;所述迟滞比较器的输出端与PMOS管相连接,所述迟滞比较器的正向输入端与所述带隙基准源的负向输入端相连接,所述迟滞比较器的负向端输出与温度无关的带隙基准电压。
3.如权利要求2所述的自带保护电路的CMOS低压差线性稳压器,其特征在于,所述迟滞比较器包括负反馈路径和正反馈路径;
所述负反馈路径通过共源晶体管第五PMOS管和第六PMOS管电流串联反馈;所述正反馈路径通过连接第十POMS管和第十一POMS管源-漏极的并联电压反馈。
4.如权利要求3所述的自带保护电路的CMOS低压差线性稳压器,其特征在于,所述过流保护电路包括:电流检测器件、以PMOS管作输入的一级放大器、第二PMOS管、第三PMOS管以及比较器;
所述电流检测器件的源级接电源,栅极与所述功率调整管的栅极相连接,漏极与所述以PMOS管作输入的一级放大器和第三PMOS管的栅极均连接;
所述以PMOS管作输入的一级放大器的正向输入端与所述功率调整管的漏极相连接,输出端与所述第三PMOS管的源极连接;所述第三PMOS管的漏极与负载相连接;
所述第二PMOS管的源极接电源,漏极连接所述功率调整管的栅极连接;栅极与所述比较器连接。
5.如权利要求4所述的自带保护电路的CMOS低压差线性稳压器,其特征在于,所述带隙基准源为所述自带保护电路的CMOS低压差线性稳压器的输入级;
所述误差放大器,比较输出反馈取样信号与基准电压,并将差值信号经放大后,输出到所述功率调整管的栅极;
所述缓冲器,一端与所述误差放大器连接,另一端与所述功率调整管连接,用于快速驱动所述功率调整管;
所述功率调整管连接有负载,为所述自带保护电路的CMOS低压差线性稳压器的输出级。
6.如权利要求5所述的自带保护电路的CMOS低压差线性稳压器,其特征在于,所述带隙基准源采用基于与绝对温度成正比的电流型带隙基准。
7.如权利要求6所述的自带保护电路的CMOS低压差线性稳压器,其特征在于,所述误差放大器采用折叠式共源共栅放大器。
8.如权利要求7所述的自带保护电路的CMOS低压差线性稳压器,其特征在于,所述缓冲器采用PMOS管与电阻级联的结构。
9.如权利要求8所述的自带保护电路的CMOS低压差线性稳压器,其特征在于,所述功率调整管采用PMOS管。
10.一种电子设备,其特征在于,包括如权利要求1-9任一项所述的自带保护电路的CMOS低压差线性稳压器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720350407.6U CN206757447U (zh) | 2017-04-05 | 2017-04-05 | 自带保护电路的cmos低压差线性稳压器及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720350407.6U CN206757447U (zh) | 2017-04-05 | 2017-04-05 | 自带保护电路的cmos低压差线性稳压器及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN206757447U true CN206757447U (zh) | 2017-12-15 |
Family
ID=60612396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201720350407.6U Expired - Fee Related CN206757447U (zh) | 2017-04-05 | 2017-04-05 | 自带保护电路的cmos低压差线性稳压器及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN206757447U (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108508954A (zh) * | 2018-06-11 | 2018-09-07 | 贵州道森集成电路科技有限公司 | 一种超低功耗低压差线性稳压器 |
CN109995330A (zh) * | 2017-12-29 | 2019-07-09 | 锐迪科创微电子(北京)有限公司 | 一种具有电源保护的功率放大器以及功率放大器模块 |
CN110096088A (zh) * | 2019-05-10 | 2019-08-06 | 屹世半导体(上海)有限公司 | 一种ldo的多集成保护电路 |
CN111290462A (zh) * | 2020-03-25 | 2020-06-16 | 上海洺太电子科技有限公司 | 一种大电流高电源抑制比ldo稳压器 |
-
2017
- 2017-04-05 CN CN201720350407.6U patent/CN206757447U/zh not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109995330A (zh) * | 2017-12-29 | 2019-07-09 | 锐迪科创微电子(北京)有限公司 | 一种具有电源保护的功率放大器以及功率放大器模块 |
CN109995330B (zh) * | 2017-12-29 | 2023-09-15 | 锐迪科创微电子(北京)有限公司 | 一种具有电源保护的功率放大器以及功率放大器模块 |
CN108508954A (zh) * | 2018-06-11 | 2018-09-07 | 贵州道森集成电路科技有限公司 | 一种超低功耗低压差线性稳压器 |
CN110096088A (zh) * | 2019-05-10 | 2019-08-06 | 屹世半导体(上海)有限公司 | 一种ldo的多集成保护电路 |
CN110096088B (zh) * | 2019-05-10 | 2020-11-13 | 屹世半导体(上海)有限公司 | 一种ldo的多集成保护电路 |
CN111290462A (zh) * | 2020-03-25 | 2020-06-16 | 上海洺太电子科技有限公司 | 一种大电流高电源抑制比ldo稳压器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106959723B (zh) | 一种宽输入范围高电源抑制比的带隙基准电压源 | |
CN206757447U (zh) | 自带保护电路的cmos低压差线性稳压器及电子设备 | |
CN1848019B (zh) | 恒压电源电路和测试恒定电压源的方法 | |
CN107102671B (zh) | 低功耗快速瞬态响应低压差电压调整器 | |
CN105912066B (zh) | 一种低功耗高psrr的带隙基准电路 | |
CN106168828B (zh) | 一种具有过流保护功能的供电电路 | |
CN101976095B (zh) | 一种基于发射极电流补偿的高精度带隙基准源电路 | |
KR101739290B1 (ko) | 차동 증폭 회로 및 시리즈 레귤레이터 | |
CN102053645A (zh) | 一种宽输入电压高电源抑制比基准电压源 | |
CN107291144B (zh) | 一种具有瞬态增强结构单元的无片外电容ldo电路 | |
CN207337258U (zh) | Cmos低压差线性稳压器、芯片 | |
US20140084994A1 (en) | Current Limiting Circuitry and Method for Pass Elements and Output Stages | |
CN111522389A (zh) | 宽输入低压差线性稳压电路 | |
WO2022033457A1 (zh) | 一种自适应快速响应的ldo电路及其芯片 | |
CN104111688B (zh) | 一种具有温度监测功能的BiCMOS无运放带隙电压基准源 | |
WO2021035707A1 (zh) | 一种低压差稳压器 | |
CN113672024B (zh) | 一种应用于低功耗ldo的漏电流补偿电路及方法 | |
CN201936216U (zh) | 一种宽输入电压高电源抑制比基准电压源 | |
CN104753481B (zh) | 差动运算放大器以及带隙参考电压产生电路 | |
CN211878488U (zh) | 宽输入低压差线性稳压电路 | |
CN102710109A (zh) | 一种dc/dc转换器的电流限制电路 | |
WO2022188458A1 (zh) | 线性稳压器、电子设备及线性稳压器折返限流的方法 | |
CN114265462A (zh) | 一种带隙基准、芯片、电子器件及电子设备 | |
CN106055011B (zh) | 一种自启动供电电路 | |
CN105630063A (zh) | 一种基准电源的产生电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171215 Termination date: 20210405 |