JP2002135966A - 出力過電圧保護回路 - Google Patents

Abstract

(57)【要約】 【課題】 電源装置の出力電圧が設定電圧を超えたとき
に、この電源装置の出力を停止させるための該設定電圧
の精度を向上させる。 【解決手段】 電源装置本体１２から出力される出力電
圧Ｖｏｕｔが零から上昇していき、この上昇過程におい
てコンパレータ２４の出力端子２４ｄが一瞬“Ｌ”にな
っても、トランジスタ２７がオフ状態になっているの
で、本体１２の制御端子１２ｃが“Ｌ”にならず、該本
体１２が動作を続ける。電圧Ｖｏｕｔが上昇して一定電
圧になると、本体１２の安定化動作によって該電圧Ｖｏ
ｕｔが一定の値に維持される。電圧Ｖｏｕｔが設定電圧
より高くなると、コンパレータ２４の出力端子２４ｄが
“Ｌ”になる。これにより、トランジスタ２７がオン
し、本体１２の出力が停止される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、直流の出力電圧を
出力する直流電源装置等において、この出力電圧が許容
される設定電圧より高くなったときにその出力電圧の出
力を停止して負荷を保護するための出力過電圧保護回路
に関するものである。

【０００２】

【従来の技術】従来、例えば、通信機用等の直流電源装
置では、出力電圧が何らかの原因で許容される設定電圧
より高くなったときに負荷が誤動作するのを防止するた
めに、出力電圧が高くなったことを検知して直流電源装
置全体の動作を停止し、警報信号を送出する出力過電圧
保護回路（Over Volatege Protection Circuit；ＯＶ
Ｐ）が付加されている。

【０００３】図２は、直流電源装置に設けられた従来の
出力過電圧保護回路の回路図である。直流電源装置に
は、直流の入力電圧Ｖｉｎを入力する入力端子１が設け
られ、この入力端子１に電源装置本体２を介して出力端
子３が接続されている。電源装置本体２は、入力端子１
に接続された入力端子２ａ、グランド端子２ｂ、制御端
子２ｃ、及び出力端子３に接続された出力端子２ｄを有
し、入力端子２ａから入力される入力電圧Ｖｉｎに基づ
き、これよりも低い一定の直流出力電圧Ｖｏｕｔを出力
端子２ｄから出力し、制御端子２ｃが例えば“Ｌ”レベ
ルになったときに出力電圧Ｖｏｕｔの出力を停止する装
置である。

【０００４】このような直流電源装置には、抵抗４、ツ
ェナーダイオード５、及びＮＰＮ型トランジスタ６から
なる出力過電圧保護回路が設けられている。抵抗４の一
端は出力端子３に接続され、この抵抗４の他端がツェナ
ーダイオード５のカソードに接続されている。ツェナー
ダイオード５のアノードは、トランジスタ６のベースに
接続されている。トランジスタ６のコレクタは電源装置
本体２の制御端子２ｃに接続され、このトランジスタ６
のエミッタがグランドに接続されている。

【０００５】このような出力過電圧保護回路では、電源
装置本体２から出力される出力電圧Ｖｏｕｔが何らかの
原因で高くなり、設定電圧（即ち、ツェナーダイオード
５のツェナー電圧とトランジスタ６のベース・エミッタ
間電圧の合計電圧）を上回ると、トランジスタ６がオン
状態になる。トランジスタ６がオン状態になると、電源
装置本体２の制御端子２ｃが“Ｌ”レベル（グランド電
位）となるので、該電源装置本体２の出力停止機能が働
いて動作を停止する。これにより、出力端子３から過大
な出力電圧Ｖｏｕｔが出力されないので、この出力端子
３に接続された負荷が誤動作することを防止できる。

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
出力過電圧保護回路では、ツェナーダイオード５のツェ
ナー電圧とトランジスタ６のベース・エミッタ間電圧の
合計が出力過電圧保護回路の動作の設定電圧となるた
め、ツェナー電圧やトランジスタ６のベース・エミッタ
間電圧のばらつきにより、正確な設定電圧を得ることが
難しかった。また、周囲温度の変化によってそれらのば
らつきがさらに大きくなり、設定電圧の精度が低いとい
う課題があった。本発明は、前記従来技術が持っていた
課題を解決し、設定電圧の精度の高い出力過電圧保護回
路を提供することを目的とする。

【０００７】

【課題を解決するための手段】前記課題を解決するため
に、本発明のうちの第１の発明は、出力過電圧保護回路
において、直流の出力電圧を出力する装置の該出力電圧
を抵抗で分割し、該出力電圧が設定電圧以上に上昇する
と、該設定電圧に対応して設定された基準電圧を超える
第１の分割電圧を出力する第１の抵抗分割回路と、前記
出力電圧が与えられると動作して前記第１の分割電圧を
前記基準電圧と比較し、該第１の分割電圧が該基準電圧
を超えると所定の論理レベルの比較信号を出力する比較
器と、前記出力電圧を抵抗で分割し、該出力電圧が上昇
して前記設定電圧より若干低い電圧値に達したときに所
定レベルの第２の分割電圧を出力する第２の抵抗分割回
路と、トランジスタとを備えている。前記トランジスタ
は、前記第２の分割電圧が前記所定レベル以上になると
オン状態になり、前記比較器から出力される前記所定の
論理レベルの比較信号を前記装置に与えて該装置の出力
を停止させ、前記第２の分割電圧が前記所定レベルより
も低いときにオフ状態になる素子である。

【０００８】第２の発明は、第１の発明の出力過電圧保
護回路において、前記比較器は、オープンコレクタ型コ
ンパレータで構成し、前記トランジスタは、前記第２の
抵抗分割回路に接続されたベース、前記オープンコレク
タ型コンパレータの出力端子に接続されたエミッタ、及
び前記装置に接続されたコレクタを有するＮＰＮ型トラ
ンジスタで構成している。

【０００９】このような構成を採用したことにより、例
えば、電源投入時において装置から出力される出力電圧
が比較器に与えられ、何らかの原因でこの比較器から比
較信号が出力されても、第２の抵抗分割回路で分割され
た第２の分割電圧が所定レベルに達していないので、ト
ランジスタがオフ状態となり、装置への比較信号の入力
が遮断される。これにより、電源投入時において、比較
器の誤動作により装置からの出力電圧の出力が停止され
ることがない。装置から出力される出力電圧が何らかの
原因で設定電圧以上に上昇すると、第１の抵抗分割回路
から出力される第１の分割電圧と基準電圧とが比較器で
比較され、この比較器から所定の論理レベルの比較信号
が出力される。このとき、第２の抵抗分割回路から出力
される第２の分割電圧が所定レベル以上になっているの
で、トランジスタがオン状態になっている。このため、
比較器から出力された比較信号が、トランジスタを介し
て装置に与えられる。これにより、装置の出力が停止
し、過電圧による負荷の誤動作等が防止される。

【００１０】

【発明の実施の形態】図１は、本発明の実施形態を示す
直流電源装置における出力過電圧保護回路の回路図であ
る。直流電源装置は、直流の入力電圧Ｖｉｎ（例えば、
４８Ｖ）を入力する入力端子１１を有し、この入力端子
１１に電源装置本体１２を介して出力端子１３が接続さ
れている。電源装置本体１２は、入力端子１１に接続さ
れた入力端子１２ａ、グランド端子１２ｂ、制御端子１
２ｃ、及び出力端子１３に接続された出力端子１２ｄを
有し、例えば、入力端子１２ａより入力電圧Ｖｉｎを入
力し、これよりも低い一定の直流出力電圧Ｖｏｕｔ（例
えば、６Ｖ）を出力端子１２ｄから出力し、制御端子１
２ｃが“Ｌ”レベルになったときに出力を停止する装置
である。

【００１１】このような直流電源装置には、出力電圧Ｖ
ｏｕｔが何らかの原因で許容される設定電圧Ｖｔｈ１よ
り高くなったときに、出力端子１３に接続された負荷が
誤動作するのを防止するために、電源装置本体１２の出
力を停止する出力過電圧保護回路が設けられている。出
力過電圧保護回路は、第１の抵抗分割回路（例えば、直
列接続された分割抵抗２１，２２の回路）と、第１の分
割電圧Ｖａを基準電圧Ｖｔｈ２と比較して比較信号を出
力する比較器（例えば、オープンコレクタ型コンパレー
タ２４）と、第２の抵抗分割回路（例えば、直列接続さ
れた分割抵抗２５，２６の回路）と、比較器から出力さ
れた比較信号を電源装置本体１２の制御端子１２ｃへ伝
達するトランジスタ（例えば、ＮＰＮ型トランジスタ２
７）とを備えている。

【００１２】分割抵抗２１の一端は電源装置本体１２の
出力端子１２ｄに接続され、この分割抵抗２１の他端
が、分割抵抗２２を介してグランドに接続されている。
分割抵抗２１と２２の接続点からは、第１の分割電圧Ｖ
ａが出力される。分割抵抗２１と２２の接続点は、コン
パレータ２４の反転入力端子２４ａに接続され、この非
反転入力端子２４ｂが、基準電圧Ｖｔｈ２を発生する基
準電源２３を介してグランドに接続されている。コンパ
レータ２４の正電源端子２４ｃは電源装置本体１２の出
力端子１２ｄに接続され、このコンパレータ２４の負電
源端子がグランドに接続されている。電源装置本体１２
の出力端子１２ｄには、分割抵抗２５の一端が接続さ
れ、この他端が分割抵抗２６を介してグランドに接続さ
れている。

【００１３】分割抵抗２５と２６の接続点からは、第２
の分割電圧Ｖｂが出力され、この接続点がトランジスタ
２７のベースに接続されている。トランジスタ２７のエ
ミッタはコンパレータ２４の出力端子２４ｄに接続さ
れ、このトランジスタ２７のコレクタが電源装置本体１
２の制御端子１２ｃに接続されている。分割抵抗２５，
２６は、電源装置本体１２の出力電圧Ｖｏｕｔが設定電
圧Ｖｔｈ１より若干低い値に達したときに、トランジス
タ２７のベース電圧が例えば約０．７Ｖになるように設
定されている。このため、トランジスタ２７は、ベース
電圧が例えば０．７Ｖ以下のときには、エミッタが
“Ｌ”レベルになってもオン状態にならないようになっ
ている。トランジスタ２７がオン状態になると、コレク
タ電流Ｉｃが流れる。

【００１４】図３は、図１中のオープンコレクタ型コン
パレータ２４の構成例を示す回路図である。このオープ
ンコレクタ型コンパレータ２４は、回路構成が比較的簡
単であるため安価な回路であり、通常、電源電圧が１．
６Ｖ以上で動作可能である。コンパレータ２４では、出
力電圧Ｖｏｕｔが印加される電源端子２４ｃに、定電流
回路３１を介してＰＮＰ型トランジスタ３２及び３３の
エミッタが接続され、これらのベースにＰＮＰ型トラン
ジスタ３４及び３５のエミッタが接続されている。トラ
ンジスタ３４のベースは、第１の分割電圧Ｖａが入力さ
れる反転入力端子２４ａに接続されている。トランジス
タ３５のベースは、基準電圧Ｖｔｈ２がに入力される非
反転入力端子２４ｂに接続されている。トランジスタ３
４及び３５のコレクタは、グランドに接続されている。

【００１５】トランジスタ３２のコレクタは、ＮＰＮ型
トランジスタ３６のコレクタ及びベースに接続され、こ
のトランジスタ３６のエミッタがグランドに接続されて
いる。トランジスタ３３のコレクタは、ＮＰＮ型トラン
ジスタ３７のコレクタに接続され、このトランジスタ３
７のエミッタがグランドに接続されている。トランジス
タ３６及び３７のベースは、共通接続されている。

【００１６】電源端子２４ｃには、定電流回路３８を介
して、ＮＰＮ型トランジスタ３９のコレクタ及びＮＰＮ
型トランジスタ４０のベースが接続されている。トラン
ジスタ３９のベースは、トランジスタ３７のコレクタに
接続され、このトランジスタ３９のエミッタがグランド
に接続されている。トランジスタ４０のコレクタは出力
端子２４ｄに接続され、このトランジスタ４０のエミッ
タがグランドに接続されている。

【００１７】このような構成のコンパレータ２４では、
反転入力端子２４ａに入力される第１の分割電圧Ｖａ
が、非反転入力端子２４ｂに入力される基準電圧Ｖｔｈ
２を超えると、トランジスタ３４がオフ状態になると共
にトランジスタ３５がオン状態になる。これにより、ト
ランジスタ３２及び３６がオフ状態になると共に、トラ
ンジスタ３３及び３７がオン状態になる。トランジスタ
３７がオン状態になると、このコレクタが“Ｌ”レベル
になり、トランジスタ３９がオフ状態になる。トランジ
スタ３９がオフ状態になると、定電流回路３８の出力電
流によってトランジスタ４０のベース・エミッタ間にバ
イアス電流が流れ、このトランジスタ４０がオン状態に
なり、このコレクタに接続された出力端子２４ｄが
“Ｌ”レベルになる。これに対し、反転入力端子２４ａ
に入力される第１の分割電圧Ｖａが、非反転入力端子２
４ｂに入力される基準電圧Ｖｔｈ２よりも低いときに
は、トランジスタ４０がオフ状態になり、出力端子２４
ｄがハイインピーダンス状態になる。

【００１８】図４は、図１及び図３の各部の電圧及び電
流波形を示す動作波形図である。以下、この図４を参照
しつつ、図１及び図３の動作を説明する。図４の時刻ｔ
０において、直流の入力電圧Ｖｉｎが入力端子１１に与
えられると、電源装置本体１２が動作して出力端子１２
ｄから出力される出力電圧Ｖｏｕｔが徐々に立ち上がっ
ていく。オープンコレクタ型コンパレータ２４は、通
常、電源電圧１．６Ｖ以上で動作可能であるが、電源端
子２４ｃに出力電圧Ｖｏｕｔが印加されると、時刻ｔ１
において、内部のトランジスタ４０に一瞬バイアス電流
が流れてオン状態になり、このコンパレータ２４の出力
端子２４ｄが一瞬“Ｌ”レベルになる。

【００１９】この理由は、コンパレータ２４の内部のト
ランジスタ３９は、トランジスタ３５，３３が動作し、
トランジスタ３９のベースに電流が流入して初めて動作
するので、動作遅れが大きい。これに対し、トランジス
タ４０は、トランジスタ３９の動作が遅れオフしている
期間、定電流回路３８によってベースがドライブされ、
オン状態になるためである。

【００２０】これを防止するために、本実施形態では、
分割抵抗２５，２６及びトランジスタ２７を設けてい
る。即ち、出力電圧Ｖｏｕｔが出力過電圧保護回路の設
定電圧Ｖｔｈ１より若干低い値に達したときに、トラン
ジスタ２７のベース電圧が約０．７Ｖになるように分割
抵抗２５，２６の抵抗値が設定されている。このため、
出力電圧Ｖｏｕｔが設定電圧Ｖｔｈ１以下ではトランジ
スタ２７のベース電圧が０．７Ｖ以下になり、コンパレ
ータ２４の出力端子２４ｄに接続されたエミッタが
“Ｌ”レベルになっても、トランジスタ２７はオンしな
い。よって、出力電圧Ｖｏｕｔが上昇する過程（時刻ｔ
１）で、コンパレータ２４の出力端子２４ｄが“Ｌ”レ
ベルになったことにより、トランジスタ２７がオン状態
になることがなく、出力過電圧保護回路が誤動作するこ
ともない。

【００２１】電源装置本体１２の出力端子１２ｄから出
力される出力電圧Ｖｏｕｔが立上がり、図４の時刻ｔ２
になると、この電源装置本体１２の安定化動作によって
出力電圧Ｖｏｕｔが一定レベルに維持される。入力電圧
Ｖｉｎが変動したり、出力端子１３の出力電流が変動
し、出力電圧Ｖｏｕｔが一定電圧から上昇し、図４の時
刻ｔ３において、出力電圧Ｖｏｕｔが設定電圧Ｖｔｈ１
を超えると、分割抵抗２１及び２２によって分割された
分割電圧Ｖａが、基準電圧Ｖｔｈ２を超えるので、コン
パレータ２４内のトランジスタ４０がオン状態になり、
このコンパレータ２４の出力端子２４ｄが“Ｌ”レベル
になる。出力端子２４ｄが“Ｌ”レベルになると、トラ
ンジスタ２７もオン状態となり、電源装置本体１２ｃの
制御端子が“Ｌ”レベルになってこの電源装置本体１２
の動作が停止し、出力電圧Ｖｏｕｔの出力が停止され
る。これにより、出力端子１３に接続された負荷の誤動
作を防止することができる。

【００２２】以上のように、本実施形態では、次のよう
な効果がある。本実施形態では、オープンコレクタ型コ
ンパレータ２４を用い、このコンパレータ２４の反転入
力端子２４ａに、出力電圧Ｖｏｕｔに比例した分割電圧
Ｖａを入力し、非反転入力端子２４ｂに基準電圧Ｖｔｈ
２を加え、出力電圧Ｖｏｕｔが出力過電圧保護回路の設
定電圧Ｖｔｈ１より若干低い値に達したときにトランジ
スタ２７のベース電圧が約０．７Ｖになるように選んだ
電圧を分割抵抗２５，２６により作成して該トランジス
タ２７のベースに加え、このトランジスタ２７のエミッ
タをコンパレータ２４の出力端子２４ｄに接続し、該ト
ランジスタ２７がオン状態になったときに電源装置本体
１２からの出力電圧Ｖｏｕｔの出力を停止するようにし
ている。このため、電源装置本体１２の出力電圧Ｖｏｕ
ｔが零から上昇するときに、コンパレータ２４がその入
力に依らず内部回路の動作順序の問題で出力端子２４ｄ
が一瞬“Ｌ”レベル状態になっても、トランジスタ２７
が一瞬オンして出力過電圧保護回路が働いてしまうこと
がなく、所定の過電圧保護機能を得ることができる。さ
らに、分割抵抗２１，２２により生成した分割電圧Ｖ
ａ、分割抵抗２５，２６により生成した分割電圧Ｖｂ、
及び基準電圧Ｖｔｈ２のばらつきが少なく、特に周囲温
度の変化に対してもこれらのばらつきが少ないので、出
力過電圧保護回路の設定電圧Ｖｔｈ１の精度を向上でき
る。

【００２３】なお、本発明は上記実施形態に限定され
ず、種々の変形が可能である。この変形例としては、例
えば、次の（ａ）〜（ｃ）のようなものがある。 （ａ） 上記実施形態では、安価なオープンコレクタ型
コンパレータ２４を用いたが、これは図３の回路以外の
回路で構成してもよく、あるいはオープンコレクタ型コ
ンパレータ２４以外の比較器を用いることも可能であ
る。

【００２４】（ｂ） オープンコレクタ型コンパレータ
２４の誤動作を防止するために設けたＮＰＮ型トランジ
スタ２７は、該コンパレータ２４の内部回路の変更に対
応して、ＰＮＰ型トランジスタや、電界効果トランジス
タ（ＦＥＴ）等の他のトランジスタを用いてもよい。他
のトランジスタを用いる場合には、このトランジスタの
バイアス回路等を任意に変更すればよい。 （ｃ） 電源装置本体１２を直流電源装置で構成した
が、本発明ではこの装置に限定せず、直流の出力電圧Ｖ
ｏｕｔを出力する装置であれば、本発明の出力過電圧保
護回路を種々の装置に適用できる。

【００２５】

【発明の効果】以上詳細に説明したように、第１の発明
によれば、第１の抵抗分割手段で生成した第１の分割電
圧と基準電圧とを比較器で比較し、第２の抵抗分割回路
で生成した第２の分割電圧が所定レベル以上になったと
きにトランジスタをオン状態にし、該比較器から出力さ
れた比較信号によって装置の出力を停止させるようにし
たので、第２の抵抗分割回路及びトランジスタによって
比較器の誤動作を的確に防止できる。さらに、第１及び
第２の抵抗分割回路で生成する第１及び第２の分割電圧
と、比較器に与える基準電圧とは、ばらつきが少なく、
特に周囲温度の変化に対してもばらつきがより少ないの
で、出力過電圧保護回路の設定電圧の精度を向上でき
る。

【００２６】第２の発明によれば、比較器をオープンコ
レクタ型コンパレータで構成したので、比較的簡単でか
つ安価な回路構成にすることができる。しかも、装置か
ら出力される出力電圧が零から一定の電圧へ上昇すると
きに、オープンコレクタ型コンパレータの出力が例えば
“Ｌ”レベルになるという誤動作を起こしても、ＮＰＮ
型トランジスタをオフ状態にすることによって該コンパ
レータから出力される比較信号の装置への入力を阻止
し、出力過電圧保護回路の誤動作を的確に防止すること
ができる。

【図面の簡単な説明】

【図１】本発明の実施形態を示す出力過電圧保護回路の
回路図である。

【図２】従来の出力過電圧保護回路を示す回路図であ
る。

【図３】図１中のコンパレータの回路図である。

【図４】図１及び図３の動作波形図である。

【符号の説明】

１２ 電源装置本体 ２１，２２，２５，２６ 分割抵抗 ２３ 基準電源 ２４ コンパレータ ２７ ＮＰＮ型トランジスタ Ｖａ，Ｖｂ 分割電圧 Ｖｉｎ 入力電圧 Ｖｏｕｔ 出力電圧 Ｖｔｈ１ 設定電圧 Ｖｔｈ２ 基準電圧

Claims (2)

【特許請求の範囲】
1. 【請求項１】 直流の出力電圧を出力する装置の該出力
   電圧を抵抗で分割し、該出力電圧が設定電圧以上に上昇
   すると、該設定電圧に対応して設定された基準電圧を超
   える第１の分割電圧を出力する第１の抵抗分割回路と、 前記出力電圧が与えられると動作して前記第１の分割電
   圧を前記基準電圧と比較し、該第１の分割電圧が該基準
   電圧を超えると所定の論理レベルの比較信号を出力する
   比較器と、 前記出力電圧を抵抗で分割し、該出力電圧が上昇して前
   記設定電圧より若干低い電圧値に達したときに所定レベ
   ルの第２の分割電圧を出力する第２の抵抗分割回路と、 前記第２の分割電圧が前記所定レベル以上になるとオン
   状態になり、前記比較器から出力される前記所定の論理
   レベルの比較信号を前記装置に与えて該装置の出力を停
   止させ、前記第２の分割電圧が前記所定レベルよりも低
   いときにオフ状態になるトランジスタと、 を備えたことを特徴とする出力過電圧保護回路。
2. 【請求項２】 前記比較器は、オープンコレクタ型コン
   パレータで構成し、 前記トランジスタは、前記第２の抵抗分割回路に接続さ
   れたベース、前記オープンコレクタ型コンパレータの出
   力端子に接続されたエミッタ、及び前記装置に接続され
   たコレクタを有するＮＰＮ型トランジスタで構成したこ
   とを特徴とする請求項１記載の出力過電圧保護回路。