JPH0674981A - 電流値検出回路及び過電流遮断回路 - Google Patents
電流値検出回路及び過電流遮断回路Info
- Publication number
- JPH0674981A JPH0674981A JP23038392A JP23038392A JPH0674981A JP H0674981 A JPH0674981 A JP H0674981A JP 23038392 A JP23038392 A JP 23038392A JP 23038392 A JP23038392 A JP 23038392A JP H0674981 A JPH0674981 A JP H0674981A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- differential amplifier
- source
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【目的】 抵抗器を用いずに電流値を検出する電流値検
出回路及びこれを用いた過電流遮断回路を提供するこ
と。 【構成】 電流供給線路１０の途中にＭＯＳ型のＦＥＴ
１１を介在させ、ドレイン・ソース間に通電されるよう
に接続する。ドレイン・ソース間に生じる電圧を演算増
幅器Ｑで増幅すると共に、演算増幅器Ｑの出力電圧Ｖ１
をダイオードＤを介して入力側に負帰還させる。さら
に、比較器１３、抵抗器１５及びツェナーダイオード１
６によって、電圧Ｖ１が基準電源１４の電圧以上となっ
たときにＦＥＴ１１のゲート・ソース間に逆バイアス電
圧を印加し、ＦＥＴ１１をオフ状態とする。 【効果】 周囲温度の影響をほとんど受けずに正確な電
流値を検出することができ、過電流を確実に遮断するこ
とができると共に、小型に形成できる。
出回路及びこれを用いた過電流遮断回路を提供するこ
と。 【構成】 電流供給線路１０の途中にＭＯＳ型のＦＥＴ
１１を介在させ、ドレイン・ソース間に通電されるよう
に接続する。ドレイン・ソース間に生じる電圧を演算増
幅器Ｑで増幅すると共に、演算増幅器Ｑの出力電圧Ｖ１
をダイオードＤを介して入力側に負帰還させる。さら
に、比較器１３、抵抗器１５及びツェナーダイオード１
６によって、電圧Ｖ１が基準電源１４の電圧以上となっ
たときにＦＥＴ１１のゲート・ソース間に逆バイアス電
圧を印加し、ＦＥＴ１１をオフ状態とする。 【効果】 周囲温度の影響をほとんど受けずに正確な電
流値を検出することができ、過電流を確実に遮断するこ
とができると共に、小型に形成できる。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＯＳ型の電界効果ト
ランジスタを用いた電流値検出回路及び過電流遮断回路
に関するものである。
ランジスタを用いた電流値検出回路及び過電流遮断回路
に関するものである。
【０００２】
【従来の技術】従来、半導体素子をスイッチとして使用
する過電流遮断回路としては、図２に示すように電流供
給線路１に抵抗器２及び電界効果トランジスタ（ＦＥ
Ｔ）３等の半導体素子を介在させ、抵抗器２を用いて通
電電流値を検出し、この検出値と所定の基準値とを比較
回路４によって比較し、ＦＥＴ３のオンオフを制御する
ものが知られている。
する過電流遮断回路としては、図２に示すように電流供
給線路１に抵抗器２及び電界効果トランジスタ（ＦＥ
Ｔ）３等の半導体素子を介在させ、抵抗器２を用いて通
電電流値を検出し、この検出値と所定の基準値とを比較
回路４によって比較し、ＦＥＴ３のオンオフを制御する
ものが知られている。
【０００３】前述の構成によれば、電流供給線路１の途
中に抵抗器２を直列に介在させることにより、抵抗器２
の両端には通電電流に対応した電位差Ｖが生じる。この
電位差Ｖを所定位の基準電圧と比較し、電位差Ｖが基準
電圧以上となったときにＦＥＴ３をオフ状態としてい
る。これにより、負荷への電流供給が遮断され、負荷の
損傷或いは破壊を自動的に防止することができる。
中に抵抗器２を直列に介在させることにより、抵抗器２
の両端には通電電流に対応した電位差Ｖが生じる。この
電位差Ｖを所定位の基準電圧と比較し、電位差Ｖが基準
電圧以上となったときにＦＥＴ３をオフ状態としてい
る。これにより、負荷への電流供給が遮断され、負荷の
損傷或いは破壊を自動的に防止することができる。
【０００４】
【発明が解決しようとする課題】しかしながら、前述し
た従来の過電流遮断回路においては、抵抗器２の特性が
安定していれば比較的精度の高い電流値を検出すること
ができるが、電流供給線路１に抵抗器２及びＦＥＴ３が
介在されているので、抵抗器２及びＦＥＴ３の内部抵抗
により電力が消費されると共に、入出力端子間の電圧降
下が大きくなってしまう。さらに、抵抗器２を用いるた
めに小型化ができないという問題点があった。
た従来の過電流遮断回路においては、抵抗器２の特性が
安定していれば比較的精度の高い電流値を検出すること
ができるが、電流供給線路１に抵抗器２及びＦＥＴ３が
介在されているので、抵抗器２及びＦＥＴ３の内部抵抗
により電力が消費されると共に、入出力端子間の電圧降
下が大きくなってしまう。さらに、抵抗器２を用いるた
めに小型化ができないという問題点があった。
【０００５】本発明の目的は上記の問題点に鑑み、抵抗
器を用いずに電流値を検出する電流値検出回路及びこれ
を用いた過電流遮断回路を提供することにある。
器を用いずに電流値を検出する電流値検出回路及びこれ
を用いた過電流遮断回路を提供することにある。
【０００６】
【課題を解決するための手段】本発明は上記の目的を達
成するために請求項１では、線路を流れる電流の値を検
出する電流値検出回路において、電流値検出対象となる
線路の途中に介在され、ソース及びドレインが前記線路
に接続されたＭＯＳ型の電界効果トランジスタと、該電
界効果トランジスタのソース電圧及びドレイン電圧を入
力電圧とする差動増幅回路と、該差動増幅回路の出力端
子にアノードが接続されたダイオードを含み、該ダイオ
ードのカソード電圧を前記差動増幅回路の入力に帰還す
る帰還回路とを設けた電流値検出回路を提案する。
成するために請求項１では、線路を流れる電流の値を検
出する電流値検出回路において、電流値検出対象となる
線路の途中に介在され、ソース及びドレインが前記線路
に接続されたＭＯＳ型の電界効果トランジスタと、該電
界効果トランジスタのソース電圧及びドレイン電圧を入
力電圧とする差動増幅回路と、該差動増幅回路の出力端
子にアノードが接続されたダイオードを含み、該ダイオ
ードのカソード電圧を前記差動増幅回路の入力に帰還す
る帰還回路とを設けた電流値検出回路を提案する。
【０００７】また、請求項２では、供給電流が所定の基
準値以上となったときに電流供給線路を遮断する過電流
遮断回路において、前記電流供給線路の途中に介在さ
れ、ソース及びドレインが前記電流供給線路に接続され
たＭＯＳ型の電界効果トランジスタと、該電界効果トラ
ンジスタのソース電圧及びドレイン電圧を入力電圧とす
る差動増幅回路と、該差動増幅回路の出力端子にアノー
ドが接続されたダイオードを含み、該ダイオードのカソ
ード電圧を前記差動増幅回路の入力に帰還する帰還回路
と、前記差動増幅回路の出力電圧を所定の基準電圧と比
較し、前記差動増幅回路の出力電圧が前記基準電圧以上
となったときに所定の電圧を出力する比較回路と、該比
較回路の出力電圧に基づいて、前記電界効果トランジス
タのゲート・ソース間の逆バイアス電圧を制御する電圧
制御回路とを設けた過電流遮断回路を提案する。
準値以上となったときに電流供給線路を遮断する過電流
遮断回路において、前記電流供給線路の途中に介在さ
れ、ソース及びドレインが前記電流供給線路に接続され
たＭＯＳ型の電界効果トランジスタと、該電界効果トラ
ンジスタのソース電圧及びドレイン電圧を入力電圧とす
る差動増幅回路と、該差動増幅回路の出力端子にアノー
ドが接続されたダイオードを含み、該ダイオードのカソ
ード電圧を前記差動増幅回路の入力に帰還する帰還回路
と、前記差動増幅回路の出力電圧を所定の基準電圧と比
較し、前記差動増幅回路の出力電圧が前記基準電圧以上
となったときに所定の電圧を出力する比較回路と、該比
較回路の出力電圧に基づいて、前記電界効果トランジス
タのゲート・ソース間の逆バイアス電圧を制御する電圧
制御回路とを設けた過電流遮断回路を提案する。
【０００８】
【作用】本発明の請求項１によれば、線路に通電される
と、該線路の途中に介在された電界効果トランジスタの
内部抵抗により、該電界効果トランジスタのドレイン・
ソース間に電圧が生じる。この電圧は通電電流値に比例
したものとなり、該電圧が差動増幅回路によって増幅さ
れて出力される。また、前記差動増幅回路の出力電圧は
ダイオードを含む帰還回路を介して前記差動増幅回路の
入力に帰還される。ここで、前記電界効果トランジスタ
のドレイン・ソース間のオン抵抗は、周囲温度にほぼ比
例するものであるのに対して、前記ダイオードの順方向
電圧は周囲温度にほぼ反比例するものとなり、さらに前
記ダイオードのカソード電圧は常時ほぼ一定となるの
で、周囲温度の変化による、前記オン抵抗変化のための
電圧変動と、前記ダイオードの順方向電圧の変動とが互
いに相殺され、前記差動増幅回路の出力電圧は周囲温度
の影響を受けずに前記線路を流れる電流値に対応したも
のとなる。
と、該線路の途中に介在された電界効果トランジスタの
内部抵抗により、該電界効果トランジスタのドレイン・
ソース間に電圧が生じる。この電圧は通電電流値に比例
したものとなり、該電圧が差動増幅回路によって増幅さ
れて出力される。また、前記差動増幅回路の出力電圧は
ダイオードを含む帰還回路を介して前記差動増幅回路の
入力に帰還される。ここで、前記電界効果トランジスタ
のドレイン・ソース間のオン抵抗は、周囲温度にほぼ比
例するものであるのに対して、前記ダイオードの順方向
電圧は周囲温度にほぼ反比例するものとなり、さらに前
記ダイオードのカソード電圧は常時ほぼ一定となるの
で、周囲温度の変化による、前記オン抵抗変化のための
電圧変動と、前記ダイオードの順方向電圧の変動とが互
いに相殺され、前記差動増幅回路の出力電圧は周囲温度
の影響を受けずに前記線路を流れる電流値に対応したも
のとなる。
【０００９】また、請求項２によれば、電流供給線路に
通電されると、該電流供給線路の途中に介在された電界
効果トランジスタの内部抵抗により、該電界効果トラン
ジスタのドレイン・ソース間に電圧が生じる。該電圧は
通電電流値に比例したものとなり、該電圧が差動増幅回
路によって増幅されて出力される。また、前記差動増幅
回路の出力電圧はダイオードを含む帰還回路を介して前
記差動増幅回路の入力に帰還される。ここで、前記電界
効果トランジスタのドレイン・ソース間のオン抵抗は、
周囲温度にほぼ比例するものであるのに対して、前記ダ
イオードの順方向電圧は周囲温度にほぼ反比例するもの
となり、さらに前記ダイオードのカソード電圧は常時ほ
ぼ一定となるので、周囲温度の変化による、前記オン抵
抗変化のための電圧変動と、前記ダイオードの順方向電
圧の変動とが互いに相殺され、前記差動増幅回路の出力
電圧は周囲温度の影響を受けずに前記電流供給線路を流
れる電流値に対応したものとなる。また、前記差動増幅
回路から出力された電圧は、比較回路によって所定の基
準電圧と比較され、前記差動増幅回路の出力電圧が前記
基準電圧以上となったときに比較回路から所定の電圧が
出力される。さらに、電圧制御回路によって、前記比較
回路からの出力電圧に基づいて前記電界効果トランジス
タのゲート・ソース間の逆バイアス電圧が制御され、前
記差動増幅回路の出力電圧が前記基準電圧以上となった
ときには、前記電界効果トランジスタはオフ状態とされ
て、前記電流供給線路が遮断され負荷等への電流供給が
停止される。
通電されると、該電流供給線路の途中に介在された電界
効果トランジスタの内部抵抗により、該電界効果トラン
ジスタのドレイン・ソース間に電圧が生じる。該電圧は
通電電流値に比例したものとなり、該電圧が差動増幅回
路によって増幅されて出力される。また、前記差動増幅
回路の出力電圧はダイオードを含む帰還回路を介して前
記差動増幅回路の入力に帰還される。ここで、前記電界
効果トランジスタのドレイン・ソース間のオン抵抗は、
周囲温度にほぼ比例するものであるのに対して、前記ダ
イオードの順方向電圧は周囲温度にほぼ反比例するもの
となり、さらに前記ダイオードのカソード電圧は常時ほ
ぼ一定となるので、周囲温度の変化による、前記オン抵
抗変化のための電圧変動と、前記ダイオードの順方向電
圧の変動とが互いに相殺され、前記差動増幅回路の出力
電圧は周囲温度の影響を受けずに前記電流供給線路を流
れる電流値に対応したものとなる。また、前記差動増幅
回路から出力された電圧は、比較回路によって所定の基
準電圧と比較され、前記差動増幅回路の出力電圧が前記
基準電圧以上となったときに比較回路から所定の電圧が
出力される。さらに、電圧制御回路によって、前記比較
回路からの出力電圧に基づいて前記電界効果トランジス
タのゲート・ソース間の逆バイアス電圧が制御され、前
記差動増幅回路の出力電圧が前記基準電圧以上となった
ときには、前記電界効果トランジスタはオフ状態とされ
て、前記電流供給線路が遮断され負荷等への電流供給が
停止される。
【００１０】
【実施例】以下、図面に基づいて本発明の一実施例を説
明する。図１は、一実施例における過電流遮断回路を示
す回路図である。図において、１０は電流供給線路、１
１はＭＯＳ型Ｐチャネルの電界効果トランジスタ（以
下、ＦＥＴと称する）、１２は負帰還型の差動増幅回
路、１３は演算増幅器からなる比較器、１４は基準電
源、１５は抵抗器、１６はツェナーダイオードである。
明する。図１は、一実施例における過電流遮断回路を示
す回路図である。図において、１０は電流供給線路、１
１はＭＯＳ型Ｐチャネルの電界効果トランジスタ（以
下、ＦＥＴと称する）、１２は負帰還型の差動増幅回
路、１３は演算増幅器からなる比較器、１４は基準電
源、１５は抵抗器、１６はツェナーダイオードである。
【００１１】ＦＥＴ１１のソースは入力端子ＩＮ及びツ
ェナーダイオード１６のカソードに、またドレインは出
力端子ＯＵＴにそれぞれ接続されると共に、ゲートはツ
ェナーダイオード１６のカソード及び抵抗器１５を介し
て比較器１３の出力端子に接続されている。
ェナーダイオード１６のカソードに、またドレインは出
力端子ＯＵＴにそれぞれ接続されると共に、ゲートはツ
ェナーダイオード１６のカソード及び抵抗器１５を介し
て比較器１３の出力端子に接続されている。
【００１２】差動増幅回路１２は、演算増幅器Ｑ、ダイ
オードＤ、及び抵抗器Ｒ１〜Ｒ５から構成され、演算増
幅器Ｑの非反転入力端子は抵抗器Ｒ１を介してＦＥＴ１
１のソースに接続されると共に、抵抗器Ｒ２を介して接
地されている。また、反転入力端子は抵抗器Ｒ３を介し
てＦＥＴ１１のドレインに接続され、出力端子はダイオ
ードＤのアノード及び比較器１３の非反転入力端子に接
続されている。ダイオードＤのカソードは抵抗器Ｒ４を
介して演算増幅器Ｑの反転入力端子に接続されると共
に、抵抗器Ｒ５を介して接地されている。さらに、比較
器１３の反転入力端子には基準電源１４の電圧が印加さ
れ、その電源端子は入力端子ＩＮに接続されている。こ
れにより、比較器１３の出力電圧のローレベルは０Ｖ
で、またハイレベルは入力端子ＩＮへの印加電圧と同レ
ベルで出力される。また、基準電源１４の電圧は遮断対
象となる電流値に対応した値に予め設定されている。
オードＤ、及び抵抗器Ｒ１〜Ｒ５から構成され、演算増
幅器Ｑの非反転入力端子は抵抗器Ｒ１を介してＦＥＴ１
１のソースに接続されると共に、抵抗器Ｒ２を介して接
地されている。また、反転入力端子は抵抗器Ｒ３を介し
てＦＥＴ１１のドレインに接続され、出力端子はダイオ
ードＤのアノード及び比較器１３の非反転入力端子に接
続されている。ダイオードＤのカソードは抵抗器Ｒ４を
介して演算増幅器Ｑの反転入力端子に接続されると共
に、抵抗器Ｒ５を介して接地されている。さらに、比較
器１３の反転入力端子には基準電源１４の電圧が印加さ
れ、その電源端子は入力端子ＩＮに接続されている。こ
れにより、比較器１３の出力電圧のローレベルは０Ｖ
で、またハイレベルは入力端子ＩＮへの印加電圧と同レ
ベルで出力される。また、基準電源１４の電圧は遮断対
象となる電流値に対応した値に予め設定されている。
【００１３】次に、前述の構成よりなる本実施例の動作
を説明する。前述した過電流遮断回路を使用する際に
は、過剰電流が流れたときに電流を遮断したい電流供給
線路１０の途中に前述した過電流遮断回路を介在させ、
供給電流がＦＥＴ１１のソース・ドレインを流れるよう
に入力端子ＩＮ、及び出力端子ＯＵＴを接続する。これ
により、ＦＥＴ１１のソース・ドレイン間には、ＦＥＴ
１１の内部抵抗による電圧効果が発生し、ソース電圧及
びドレイン電圧の間には電位差Ｖｒが生じる。この電位
差ＶｒはＦＥＴ１１のソース・ドレインを流れる電流
値、即ち電流供給線路１０を流れる電流の値に比例した
ものとなる。
を説明する。前述した過電流遮断回路を使用する際に
は、過剰電流が流れたときに電流を遮断したい電流供給
線路１０の途中に前述した過電流遮断回路を介在させ、
供給電流がＦＥＴ１１のソース・ドレインを流れるよう
に入力端子ＩＮ、及び出力端子ＯＵＴを接続する。これ
により、ＦＥＴ１１のソース・ドレイン間には、ＦＥＴ
１１の内部抵抗による電圧効果が発生し、ソース電圧及
びドレイン電圧の間には電位差Ｖｒが生じる。この電位
差ＶｒはＦＥＴ１１のソース・ドレインを流れる電流
値、即ち電流供給線路１０を流れる電流の値に比例した
ものとなる。
【００１４】ＦＥＴ１１のソース・ドレイン間に発生し
た電位差Ｖｒは差動増幅回路１２によって増幅され、電
圧Ｖ１として出力される。従って、差動増幅回路１２の
出力電圧Ｖ１は電流供給線路１０を流れる電流の値に比
例したものとなり、この電圧Ｖ１によって電流値を検出
することができる。
た電位差Ｖｒは差動増幅回路１２によって増幅され、電
圧Ｖ１として出力される。従って、差動増幅回路１２の
出力電圧Ｖ１は電流供給線路１０を流れる電流の値に比
例したものとなり、この電圧Ｖ１によって電流値を検出
することができる。
【００１５】さらに、電圧Ｖ１は比較器１３によって基
準電源の電圧Ｖthと比較され、電圧Ｖ１が基準電圧Ｖth
以上になったときに比較器の出力電圧はハイレベルとさ
れる。即ち、電流供給線路１０を流れる電流の値が前述
した遮断対象となる電流値以上となったときに、比較器
１３からハイレベルの電圧が出力され、ＦＥＴ１１のゲ
ート・ソース間に電位差が無くなり、ＦＥＴ１１はオフ
状態となる。
準電源の電圧Ｖthと比較され、電圧Ｖ１が基準電圧Ｖth
以上になったときに比較器の出力電圧はハイレベルとさ
れる。即ち、電流供給線路１０を流れる電流の値が前述
した遮断対象となる電流値以上となったときに、比較器
１３からハイレベルの電圧が出力され、ＦＥＴ１１のゲ
ート・ソース間に電位差が無くなり、ＦＥＴ１１はオフ
状態となる。
【００１６】一方、ＭＯＳ型ＦＥＴ１１のドレイン・ソ
ース間のオン抵抗は、図３に示すように周囲温度Ｔｃが
上昇するにつれて増加する特性を示す。また、ダイオー
ドＤの周囲温度に対する順方向電圧ＶF は、図４の特性
曲線に示すように、周囲温度Ｔｃが上昇するにつれて減
少する特性を示す。従って、差動増幅回路１２の抵抗器
Ｒ１〜Ｒ４の抵抗値を所定値に設定することにより、Ｆ
ＥＴ１１のドレイン・ソース間の電位差Ｖｒにおける温
度変化成分ΔＶｒと、ダイオードＤの順方向電圧ＶF に
おける温度変化成分ΔＶF とが相殺され、周囲温度が変
化しても演算増幅器Ｑの出力電圧Ｖ１の変動はほとんど
無くなる。本実施例における実測値では、周囲温度Ｔｃ
が２５゜Ｃのときを基準として、周囲温度Ｔｃを０゜Ｃ
〜８０゜Ｃまで変化させたときの電圧Ｖ１の変動率は、
図５に示すように約−１％〜＋２％程度であった。
ース間のオン抵抗は、図３に示すように周囲温度Ｔｃが
上昇するにつれて増加する特性を示す。また、ダイオー
ドＤの周囲温度に対する順方向電圧ＶF は、図４の特性
曲線に示すように、周囲温度Ｔｃが上昇するにつれて減
少する特性を示す。従って、差動増幅回路１２の抵抗器
Ｒ１〜Ｒ４の抵抗値を所定値に設定することにより、Ｆ
ＥＴ１１のドレイン・ソース間の電位差Ｖｒにおける温
度変化成分ΔＶｒと、ダイオードＤの順方向電圧ＶF に
おける温度変化成分ΔＶF とが相殺され、周囲温度が変
化しても演算増幅器Ｑの出力電圧Ｖ１の変動はほとんど
無くなる。本実施例における実測値では、周囲温度Ｔｃ
が２５゜Ｃのときを基準として、周囲温度Ｔｃを０゜Ｃ
〜８０゜Ｃまで変化させたときの電圧Ｖ１の変動率は、
図５に示すように約−１％〜＋２％程度であった。
【００１７】従って、周囲温度の影響を受けること無
く、正確に過電流の遮断を行うことができる。また、従
来例のように抵抗器を使用していないので、消費電力及
び入出力端子間の電圧降下を低減することができると共
に、形状を小型に形成することができる。
く、正確に過電流の遮断を行うことができる。また、従
来例のように抵抗器を使用していないので、消費電力及
び入出力端子間の電圧降下を低減することができると共
に、形状を小型に形成することができる。
【００１８】
【発明の効果】以上説明したように本発明の請求項１の
電流値検出回路によれば、線路の途中に介在されたＭＯ
Ｓ型電界効果トランジスタのドレイン・ソース間に生じ
る電圧を用いて前記線路を流れる電流値を検出するの
で、従来の抵抗器を用いたものに比べて消費電力、及び
入出力端子間の電圧降下を低減できると共に、小型に形
成することができる。さらに、前記電界効果トランジス
タにおける周囲温度による前記ドレイン・ソース間の電
圧変動が、ダイオードの順方向電圧の変動と互いに相殺
されるので、周囲温度の影響をほとんど受けずに正確な
電流値を検出することができる。
電流値検出回路によれば、線路の途中に介在されたＭＯ
Ｓ型電界効果トランジスタのドレイン・ソース間に生じ
る電圧を用いて前記線路を流れる電流値を検出するの
で、従来の抵抗器を用いたものに比べて消費電力、及び
入出力端子間の電圧降下を低減できると共に、小型に形
成することができる。さらに、前記電界効果トランジス
タにおける周囲温度による前記ドレイン・ソース間の電
圧変動が、ダイオードの順方向電圧の変動と互いに相殺
されるので、周囲温度の影響をほとんど受けずに正確な
電流値を検出することができる。
【００１９】また、請求項２の過電流遮断回路によれ
ば、電流供給線路の途中に介在された電流遮断用のＭＯ
Ｓ型電界効果トランジスタのドレイン・ソース間に生じ
る電圧を用いて前記電流供給線路を流れる電流値を検出
するので、従来の抵抗器を用いたものに比べて消費電
力、及び入出力端子間の電圧降下を低減できると共に、
小型に形成することができる。さらに、前記電界効果ト
ランジスタにおける周囲温度による前記ドレイン・ソー
ス間の電圧変動が、ダイオードの順方向電圧の変動と互
いに相殺され、周囲温度の影響をほとんど受けずに正確
な電流値を検出することができるので、前記電流供給線
路を流れる電流の値が設定値以上となったときに確実に
電流を遮断することができるという非常に優れた効果を
奏するものである。
ば、電流供給線路の途中に介在された電流遮断用のＭＯ
Ｓ型電界効果トランジスタのドレイン・ソース間に生じ
る電圧を用いて前記電流供給線路を流れる電流値を検出
するので、従来の抵抗器を用いたものに比べて消費電
力、及び入出力端子間の電圧降下を低減できると共に、
小型に形成することができる。さらに、前記電界効果ト
ランジスタにおける周囲温度による前記ドレイン・ソー
ス間の電圧変動が、ダイオードの順方向電圧の変動と互
いに相殺され、周囲温度の影響をほとんど受けずに正確
な電流値を検出することができるので、前記電流供給線
路を流れる電流の値が設定値以上となったときに確実に
電流を遮断することができるという非常に優れた効果を
奏するものである。
【図１】本発明の一実施例を示す回路図
【図２】従来例を示す構成図
【図３】ＭＯＳ型電界効果トランジスタのドレイン・ソ
ース間電圧の温度特性を示す図
ース間電圧の温度特性を示す図
【図４】ダイオードの順方向電圧の温度特性を示す図
【図５】一実施例の温度特性を示す図
１０…電流供給線路、１１…ＭＯＳ型電界効果トランジ
スタ、１２…差動増幅回路、１３…比較器、１４…基準
電源、１５…抵抗器、１６…ツェナーダイオード、Ｑ…
演算増幅器、Ｄ…ダイオード、Ｒ１〜Ｒ５…抵抗器。
スタ、１２…差動増幅回路、１３…比較器、１４…基準
電源、１５…抵抗器、１６…ツェナーダイオード、Ｑ…
演算増幅器、Ｄ…ダイオード、Ｒ１〜Ｒ５…抵抗器。
Claims (2)
- 【請求項１】 線路を流れる電流の値を検出する電流値
検出回路において、 電流値検出対象となる線路の途中に介在され、ソース及
びドレインが前記線路に接続されたＭＯＳ型の電界効果
トランジスタと、 該電界効果トランジスタのソース電圧及びドレイン電圧
を入力電圧とする差動増幅回路と、 該差動増幅回路の出力端子にアノードが接続されたダイ
オードを含み、該ダイオードのカソード電圧を前記差動
増幅回路の入力に帰還する帰還回路とを設けた、 ことを特徴とする電流値検出回路。 - 【請求項２】 供給電流が所定の基準値以上となったと
きに電流供給線路を遮断する過電流遮断回路において、 前記電流供給線路の途中に介在され、ソース及びドレイ
ンが前記電流供給線路に接続されたＭＯＳ型の電界効果
トランジスタと、 該電界効果トランジスタのソース電圧及びドレイン電圧
を入力電圧とする差動増幅回路と、 該差動増幅回路の出力端子にアノードが接続されたダイ
オードを含み、該ダイオードのカソード電圧を前記差動
増幅回路の入力に帰還する帰還回路と、 前記差動増幅回路の出力電圧を所定の基準電圧と比較
し、前記差動増幅回路の出力電圧が前記基準電圧以上と
なったときに所定の電圧を出力する比較回路と、 該比較回路の出力電圧に基づいて、前記電界効果トラン
ジスタのゲート・ソース間の逆バイアス電圧を制御する
電圧制御回路とを設けた、 ことを特徴とする過電流遮断回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23038392A JPH0674981A (ja) | 1992-08-28 | 1992-08-28 | 電流値検出回路及び過電流遮断回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23038392A JPH0674981A (ja) | 1992-08-28 | 1992-08-28 | 電流値検出回路及び過電流遮断回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0674981A true JPH0674981A (ja) | 1994-03-18 |
Family
ID=16907014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23038392A Withdrawn JPH0674981A (ja) | 1992-08-28 | 1992-08-28 | 電流値検出回路及び過電流遮断回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0674981A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5892647A (en) * | 1997-06-26 | 1999-04-06 | Fuji Electric Co., Ltd. | Overcurrent detection circuit |
| JP2007017262A (ja) * | 2005-07-07 | 2007-01-25 | Yazaki Corp | 過電流検出装置 |
| JP2008516571A (ja) * | 2004-09-13 | 2008-05-15 | ジェンテックス コーポレイション | 障害保護付きミラー素子駆動回路 |
| WO2008113239A1 (fr) * | 2007-03-22 | 2008-09-25 | Huawei Technologies Co., Ltd. | Circuit etr dispositif de vérification de courant |
| JP2014163809A (ja) * | 2013-02-26 | 2014-09-08 | Denryo Co Ltd | 電流検出回路および充放電回路 |
| JP2015084617A (ja) * | 2013-10-25 | 2015-04-30 | 横河電機株式会社 | 充電回路 |
| JP2017041962A (ja) * | 2015-08-19 | 2017-02-23 | 日本電子株式会社 | 電源回路および荷電粒子放出装置 |
| CN112730957A (zh) * | 2020-12-21 | 2021-04-30 | 华中科技大学 | 一种电流检测电路 |
-
1992
- 1992-08-28 JP JP23038392A patent/JPH0674981A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5892647A (en) * | 1997-06-26 | 1999-04-06 | Fuji Electric Co., Ltd. | Overcurrent detection circuit |
| JP2008516571A (ja) * | 2004-09-13 | 2008-05-15 | ジェンテックス コーポレイション | 障害保護付きミラー素子駆動回路 |
| JP2007017262A (ja) * | 2005-07-07 | 2007-01-25 | Yazaki Corp | 過電流検出装置 |
| US8422183B2 (en) | 2005-07-07 | 2013-04-16 | Yazaki Corporation | Overcurrent detecting apparatus |
| WO2008113239A1 (fr) * | 2007-03-22 | 2008-09-25 | Huawei Technologies Co., Ltd. | Circuit etr dispositif de vérification de courant |
| JP2014163809A (ja) * | 2013-02-26 | 2014-09-08 | Denryo Co Ltd | 電流検出回路および充放電回路 |
| JP2015084617A (ja) * | 2013-10-25 | 2015-04-30 | 横河電機株式会社 | 充電回路 |
| JP2017041962A (ja) * | 2015-08-19 | 2017-02-23 | 日本電子株式会社 | 電源回路および荷電粒子放出装置 |
| CN112730957A (zh) * | 2020-12-21 | 2021-04-30 | 华中科技大学 | 一种电流检测电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6794856B2 (en) | Processor based integrated circuit with a supply voltage monitor using bandgap device without feedback | |
| US8174251B2 (en) | Series regulator with over current protection circuit | |
| KR930007482B1 (ko) | 전류검출회로 | |
| KR100472719B1 (ko) | 전압 레귤레이터의 과전류 보호 회로 | |
| US7315154B2 (en) | Voltage regulator | |
| US7710090B1 (en) | Series regulator with fold-back over current protection circuit | |
| US6255892B1 (en) | Temperature sensor | |
| US6559626B2 (en) | Voltage regulator | |
| JP3185698B2 (ja) | 基準電圧発生回路 | |
| US6011413A (en) | Structure of current measuring circuit | |
| JPH06289111A (ja) | ホール素子の駆動回路 | |
| US6917187B2 (en) | Stabilized DC power supply device | |
| US20020118002A1 (en) | Current limit protection circuit for a voltage regulator | |
| JPH07106875A (ja) | 半導体集積回路 | |
| US20180287485A1 (en) | Overcurrent protection circuit and voltage regulator | |
| US7738225B2 (en) | Circuit and method for limiting power to a load | |
| JPH0674981A (ja) | 電流値検出回路及び過電流遮断回路 | |
| US20030011349A1 (en) | Series regulator | |
| GB2336960A (en) | A PTAT bias current generator and a start-up circuit therefor | |
| EP0343731B1 (en) | Unity-gain current-limiting circuit | |
| JP2021096554A (ja) | 定電流回路 | |
| JP3092062B2 (ja) | 半導体装置 | |
| US20030072119A1 (en) | Solid state switch with temperature compensated current limit | |
| JP3421717B2 (ja) | 電流制限回路 | |
| JP3772516B2 (ja) | 電流制限回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |