KR930007482B1

KR930007482B1 - 전류검출회로

Info

Publication number: KR930007482B1
Application number: KR1019900014887A
Authority: KR
Inventors: 야스오 오사와
Original assignee: 가부시키가이샤 도시바; 아오이 죠이치
Priority date: 1989-09-20
Filing date: 1990-09-20
Publication date: 1993-08-11
Also published as: JPH03105262A; EP0419093B1; EP0419093A2; DE69005755D1; JPH079442B2; DE69005755T2; KR910006732A; US5113089A; EP0419093A3

Abstract

내용 없음.

Description

전류검출회로

제1도는 종래 전류검출회로의 회로도.

제2도는 본 발명의 제1실시예에 따른 회로도.

제3도는 제2도에 나타낸 회로도를 설명하기 위한 타이밍챠트.

제4도는 본 발명의 제2실시예에 따른 회로도.

제5도는 본 발명의 제3실시예에 따른 회로도.

제6도는 본 발명의 제4실시예에 따른 회로도이다.

*도면의 주요 부분에 대한 부호의 설명

1 : 주FET 2 : 검출FET

4 : 부하 5 : 저항

6 : 제1전원단자 7 : 제2전원단자

8 : 비교기 10 : 출력단자

21 : 제1MOS트랜지스터 22 : 제2MOS트랜지스터

24 : 부하 25 : 정전류원

26 : 지연수단 27 : 비교수단

28 : 입력단자 40 : 제1회로수단

41 : 제1회로수단 51 : 저항

52 : 제3MOS트랜지스터 53 : 증폭회로

[산업상의 이용분야]

본 발명은 FET(Field Effect Transistor)를 사용한 전류검출회로에 관한 것으로, 특히 전력회로의 과전류검출회로로서 사용되는 전류검출회로에 관한 것이다.

[종래의 기술 및 그 문제점]

전류를 제어하거나 그 전류가 소정 한계를 초과하는 것을 방지하기 위해 부하전류를 검출하는 것이 종종 요구되어진다. 종래에는 부하에 직렬로 연결된 저항을 포함한 전류검출회로가 사용되었는바, 이와 같은 회로에 있어서 부하전류의 검출은 저항에서의 전압강하를 검출함으로써 수행되는데, 이는 고전류통로에 저항을 삽입함으로써 전력소모가 증가되게 되고, 따라서 전력손실을 줄이기 위해 주FET와 검출FET를 사용한전류검출회로가 미합중국 특허 제4,553,084호에 게재되어 있다.

제1도는 상기 미합중국 특허에 게재된 전류검출회로의 회로도를 나타낸 것으로, 주FET(1)는 제1전원단자(6)와 제2전원단자(7)간의 부하(4)에 직렬로 연결되어 있고, 검출FET(2)는 상기 주FET(1)에 병렬로 연결되어 있다. 이와 같은 연결은 부하(4)를 통해 흐르는 부하전류의 부분에 대해 제2전류통로를 구성하게되고, 또한 비교기(8)는 단자(7)에 인가되는 기준전압에 따른 저항(5)에서의 전압강하를 비교하며, 그 비교결과에 따라 출력단자(10)로부터 출력신호를 발생시킨다.

이와 같은 회로에 있어서, 부하전류에 비해 저항(5)을 통해 흐르는 전류의 양호한 선형성을 유지하도록 검출저항(5)에 대해 작은 저항값이 요구되어지는 바, 즉 저항(5)의 정확도에 의해 검출의 정확도가 결정되게 되나, 작은 저항값에 따른 정확한 저항을 제공하는 것이 용이하지 않게 되는 것이다.

[발명의 목적]

본 발명은 상기한 점을 감안하면 발명된 것으로, 저소비전력이면서 높은 검출정확도를 갖춘 전류검출회로를 제공함에 그 목적이 있다.

[발명의 구성]

상기 목적을 달성하기 위한 본 발명은, 게이트전극과 부하(24)에 직렬로 연결된 소오스-드레인통로를 갖추고서 부하전류에 응답해서 소오스-드레인전압을 발생시키는 제1MOS트랜지스터(21)와, 입력신호가 인가되는 입력단자(28), 제2MOS트랜지스터(22)와, 이 제2MOS트랜지스터(22)에 연결된 정전류원(25)을 갖추고서 기준전압(Vr)을 발생시키기 위한 기준전압발생수단(20), 상기 제1MOS트랜지스터(21)의 소오스-드레인전압에 비례하는 출력전압을 발생시키기 위한 제1회로수단(40), 이 제1회로수단(40)의 출력전압을 상기 기준전압(Vr)과 비교하기 위한 비교수단(27)을 구비하여 구성되어 상기 부하(24)를 통해 흐르는 부하전류를 검출하도록 된 것을 특징으로 한다.

[실시예]

이하, 예시도면을 참조하여 본 발명에 따른 1실시예를 상세히 설명한다.

제2도는 본 발명의 제1실시예에 따른 회로도로서, 도면중 참조부호 29와 30은 전원단자를 나타내고, 28은 입력단자를 나타낸다.

본 실시예에 있어서, 제1MOS트랜지스터(21)가 제공되는 바, 이 MOS트랜지스터(21)의 소오스에서 드레인까지의 전류통로가 부하(24)에 직렬로 연결된다.

이 참조부호 23은 예컨대 CMOS회로로 구성된 구동회로를 나타낸 것으로, 입력단자(28)에 인가된 입력신호에 응답해서 제1MOS트랜지스터(21)의 게이트전극에 구동신호를 인가하게 된다.

또, 본 실시예에 있어서, 기준전압발생수단(20)이 제공되는 바, 이 기준전압발생수단(20)은 제2MOS트랜지스터(22)와 정류전원(25)으로 구성되고, 이 정전류원(25)은 전원단자(30)에 인가되는 전원전압에 응답해서 MOS트랜지스터(22)에 소정 전류(Io)를 인가하게 된다.

또, 본 실시예에 있어서, 예컨대 종래의 CR회로로 구성된 지연수단(26)이 제공되는 바, 이 지연수단(26)은 제2MOS트랜지스터(22)의 게이트전극에 지연된 입력신호를 인가한다.

또한, 본 실시예에서는 제1회로수단(40)이 제공되는 바, 이 제1회로수단(40)은 바이폴라트랜지스터(42, 43)와 저항(44, 45) 및 MOS트랜지스터(41)를 포함한다. 여기서 트랜지스터(42, 43)의 에미터전극은 제1MOS트랜지스터(21)의 드레인전극에 연결되고, 베이스전극은 공동단에 연결되며, 콜렉터전극은 각각 저항(44, 45)에 연결되어 있다. 이러한 구성에 있어서 트랜지스터(42, 43)는 전류미러회로를 형성하게 되고, 트랜지스터(42, 43)간의 에미터영역비는 n(여기서 n은 1보다 큼)이다.

한편, MOS트랜지스터(41)의 게이트전극은 제1MOS트랜지스터(21)의 게이트전극에 연결되고, 드레인전극은 저항(44)에 연결된다. 또, 본 실시예에서는 예컨대 비교기회로에 의해 구성된 비교수단(27)이 제공되는 바, 이 비교수단(27)은 제1입력단자와 제2입력단자를 갖추고 있고, 이 제1입력단자는 트랜지스터(43)의 콜렉터전극에 연결되면서, 제2입력단자는 기준전압(Vr)을 인가받을 수 있도록 트랜지스터(22)의 드레인전극에 연결되어 있다.

이하, 제3도에 도시된 타이밍챠트를 참조하여 검출회로의 동작을 설명한다.

본 검출회로에 있어서, 입력신호(도시되지 않았음)가 시간(To)에서 입력단자(28)에 인가될 경우, 구동회로(23)는 MOS트랜지스터(21, 41)의 게이트전극에 구동신호를 인가하고, 이 인가된 구동신호에 응답해서 트랜지스터(21, 41)가 ON상태로 스위칭된다. 여기서 트랜지스터(43)의 에미터-콜렉터전압이 무시할 수 있는 정도라고 가정하면, 트랜지스터(43)의 콜랙터전압(Vs)이 MOS트랜지스터(21)의 드레인전압(V1)과 실질적으로 동일하게 되고, 따라서, 트랜지스터(21)의 소오스-드레인전압이 전송되어 비교수단(27)에 인가되게된다.

그리고 본 실시예에 있어서, 부하전류(Iout)는 기준전압(Vr)에 따른 전압(Vs)을 비교함으로써 검출되는바, 즉 예컨대 전압(Vs)이 기준전압(Vr)보다 높을 경우, 비교수단(27)은 하이레벨출력신호를 발생시키고, 전압(Vs)이 기준전압(Vr)보다 낮을 경우, 로우레벨출력신호를 발생시키게 된다. 따라서 비교수단(27)의 출력이 하이레벨인지 로우레벨인지를 구별함으로써 부하전류(Iout)가 소정 전류(Io)보다 더 큰지, 동작영역을 허락하는지를 검출할 수 있게 된다.

여기서 정전류(Io)는 소정 부하전류한계를 결정하기 위해 임의로 설정될 수 있는 바, 부하전류(Iout)와 정전류(Io)간의 관계는 다음과 같다.

Iout · R1=Io·R2········(1)

Iout=(R2/R1)·Io········ (2)

여기서 R1은 트랜지스터(21)의 ON저항이고, R2는 트랜지스터(22)의 ON저항이다.

본 발명에 있어서, 제1MOS트랜지스터(21)의 소오스-드래인전압은 제2MOS트랜지스터(22)의 소오스-드레인전압에 의해 설정되는 기준전압(Vr)과 비교되고, 이와 같이 비교된 전압은 동일한 온도상수를 갖추면서 이 온도상수는 서로 보상되어 검출정확도가 온도영역을 넘어 향상되게 된다.

제3도(b)에 나타낸 바와 같이 트랜지스터(22)의 활성은 지연수단(26)에 기인한 Td만큼 지연됨에 따라 점선의 원(A)으로 도시된 천이영역이 검출로부터 배제된다. 따라서 트랜지스터(21)의 활성과 트랜지스터(43)의 콜렉터전극에 대한 전압(V1)의 전송간에 시간지연이 존재함에도 불구하고, 오검출을 방지할 수 있게 된다.

또한, 본 실시예에 있어서, 트랜지스터(21)의 소오스-드레인전압은 트랜지스터(41)가 ON상태일 경우에만 검출수단(27)으로 공급되게 됨에 따라 비교적 낮은 전압이 검출수단(27)에 공급된다. 따라서 검출수단(27)에 고전압이 공급되는 것을 방지할 수 있어 고전압인가에 파괴를 방지할 수 있게 된다.

제4도는 본 발명의 제2실시예에 따른 회로도를 나타낸 것으로, 본 실시예에 있어서, 제1MOS트랜지스터(21)의 소오스-드레인전압에 비례하는 출력전압을 발생시키는 제1회로수단(40)이 제공되는 바, 이 제1회로수단(40)은 스위칭회로(50)와 증폭회로(53)를 포함하고, 상기 스위칭회로(50)는 구동회로(23)로부터 출력신호를 인가받으며, 이 인가받은 신호에 의해 제어된다. 또, 상기 증폭회로(53)는 스위칭회로(50)의 출력과 트랜지스터(21)의 소오스전압을 인가받는다.

이러한 회로에 있어서, 입력단자(28)에 입력신호가 인가될 경우 구동회로(23)는 트랜지스터(21)의 게이트전극과 스위칭회로(50)에 대해 구동신호를 발생시키고, 이 구동신호에 응답해서 스위칭회로(50)는 ON상태로 스위칭되어 MOS트랜지스터(21)의 드레인전압이 증폭회로(53)로 전송된다.

따라서 증폭회로(53)에 대한 입력전압은 트랜지스터(21)의 소오스-드레인전압과 실질적으로 동일하고, 증폭회로(53)는 MOS트랜지스터(21)의 소오스-드레인전압에 비례하는 출력을 발생시키며, 증폭기(53)의 출력은 비교수단(27)에 의해 기준전압발생수단(20)으로부터의 기준전압(Vr)과 비교된다.

제5도는 본 발명의 제3실시예에 따른 회로도를 나타낸 것으로, 본 회로에서는 제4도에 나타낸 스위칭회로(40)가 구체적으로 도시되어 있다. 즉, 스위칭회로(50)는 MOS트랜지스터(52)와 저항(51)을 포함하는바, 트랜지스터(52)의 게이트전극은 구동회로(23)의 출력에 연결되고, 소오스전극은 증폭회로(53)의 입력에 연결된다.

이와 같이 구성된 회로에 있어서, 트랜지스터(52)는 구동회로(23)로부터의 출력신호에 응답해서 ON상태로 스위칭되고, 저항(51)의 저항값에 비해 무시할 수 있는 정도로 트랜지스터(52)의 ON저항을 세팅시킴으로써 트랜지스터(52)의 소오스전압이 실질적으로 트랜지스터(21)의 드레인전압과 동일하게 된다. 따라서 증폭회로(53)에 대한 입력전압이 실질적으로 트랜지스터의 소오스-드레인전압과 동일하게 됨으로써 증폭기(53)의 출력이 MOS트랜지스터(21)의 소오스-드레인전압에 비례하게 된다. 따라서 기준전압에 따른 증폭회로(53)의 출력을 비교함으로써 부하전류(Iout)를 검출할 수 있게 된다.

제6도는 본 발명의 제4실시예에 따른 회로도로서, 본 실시예에 있어서 제5도에 도시된 부하(24)와 MOS트랜지스터(21)의 위치가 전원에 대해 변화되어 있는 바, 즉 트랜지스터(21)의 드레인전극이 부하(24)에 접속되고, 그 소오스전극이 접지단에 연결되어 있다. 또, 트랜지스터(52)의 게이트전극은 트랜지스터(21)의 게이트전극에 연결되고, 드레인전극은 저항(51)을 통해 전원단자(29)에 연결되어 있다. 그리고 증폭회로(53)의 입력단자에는 MOS트랜지스터(21, 52)의 드레인전압이 인가된다. 여기서 트랜지스터(52)의 소오스-드레인전압이 무시될 수 있다고 가정하면, 증폭회로(53)에 대한 입력은 실질적으로 트랜지스터(21)의 소오스-드레인전압과 동일하다. 그리고, 제5도에 나타낸 제3실시예와 마찬가지로 증폭회로(53)는 MOS트랜지스터(21)의 소오스-드레인전압에 비례하는 전압을 출력하고 상기 증폭회로(53)의 출력과 기준전압(Vr)을 비교함으로써 부하전류(Iout)를 검출할 수 있게 된다.

상기 실시예에 있어서, 비교회로가 비교수단(27)으로서 사용되었는 바, 여기서 비교수단(27)으로서 연산증폭기를 사용함으로써 부하전류(Iout)의 아날로그적인 검출을 달성할 수 있게 된다. 즉, 전압-전류변환회로(도시되지 않았음)를 사용해서 전류에 대해 연산증폭기의 출력전압을 변환시킴으로써 부하전류(Iout)의 구체적인 값을 구성할 수 있게 된다.

본 발명은 상기 실시예에만 한정되지는 않고, 본 발명의 요지를 벗어나지 않는 범위내에서 다양한 변형이 가능하다.

[발명의 효과]

상기한 바와 같이 본 발명에 의하면, 전력손실이 적으면서 고검출정밀도를 얻을 수 있고, 집적회로화하기에 적합한 전류검출회로를 제공할 수 있게 된다.

Claims

게이트전극과 부하(24)에 직렬로 연결된 소오스-드레인통로를 갖추고서 부하전류에 응답해서 소오스-드레인전압을 발생시키는 제1MOS트랜지스터(21)와, 입력신호가 인가되는 입력단자(28), 이 제2MOS트랜지스터(22)와, 이 제2MOS트랜지스터(22)에 연결된 정전류원(25)을 갖추고서 기준전압(Vr)을 발생시키기 위한 기준전압발생수단(20), 상기 제1MOS트랜지스터(21)의 소오스-드레인전압에 비례하는 출력전압을 발생시키기 위한 제1회로수단(40), 이 제1회로수단(40)의 출력전압을 상기 기준전압(Vr)과 비교하기 위한 비교수단(27)을 구비하여 구성되어 상기 부하(24)를 통해 흐르는 부하전류를 검출하도록 된 것을 특징으로 하는 전류검출회로.
제1항에 있어서, 지연수단(26)과, 이 지연수단(26)을 통해 지연된 입력신호가 인가되는 제2MOS트랜지스터(22)를 더 구비하여 구성된 것을 특징으로 하는 전류검출회로.
제1항에 있어서, 상기 제1회로수단(40)은 상기 제1MOS트랜지스터(21)의 게이트전극에 연결된 게이트전극을 갖춘 제3MOS트랜지스터(52)를 포함하면서 입력신호에 응답해서 상기 비교수단(27)에 출력전압을 제공하도록 된 것을 특징으로 하는 전류검출회로.
제1항에 있어서, 상기 제1회로수단(40)은 상기 부하(24)와 제1MOS트랜지스터(21)의 접속에 대해 병렬로 구성된 제3MOS트랜지스터(52)와 저항(51)의 직렬접속을 포함하고, 상기 제1 및 제2MOS트랜지스터(21, 22)가 각각 소오스전극과 드레인전극 및 게이트전극을 갖추며, 상기 증폭회로(53)가 제1 및 제3MOS트랜지스터(21, 52)의 소오스전극에 연결된 입력단자를 갖춘 것을 특징으로 하는 전류검출회로.
제1항에 있어서, 상기 제1회로수단(40)은 상기 부하(24)와 제1MOS트랜지스터(21)의 접속에 대해 병렬로 구성된 제3MOS트랜지스터(52)와 저항(51)의 직렬접속을 포함하고, 상기 제1 및 제2MOS트랜지스터(21, 22)가 각각 소오스전극과 드레인전극 및 게이트전극을 갖추며, 상기 증폭회로(53)가 제1 및 제3MOS트랜지스터(21, 52)의 드레인전극에 연결된 입력단자를 갖춘 것을 특징으로 하는 전류검출회로.