JPH02249262A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH02249262A JPH02249262A JP1069826A JP6982689A JPH02249262A JP H02249262 A JPH02249262 A JP H02249262A JP 1069826 A JP1069826 A JP 1069826A JP 6982689 A JP6982689 A JP 6982689A JP H02249262 A JPH02249262 A JP H02249262A
- Authority
- JP
- Japan
- Prior art keywords
- substrate potential
- circuit
- substrate
- potential
- channel transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 246
- 238000001514 detection method Methods 0.000 claims abstract description 53
- 230000007423 decrease Effects 0.000 claims description 5
- 238000002347 injection Methods 0.000 abstract description 9
- 239000007924 injection Substances 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 11
- 101100113576 Arabidopsis thaliana CINV2 gene Proteins 0.000 description 6
- 101150070189 CIN3 gene Proteins 0.000 description 4
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 4
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 4
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 244000208734 Pisonia aculeata Species 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Radar, Positioning & Navigation (AREA)
- Electromagnetism (AREA)
- Nonlinear Science (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、基板電位制御機能を内蔵する半導体集積回路
に係り、特に基板電位制御回路に関する。
に係り、特に基板電位制御回路に関する。
（従来の技術）
現在、半導体集積回路に内蔵されている基板電位発生回
路には、基板電位発生回路自身が動作することにより消
費する電流を軽減させるための基板電位制限回路を有し
ているものがあり、その−例を第６図に示す。この基板
電位制限回路は、基板６１の電位を発生する基板電位発
生回路６２と、基板６１の電位を検知する基板電位検知
回路６３と、この基板電位検知回路６３の出力に基ずい
て基板電位発生回路６２の動作をオン、オフ制御するス
イッチ回路６４とからなる。
路には、基板電位発生回路自身が動作することにより消
費する電流を軽減させるための基板電位制限回路を有し
ているものがあり、その−例を第６図に示す。この基板
電位制限回路は、基板６１の電位を発生する基板電位発
生回路６２と、基板６１の電位を検知する基板電位検知
回路６３と、この基板電位検知回路６３の出力に基ずい
て基板電位発生回路６２の動作をオン、オフ制御するス
イッチ回路６４とからなる。
この基板電位制限回路によれば、基板電位が低下して一
定値に達すると、基板電位検知回路６３が働いてスイッ
チ回路６４が基板電位発生回路６２の動作を停止させる
ので、基板電位が基板電位検知回路６３の閾値を再び越
えるまで、基板電位発生回路６２自身は電流を消費しな
い。
定値に達すると、基板電位検知回路６３が働いてスイッ
チ回路６４が基板電位発生回路６２の動作を停止させる
ので、基板電位が基板電位検知回路６３の閾値を再び越
えるまで、基板電位発生回路６２自身は電流を消費しな
い。
また、半導体集積回路のチップ内部の回路動作が激しく
て基板電流が多い場合や、チップ内部の回路動作が少な
くて基板電流が少ない場合でも、基板電位検知回路６３
の動作により基板電位を一定に保つことができる。この
ような基板電位制限回路を用いた場合、基板電位のＶｃ
ｃ電源電圧依存性は第７図に示すようになる。即ち、一
般に、Ｖｃｃ電源電圧が高くなる程、基板電位は深くな
る。
て基板電流が多い場合や、チップ内部の回路動作が少な
くて基板電流が少ない場合でも、基板電位検知回路６３
の動作により基板電位を一定に保つことができる。この
ような基板電位制限回路を用いた場合、基板電位のＶｃ
ｃ電源電圧依存性は第７図に示すようになる。即ち、一
般に、Ｖｃｃ電源電圧が高くなる程、基板電位は深くな
る。
上記したように、前記基板電位制限回路は電源電圧が一
定の時には消費電流を抑えて基板電位を一定に保つこと
ができる。しかし、電源電圧が変動した時には、基板電
位を追従性良く制御できない場合がある。ここで、電源
電圧が変動した時の基板電位の動きを第８図（ａ）乃至
（ｃ）に示す。
定の時には消費電流を抑えて基板電位を一定に保つこと
ができる。しかし、電源電圧が変動した時には、基板電
位を追従性良く制御できない場合がある。ここで、電源
電圧が変動した時の基板電位の動きを第８図（ａ）乃至
（ｃ）に示す。
この時の基板電位の電源電圧依存性は第７図に示した通
りであ°る。
りであ°る。
第８図（ａ）は、電源電圧がＶａからｖｂへ上昇した時
の基板電位の動きを示しており、基板電位検知回路６３
が基板電位の深さ不足を検知するので、基板電位発生回
路６２が動作して比較的高速に基板電位検知回路６３に
より定められたレベルに達し、その後は一定値を保つの
で、特に問題はない。
の基板電位の動きを示しており、基板電位検知回路６３
が基板電位の深さ不足を検知するので、基板電位発生回
路６２が動作して比較的高速に基板電位検知回路６３に
より定められたレベルに達し、その後は一定値を保つの
で、特に問題はない。
これに対して、第８図（ｂ）に示すように、電源電圧が
ｖｂからＶａへ下降した時の基板電位の動きは、チップ
内部ノードとのカップリングのため、電源電圧と同期し
て下降する。この時、基板電位を正方向に引き上げる成
分はチップ内部には殆んどなく、上記成分は基板電位検
知回路６３のリーク、あるいはジャンクションリーク等
の微少電流のみである。このため、基板電位が（電源電
圧に相当する）正常なレベルに達するまでに非常に長い
時間を費やしてしま、う。
ｖｂからＶａへ下降した時の基板電位の動きは、チップ
内部ノードとのカップリングのため、電源電圧と同期し
て下降する。この時、基板電位を正方向に引き上げる成
分はチップ内部には殆んどなく、上記成分は基板電位検
知回路６３のリーク、あるいはジャンクションリーク等
の微少電流のみである。このため、基板電位が（電源電
圧に相当する）正常なレベルに達するまでに非常に長い
時間を費やしてしま、う。
また、この時の基板電位検知回路６３は、基板電位が（
［源電圧に相当する）正常なレベルよりも深いので、基
板電位発生回路６２の動作をオフさせている。従って、
電源電圧下降直後の回路動作は、通常動作時よりも基板
電位がかなり深くなっているので、トランジスタの閾値
の増加等に伴って非常に不安定になり、誤動作も起こし
易い。
［源電圧に相当する）正常なレベルよりも深いので、基
板電位発生回路６２の動作をオフさせている。従って、
電源電圧下降直後の回路動作は、通常動作時よりも基板
電位がかなり深くなっているので、トランジスタの閾値
の増加等に伴って非常に不安定になり、誤動作も起こし
易い。
このような問題は、第８図（Ｃ）に示すように、電源電
圧が一度完全にオフになり、その後すぐにオンした場合
にも同様に生じる。
圧が一度完全にオフになり、その後すぐにオンした場合
にも同様に生じる。
このような問題の対策として、第９図（ａ）に示すよう
に、高抵抗Ｒを接続して基板６１を接地ノードヘリーク
させ、あるいは第９図（ｂ）に示すように、ダイオード
Ｄ群を接続して基板６１をある一定電圧まで接地ノード
ヘリークさせ等の方法が考えられる。
に、高抵抗Ｒを接続して基板６１を接地ノードヘリーク
させ、あるいは第９図（ｂ）に示すように、ダイオード
Ｄ群を接続して基板６１をある一定電圧まで接地ノード
ヘリークさせ等の方法が考えられる。
しかし、第９図（ａ）に示す回路は、常に接地ノードか
ら基板６１へ電流が流れるので、消費電流が多い。しか
も、高抵抗Ｒの抵抗値に制限があるので、基板電位を高
速にリークさせることができない。
ら基板６１へ電流が流れるので、消費電流が多い。しか
も、高抵抗Ｒの抵抗値に制限があるので、基板電位を高
速にリークさせることができない。
また、第９図（ｂ）に示す回路は、基板電位をほぼ一定
に保ってしまうので、第７図に示したような基板電位の
電源電圧依存性と整合がとれず、第１０図中に点線で示
すような特性になってしまう。この第１０図中の実線は
、第７図に示したものと同様の基板電位の電源電圧依存
性を示している。点線の特性は、電源電圧が低い方では
、基板電位をリークさせるレベルが図中例えばａで示す
ように不十分であり、電ｉ電圧が高い方では、基板電位
検知回路６３の検知レベルよりも図中例えばｂで示すよ
うに浅いレベルまで基板電位をリークさせてしまうこと
になるので、消費電流が増えてしまい、本質的な解決策
とはならない。
に保ってしまうので、第７図に示したような基板電位の
電源電圧依存性と整合がとれず、第１０図中に点線で示
すような特性になってしまう。この第１０図中の実線は
、第７図に示したものと同様の基板電位の電源電圧依存
性を示している。点線の特性は、電源電圧が低い方では
、基板電位をリークさせるレベルが図中例えばａで示す
ように不十分であり、電ｉ電圧が高い方では、基板電位
検知回路６３の検知レベルよりも図中例えばｂで示すよ
うに浅いレベルまで基板電位をリークさせてしまうこと
になるので、消費電流が増えてしまい、本質的な解決策
とはならない。
（発明が解決しようとする課題）
本発明は、上記した従来の半導体集積回路においては、
電源電圧下降時あるいは電源電圧が一度完全にオフにな
った直後にオンした場合に、電源電圧下降直後あるいは
電源電圧オフ直後の回路動作は、通常動作時よりも基板
電位がかなり深くなってトランジスタの閾値の増加等に
伴って非常に不安定になり、誤動作も起こし易いという
問題がある点を解決すべくなされたもので、基板電位が
ある一定値以下になると基板電位がリークすることで、
消ｆｆ電流を増加させずに基板電位の電源電圧追従性を
高速化し得る半導体集積回路を提供することを目的とす
る。
電源電圧下降時あるいは電源電圧が一度完全にオフにな
った直後にオンした場合に、電源電圧下降直後あるいは
電源電圧オフ直後の回路動作は、通常動作時よりも基板
電位がかなり深くなってトランジスタの閾値の増加等に
伴って非常に不安定になり、誤動作も起こし易いという
問題がある点を解決すべくなされたもので、基板電位が
ある一定値以下になると基板電位がリークすることで、
消ｆｆ電流を増加させずに基板電位の電源電圧追従性を
高速化し得る半導体集積回路を提供することを目的とす
る。
［発明の構成］
（課題を解決するための手段）
本発明は、基板電位発生回路および基板電位を検知する
基板電位検知回路および、この基板電位検知回路の検知
出力に基ずいて上記基板電位発生回路の動作をオン、オ
フ制御するスイッチ回路による基板電位制御機能を内蔵
する半導体集積回路において、基板電位が上記基板電位
発生回路が動作するレベルより負方向に所定の一定電圧
以上低下した時に、基板に電荷を注入して基板電位を上
昇させ、基板電位が前記基板電位発生回路が動作するレ
ベルより作かに低い所定の一定電圧負方向の電位に達し
た時に、基板への電荷注入を停止する基板電位リーク回
路を具備することを特徴とする。
基板電位検知回路および、この基板電位検知回路の検知
出力に基ずいて上記基板電位発生回路の動作をオン、オ
フ制御するスイッチ回路による基板電位制御機能を内蔵
する半導体集積回路において、基板電位が上記基板電位
発生回路が動作するレベルより負方向に所定の一定電圧
以上低下した時に、基板に電荷を注入して基板電位を上
昇させ、基板電位が前記基板電位発生回路が動作するレ
ベルより作かに低い所定の一定電圧負方向の電位に達し
た時に、基板への電荷注入を停止する基板電位リーク回
路を具備することを特徴とする。
（作 用）
基板電位リーク回路は、基板電位が基板電位発生回路が
動作するレベルより負方向に所定の一定電圧以上低下し
た時に、基板に電荷を注入して基板電位を上昇させ、基
板電位が前記基板電位発生回路が動作するレベルより僅
かに低い所定の一定電圧負方向の電位に達した時に、基
板への電荷注入を停止することによって、基板電位が高
いインピーダンスである電圧帯を前記基板電位発生回路
動作レベルより所定の一定電圧負方向の電位で規定する
。
動作するレベルより負方向に所定の一定電圧以上低下し
た時に、基板に電荷を注入して基板電位を上昇させ、基
板電位が前記基板電位発生回路が動作するレベルより僅
かに低い所定の一定電圧負方向の電位に達した時に、基
板への電荷注入を停止することによって、基板電位が高
いインピーダンスである電圧帯を前記基板電位発生回路
動作レベルより所定の一定電圧負方向の電位で規定する
。
このように、基板電位検知回路の特性を利用して自己整
合的に基板へのリークを行ない、基板電位の前記基板電
位発生回路動作レベルに対する追従性を良くし、電源電
圧の変動に対する応答性を上げることができ、基板電位
の電源電圧追従性を良くすることができる。また、前記
基板電位が高いインピーダンスである電圧帯を設けるこ
とによって電荷注入と基板電位発生回路動作とを同時に
は行なわせないようにし、消費電流の増加を抑制できる
。
合的に基板へのリークを行ない、基板電位の前記基板電
位発生回路動作レベルに対する追従性を良くし、電源電
圧の変動に対する応答性を上げることができ、基板電位
の電源電圧追従性を良くすることができる。また、前記
基板電位が高いインピーダンスである電圧帯を設けるこ
とによって電荷注入と基板電位発生回路動作とを同時に
は行なわせないようにし、消費電流の増加を抑制できる
。
（実施例）
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図は、基板電位発生回路および基板電位を検知する
基板電位検知回路および、この基板電位検知回路の検知
出力に基ずいて上記基板電位発生回路の動作をオン、オ
フ制御するスイッチ回路による基板電位制御機能を内蔵
する半導体集積回路における基板電位制御回路を示して
いる。即ち、１は基板、２は基板１の電位を発生する基
板電位発生回路、３は基板１の電位を検知する基板電位
検知回路、４は基板電位検知回路３の検知出力に基ずい
て基板電位発生回路２の動作をオン、オフ制御するスイ
ッチ回路、５は基板電位が基板電位発生回路２が動作す
るレベル（検知レベル）より負方向に所定の一定電圧以
上低下した時に、基板１に電荷を注入して基板電位を上
昇させ、基板電位が上記検知レベルより僅かに低い所定
の一定電圧負方向の電位に達した時に、基板１）の電荷
注入を停止する基板電位リーク回路である。
基板電位検知回路および、この基板電位検知回路の検知
出力に基ずいて上記基板電位発生回路の動作をオン、オ
フ制御するスイッチ回路による基板電位制御機能を内蔵
する半導体集積回路における基板電位制御回路を示して
いる。即ち、１は基板、２は基板１の電位を発生する基
板電位発生回路、３は基板１の電位を検知する基板電位
検知回路、４は基板電位検知回路３の検知出力に基ずい
て基板電位発生回路２の動作をオン、オフ制御するスイ
ッチ回路、５は基板電位が基板電位発生回路２が動作す
るレベル（検知レベル）より負方向に所定の一定電圧以
上低下した時に、基板１に電荷を注入して基板電位を上
昇させ、基板電位が上記検知レベルより僅かに低い所定
の一定電圧負方向の電位に達した時に、基板１）の電荷
注入を停止する基板電位リーク回路である。
基板電位検知回路３は、ＶＣＣ電源ノードと基板１との
間に直列に、ゲートが接地電位ＶＳＳノードに接続され
ている第１のＰチャネルトランジスタＰ１と、ドレイン
・ゲート相互が接続されている第１のＮチャネルトラン
ジスタＮ１と、ゲート・ドレイン相互が接続されている
第２のＰチャネルトランジスタＰ２と、ゲートがＶ ｃ
ｃ電源ノードに接続されている第２のＮチャネルトラン
ジスタＮ２とが接続され、ＶＣＣノードとＶｓｓノード
との間に直列に、第３のＰチャネルトランジスタＰ３と
、ゲートがＶＳＳノードに接続されている第４のＰチャ
ネルトランジスタＰ４と、第３のＮチャネルトランジス
タＮ３とが接続され、第１のＮチャネルトランジスタＮ
１のドレイン（Ａ点）が第３のＰチャネルトランジスタ
Ｐ３および第３のＮチャネルトランジスタＮ３の各ゲー
トに接続されている。第３のＰチャネルトランジスタＰ
３と第４のＰチャネルトランジスタＰ４と第３のＮチャ
ネルトランジスタＮ３とは、第１のインバータＩＮＶＩ
を構成している。
間に直列に、ゲートが接地電位ＶＳＳノードに接続され
ている第１のＰチャネルトランジスタＰ１と、ドレイン
・ゲート相互が接続されている第１のＮチャネルトラン
ジスタＮ１と、ゲート・ドレイン相互が接続されている
第２のＰチャネルトランジスタＰ２と、ゲートがＶ ｃ
ｃ電源ノードに接続されている第２のＮチャネルトラン
ジスタＮ２とが接続され、ＶＣＣノードとＶｓｓノード
との間に直列に、第３のＰチャネルトランジスタＰ３と
、ゲートがＶＳＳノードに接続されている第４のＰチャ
ネルトランジスタＰ４と、第３のＮチャネルトランジス
タＮ３とが接続され、第１のＮチャネルトランジスタＮ
１のドレイン（Ａ点）が第３のＰチャネルトランジスタ
Ｐ３および第３のＮチャネルトランジスタＮ３の各ゲー
トに接続されている。第３のＰチャネルトランジスタＰ
３と第４のＰチャネルトランジスタＰ４と第３のＮチャ
ネルトランジスタＮ３とは、第１のインバータＩＮＶＩ
を構成している。
第１のＰチャネルトランジスタＰ１および第２のＮチャ
ネルトランジスタＮ２は、貫通電流の制御および各電源
電圧における基板電位を決めるためのレシオ動作を行な
う。第２のＰチャネルトランジスタＰ２は、第５のＰチ
ャネルトランジスタＰ５のゲート（０点）の電位がトラ
ンジスタＰ５がオンするゲート電位Ｖｔｈｐ５ （負
の値）に達した時に、トランジスタＰ２のソース（Ｂ点
）の電位をＯＶｌあるいはそれより僅か（Δｖ１）下の
レベルに保証するものであり、その閾値電圧Ｖｔｈｐ２
（負の値）は、 ＩＶｔｈｐ５１ ＩＶｔｈｐ２ ユΔｖ１≧Ｏｖ ・・・（１） を満たす。
ネルトランジスタＮ２は、貫通電流の制御および各電源
電圧における基板電位を決めるためのレシオ動作を行な
う。第２のＰチャネルトランジスタＰ２は、第５のＰチ
ャネルトランジスタＰ５のゲート（０点）の電位がトラ
ンジスタＰ５がオンするゲート電位Ｖｔｈｐ５ （負
の値）に達した時に、トランジスタＰ２のソース（Ｂ点
）の電位をＯＶｌあるいはそれより僅か（Δｖ１）下の
レベルに保証するものであり、その閾値電圧Ｖｔｈｐ２
（負の値）は、 ＩＶｔｈｐ５１ ＩＶｔｈｐ２ ユΔｖ１≧Ｏｖ ・・・（１） を満たす。
第１のＮチャネルトランジスタＮ１は、そのドレイン（
Ａ点）の電位が第１のインバータＩＮＶＩの閾値電圧ｖ
ｔｈｌのときに、Ｂ点の電位をＯｖ５あるいはそれより
僅か（Δｖ２）上のレベルに保証するものであり、その
閾値電圧ｖｔｈｎｌ （正の値）は、 Ｖｔｈｌ −Ｖｔｈｎ １ ユΔＶ２ ≧Ｏｖ ・・・ （２）を満たす。
Ａ点）の電位が第１のインバータＩＮＶＩの閾値電圧ｖ
ｔｈｌのときに、Ｂ点の電位をＯｖ５あるいはそれより
僅か（Δｖ２）上のレベルに保証するものであり、その
閾値電圧ｖｔｈｎｌ （正の値）は、 Ｖｔｈｌ −Ｖｔｈｎ １ ユΔＶ２ ≧Ｏｖ ・・・ （２）を満たす。
ここで、第１のＰチャネルトランジスタＰ１および第２
のＮチャネルトランジスタＮ２に比べて、第１のＮチャ
ネルトランジスタＮ１および第２のＰチャネルトランジ
スタＰ２のサイズを大きくしておき、Ａ点・Ｂ点間の電
位差が常にＶｔｈｎｌ、、Ａ点・Ｃ点間の電位差が常に
１Ｖｔｈｐ２１に近くなるようにしておく。駆動用の第
３のＮチャネルトランジスタＮ３と負荷用の第３０Ｐチ
ヤネルトランジスタＰ３および第４のＰチャネルトラン
ジスタＰ４とのサイズ比を大きくとっており、この第３
のＰチャネルトランジスタＰ３および第３のＮチャネル
トランジスタＮ３の入力であるＡ点の電位が第３のＮチ
ャネルトランジスタＮ３の閾値電圧Ｖｔｈｎ３を少し越
えると、出力点（第３のＮチャネルトランジスタＮ３の
ドレイン）Ｄの電位を直ぐに低レベルにさせるように設
定しておく 。
のＮチャネルトランジスタＮ２に比べて、第１のＮチャ
ネルトランジスタＮ１および第２のＰチャネルトランジ
スタＰ２のサイズを大きくしておき、Ａ点・Ｂ点間の電
位差が常にＶｔｈｎｌ、、Ａ点・Ｃ点間の電位差が常に
１Ｖｔｈｐ２１に近くなるようにしておく。駆動用の第
３のＮチャネルトランジスタＮ３と負荷用の第３０Ｐチ
ヤネルトランジスタＰ３および第４のＰチャネルトラン
ジスタＰ４とのサイズ比を大きくとっており、この第３
のＰチャネルトランジスタＰ３および第３のＮチャネル
トランジスタＮ３の入力であるＡ点の電位が第３のＮチ
ャネルトランジスタＮ３の閾値電圧Ｖｔｈｎ３を少し越
えると、出力点（第３のＮチャネルトランジスタＮ３の
ドレイン）Ｄの電位を直ぐに低レベルにさせるように設
定しておく 。
スイッチ回路４は、基板電位検知回路３の出力点りの検
知出力が低レベルの時に基板電位発生回路２の動作をオ
ンさせ、基板電位検知回路３の検知出力が高レベルの時
に基板電位発生回路２の動作をオフさせるように構成さ
れている。
知出力が低レベルの時に基板電位発生回路２の動作をオ
ンさせ、基板電位検知回路３の検知出力が高レベルの時
に基板電位発生回路２の動作をオフさせるように構成さ
れている。
基板電位リーク回路５は、Ｖｓｓノードと基板との間に
直列に、第５のＰチャネルトランジスタＰ５と抵抗Ｒと
が接続されており、第５のＰチャネルトランジスタＰ５
のゲート（０点）が基板電位検知回路３の第２のＰチャ
ネルトランジスタＰ２のゲート・ドレインに接続されて
いる。第５のＰチャネルトランジスタＰ５は、基板電位
をリークさせるゲートトランジスタとなっており、基板
電位が深くなってそのゲート（０点）電位が第５のＰチ
ャネルトランジスタＰ５の閾値電圧Ｖｔｈｐ５ （負
の値）以下になるとオンになって基板１へのリークパス
を作る。このとき、旧式％式％（２） となるので、基板電位検知回路３の出力点りは高レベル
になっており、基板電位発生回路２の動作は既にオフに
なっている。
直列に、第５のＰチャネルトランジスタＰ５と抵抗Ｒと
が接続されており、第５のＰチャネルトランジスタＰ５
のゲート（０点）が基板電位検知回路３の第２のＰチャ
ネルトランジスタＰ２のゲート・ドレインに接続されて
いる。第５のＰチャネルトランジスタＰ５は、基板電位
をリークさせるゲートトランジスタとなっており、基板
電位が深くなってそのゲート（０点）電位が第５のＰチ
ャネルトランジスタＰ５の閾値電圧Ｖｔｈｐ５ （負
の値）以下になるとオンになって基板１へのリークパス
を作る。このとき、旧式％式％（２） となるので、基板電位検知回路３の出力点りは高レベル
になっており、基板電位発生回路２の動作は既にオフに
なっている。
抵抗Ｒは、基板１への急激すぎる電荷の注入を制限する
ためのものであるが、第５のＰチャネルトランジスタＰ
５により電流制限が可能であれば、この抵抗Ｒを省略し
てもよい。第５のＰチャネルトランジスタＰ５により基
板１に電荷が注入されると、基板電位は上昇を始め、第
５のＰチャネルトランジスタＰ５のゲート（０点）電位
が、この第５のＰチャネルトランジスタＰ５の閾値電圧
Ｖｔｈｐ５ ｃ負の値）に達すると、この第５のＰチ
ャネルトランジスタＰ５はオフになり、基板１への急激
なリークバスはなくなる。この後、基板１は電位的にほ
ぼ浮遊状態になり、ジャンクションリーク等によって基
板電位が徐々に引き上げられ、第５のＰチャネルトラン
ジスタＰ５のゲート（０点）電位が 一１Ｖｔｈｐ５１＋Δｖ１＋Δｖ２ になると、換言すれば、第１のＮチャネルトランジスタ
Ｎ１のドレイン（Ａ点）電位がインバータｒＮＶ１の閾
値電圧Ｖｔｈｌ （正の値）になると、基板電位検知
回路３の出力点りは低レベルになり、基板電位発生回路
２が動作を開始する。
ためのものであるが、第５のＰチャネルトランジスタＰ
５により電流制限が可能であれば、この抵抗Ｒを省略し
てもよい。第５のＰチャネルトランジスタＰ５により基
板１に電荷が注入されると、基板電位は上昇を始め、第
５のＰチャネルトランジスタＰ５のゲート（０点）電位
が、この第５のＰチャネルトランジスタＰ５の閾値電圧
Ｖｔｈｐ５ ｃ負の値）に達すると、この第５のＰチ
ャネルトランジスタＰ５はオフになり、基板１への急激
なリークバスはなくなる。この後、基板１は電位的にほ
ぼ浮遊状態になり、ジャンクションリーク等によって基
板電位が徐々に引き上げられ、第５のＰチャネルトラン
ジスタＰ５のゲート（０点）電位が 一１Ｖｔｈｐ５１＋Δｖ１＋Δｖ２ になると、換言すれば、第１のＮチャネルトランジスタ
Ｎ１のドレイン（Ａ点）電位がインバータｒＮＶ１の閾
値電圧Ｖｔｈｌ （正の値）になると、基板電位検知
回路３の出力点りは低レベルになり、基板電位発生回路
２が動作を開始する。
従って、上記Δｖ１＋Δｖ２は、基板電位がほぼ浮遊状
態になっている電圧幅となり、消費電流を増加させない
ための基板電位の安定帯となっている。また、この値は
、基板電圧に対する回路動作マージンに応じてトランジ
スタの閾値を制御することによって、任意に変えること
ができる。
態になっている電圧幅となり、消費電流を増加させない
ための基板電位の安定帯となっている。また、この値は
、基板電圧に対する回路動作マージンに応じてトランジ
スタの閾値を制御することによって、任意に変えること
ができる。
なお、第３図（ａ）は、第１図の回路における第８図（
ｂ）に示したような電源電圧降下時の各ノードの電圧波
形または電流波形および基板電位の電源電圧依存性を示
している。
ｂ）に示したような電源電圧降下時の各ノードの電圧波
形または電流波形および基板電位の電源電圧依存性を示
している。
第２図（ａ）は、他の実施例を示しており、前記実施例
と比べて、基板電位検知回路３′および基板電位リーク
回路５′が異なる。基板電位検知回路３′は、前記基板
電位検知回路３と比べて、第１のＮチャネルトランジス
タＮ１が省略され、第２のＰチャネルトランジスタＰ２
が第２のＮチャネルトランジスタＮ２のソース側に移っ
た点が異なるが、その動作は基板電位検知回路３の動作
とほぼ同様に行われる。
と比べて、基板電位検知回路３′および基板電位リーク
回路５′が異なる。基板電位検知回路３′は、前記基板
電位検知回路３と比べて、第１のＮチャネルトランジス
タＮ１が省略され、第２のＰチャネルトランジスタＰ２
が第２のＮチャネルトランジスタＮ２のソース側に移っ
た点が異なるが、その動作は基板電位検知回路３の動作
とほぼ同様に行われる。
また、基板電位リーク回路５′は、ＶＣＣノードとＶｓ
ｓノードとの間に直列に、第６のＰチャネルトランジス
タＰ６と、ゲートがＶＳＳノードに接続されている第７
のＰチャネルトランジスタＰ７と、第４のＮチャネルト
ランジスタＮ４とが接続され、基板電位検知回路３′の
第２のＮチャネルトランジスタＮ２のドレイン（Ａ点）
が第６のＰチャネルトランジスタＰ６および第４のＮチ
ャネルトランジスタＮ４の各ゲートに接続されている。
ｓノードとの間に直列に、第６のＰチャネルトランジス
タＰ６と、ゲートがＶＳＳノードに接続されている第７
のＰチャネルトランジスタＰ７と、第４のＮチャネルト
ランジスタＮ４とが接続され、基板電位検知回路３′の
第２のＮチャネルトランジスタＮ２のドレイン（Ａ点）
が第６のＰチャネルトランジスタＰ６および第４のＮチ
ャネルトランジスタＮ４の各ゲートに接続されている。
第６のＰチャネルトランジスタＰ６と第７のＰチャネル
トランジスタＰ７と第４のＮチャネルトランジスタＮ４
とは、第２のインバータＩ ＮＶ２を構成している。
トランジスタＰ７と第４のＮチャネルトランジスタＮ４
とは、第２のインバータＩ ＮＶ２を構成している。
また、Ｖｃｃノードと基板１との間に直列に、ゲートト
ランジスタ用の第８のＰチャネルトランジスタＰ８と、
ゲートがＶｓｓノードに接続されている第５のＮチャネ
ルトランジスタＮ５と、抵抗Ｒとが接続されており、こ
れらは基板電位リークバス部を構成している。そして、
第４のＮチャネルトランジスタＮ４のドレイン（Ｅ点）
に第３のインバータＩＮＶ３の入力端が接続されており
、このインバータＩＮＶ３の出力端（０点）が第８のＰ
チャネルトランジスタＰ８のゲートに接続されている。
ランジスタ用の第８のＰチャネルトランジスタＰ８と、
ゲートがＶｓｓノードに接続されている第５のＮチャネ
ルトランジスタＮ５と、抵抗Ｒとが接続されており、こ
れらは基板電位リークバス部を構成している。そして、
第４のＮチャネルトランジスタＮ４のドレイン（Ｅ点）
に第３のインバータＩＮＶ３の入力端が接続されており
、このインバータＩＮＶ３の出力端（０点）が第８のＰ
チャネルトランジスタＰ８のゲートに接続されている。
基板電位リーク回路５′において、第２のインバータＩ
ＮＶ２の閾値電圧Ｖｔｈ２は基板電位検知回路３′中
の第１のインバータＩＮＶＩの閾値電圧ｖｔｈ、よりや
や低めに設定しておく。この両インバータＩＮＶＩおよ
びＩＮＶ２の閾値差は、基板電位リークバス部の第８の
ＰチャネルトランジスタＰ８がオフになってから基板電
位発生回路２が動作を開始するまでの、基板１が電位的
にほぼ浮遊状態にななっている電圧幅となる。基板電位
が深くなって、Ａ点の電位が第２のインバータＩＮＶ２
の閾値電圧ｖｔｈ２以下になると、Ｅ点電位が上がり、
第３のインバータＩ ＮＶ３の出力電位が下がる。
ＮＶ２の閾値電圧Ｖｔｈ２は基板電位検知回路３′中
の第１のインバータＩＮＶＩの閾値電圧ｖｔｈ、よりや
や低めに設定しておく。この両インバータＩＮＶＩおよ
びＩＮＶ２の閾値差は、基板電位リークバス部の第８の
ＰチャネルトランジスタＰ８がオフになってから基板電
位発生回路２が動作を開始するまでの、基板１が電位的
にほぼ浮遊状態にななっている電圧幅となる。基板電位
が深くなって、Ａ点の電位が第２のインバータＩＮＶ２
の閾値電圧ｖｔｈ２以下になると、Ｅ点電位が上がり、
第３のインバータＩ ＮＶ３の出力電位が下がる。
ここで、第８のＰチャネルトランジスタＰ８の閾値電圧
Ｖｔｈｐｓ ｃ負の値）の絶対値をＶｔｈｐ８１で表
すと、第３のインバータＩ ＮＶ３の出力電位がＶｃｃ
−ｌＶｔｈｐｓｌより下がると、第８のＰチャネルトラ
ンジスタＰ８がオンし、基板１へのリークパスを作る。
Ｖｔｈｐｓ ｃ負の値）の絶対値をＶｔｈｐ８１で表
すと、第３のインバータＩ ＮＶ３の出力電位がＶｃｃ
−ｌＶｔｈｐｓｌより下がると、第８のＰチャネルトラ
ンジスタＰ８がオンし、基板１へのリークパスを作る。
このとき、第５のＮチャネルトランジスタＮ５は、その
閾値電圧（正の値）をＶ ｔ ｈ ｎ ５で表すと、基
板電位を最悪でもＶｓｓ−Ｖｔｈｎ５に保持するための
リミッタの役割を果たす。また、このとき、抵抗Ｒは、
基板１への急激すぎる電荷の注入を制限するためのもの
であるが、第８のＰチャネルトランジスタＰ８および第
５のＮチャネルトランジスタＮ５により電流制限が可能
であれば、この抵抗Ｒを省略してもよい。また、このと
き、基板電位検知回路３′の出力点りは高レベルになっ
ており、基板電位発生回路２の動作は既にオフになって
いる。
閾値電圧（正の値）をＶ ｔ ｈ ｎ ５で表すと、基
板電位を最悪でもＶｓｓ−Ｖｔｈｎ５に保持するための
リミッタの役割を果たす。また、このとき、抵抗Ｒは、
基板１への急激すぎる電荷の注入を制限するためのもの
であるが、第８のＰチャネルトランジスタＰ８および第
５のＮチャネルトランジスタＮ５により電流制限が可能
であれば、この抵抗Ｒを省略してもよい。また、このと
き、基板電位検知回路３′の出力点りは高レベルになっ
ており、基板電位発生回路２の動作は既にオフになって
いる。
上記リークにより基板電位が浅くなると、Ａ点電位が上
昇し、先ずは第２のインバータＩＮＶ２の閾値電圧Ｖｔ
ｈ２を越える。これにより、第２のインバータＩＮＶ２
が反転してＥ点電位が下がり、第３のインバータＩＮＶ
３の出力電位が上がる。この第３のインバータＩＮＶ３
の出力電位がＶｃｃ−ｆＶｔｈｐｇｌに達すると、第８
のＰチャネルトランジスタＰ８はオフになり、基板１へ
の急激なリークバスはなくなる。このとき、Ａ点の電位
は未だ第１のインバータＩＮＶＩの閾値電圧ｖｔｈ、を
越えていないので、基板電位発生回路２は動作しない。
昇し、先ずは第２のインバータＩＮＶ２の閾値電圧Ｖｔ
ｈ２を越える。これにより、第２のインバータＩＮＶ２
が反転してＥ点電位が下がり、第３のインバータＩＮＶ
３の出力電位が上がる。この第３のインバータＩＮＶ３
の出力電位がＶｃｃ−ｆＶｔｈｐｇｌに達すると、第８
のＰチャネルトランジスタＰ８はオフになり、基板１へ
の急激なリークバスはなくなる。このとき、Ａ点の電位
は未だ第１のインバータＩＮＶＩの閾値電圧ｖｔｈ、を
越えていないので、基板電位発生回路２は動作しない。
この後、基板１は電位的にほぼ浮遊状態になり、ジャン
クションリーク等によって基板電位が徐々に引き上げら
れ、Ａ点の電位が第１のインバータＩＮＶＩの閾値電圧
ｖｔｈ、を越え、基板電位発生回路２が動作し、基板電
位を引き戻す。
クションリーク等によって基板電位が徐々に引き上げら
れ、Ａ点の電位が第１のインバータＩＮＶＩの閾値電圧
ｖｔｈ、を越え、基板電位発生回路２が動作し、基板電
位を引き戻す。
なお、第３図（ｂ）は、第２図（ａ）の回路における第
８図（ｂ）に示したような電源電圧降下時の各ノードの
電圧波形、または電流波形および基板電位の電源電圧依
存性を示している。
８図（ｂ）に示したような電源電圧降下時の各ノードの
電圧波形、または電流波形および基板電位の電源電圧依
存性を示している。
また、第３図（Ｃ）は、比較のため、従来の回路（上記
第２図（ａ）の回路に対して基板電位リーク回路５′を
外した場合に相当する）における第８図（ｂ）に示した
ような電源電圧降下時の各ノードの電圧波形、または電
流波形および基板電位の電源電圧依存性を示している。
第２図（ａ）の回路に対して基板電位リーク回路５′を
外した場合に相当する）における第８図（ｂ）に示した
ような電源電圧降下時の各ノードの電圧波形、または電
流波形および基板電位の電源電圧依存性を示している。
ここで、通常、電源電圧が一定の場合、基板電位ｖｎｉ
ｉはリークと基板電位発生回路２による引き戻しを繰り
返している。基板電位発生回路２およびスイッチ回路４
の動作には多少時間がかかるので、基板電位は鋸歯状の
波形となる。しかし、この鋸歯状波の電圧幅は微少であ
り、基板電位リーク回路５あるいは５′が動作する範囲
までの変動はなく、消費電流は増加しない。
ｉはリークと基板電位発生回路２による引き戻しを繰り
返している。基板電位発生回路２およびスイッチ回路４
の動作には多少時間がかかるので、基板電位は鋸歯状の
波形となる。しかし、この鋸歯状波の電圧幅は微少であ
り、基板電位リーク回路５あるいは５′が動作する範囲
までの変動はなく、消費電流は増加しない。
また、基板電位発生回路２の動作中に基板電位リーク回
路５′が動作しないことを確実にするために、スイッチ
回路４の出力をリーク回路５′にフィードバックして、
基板電位発生回路２が動作中はリーク回路５′を論理的
にオフさせておくことも可能である。
路５′が動作しないことを確実にするために、スイッチ
回路４の出力をリーク回路５′にフィードバックして、
基板電位発生回路２が動作中はリーク回路５′を論理的
にオフさせておくことも可能である。
第２図（ｂ）中のインバータＩ ＮＶ４はその一例を示
しており、スイッチ回路４の出力が高レベル“Ｈ″の時
に基板電位発生回路２が動作する場合、スイッチ回路４
の出力ノード（Ｈ点）の電位をインバータＩ ＮＶ４で
受け、このインバータＩＮＶ４の出力ノード（Ｇ点）を
リーク回路５′のＶＣＣノードに代えてリーク源として
第８のＰチャネルトランジスタＰ８のソースに接続して
いる。
しており、スイッチ回路４の出力が高レベル“Ｈ″の時
に基板電位発生回路２が動作する場合、スイッチ回路４
の出力ノード（Ｈ点）の電位をインバータＩ ＮＶ４で
受け、このインバータＩＮＶ４の出力ノード（Ｇ点）を
リーク回路５′のＶＣＣノードに代えてリーク源として
第８のＰチャネルトランジスタＰ８のソースに接続して
いる。
この回路では、基板電位発生回路２が動作している間は
、スイッチ回路４の出力が高レベル“Ｈ”のままであり
、インバータＩ ＮＶ４の出力ノード（Ｇ点）の電位は
低レベル“Ｌ″となり、万−Ｃ点の電位が低レベル“Ｌ
“になったとしても、リーク回路５′がオンすることが
ない。ここで、フィードバック回路は、基板電位発生回
路２が動作中にＧ点の電位を低レベル＃Ｌ″にするもの
であれば何でもよい。
、スイッチ回路４の出力が高レベル“Ｈ”のままであり
、インバータＩ ＮＶ４の出力ノード（Ｇ点）の電位は
低レベル“Ｌ″となり、万−Ｃ点の電位が低レベル“Ｌ
“になったとしても、リーク回路５′がオンすることが
ない。ここで、フィードバック回路は、基板電位発生回
路２が動作中にＧ点の電位を低レベル＃Ｌ″にするもの
であれば何でもよい。
第３図Ｃａ）乃至第３図（ｃ）を比較すると分かるよう
に、電源電圧の下降に対して、第３図（ａ）では０点の
電位が第５のＰチャネルトランジスタＰ５の閾値電圧Ｖ
ｔｈｐ５ （負の値）以下になるあたりから、また、
第３図（ｂ）ではＡ点の電位が第２のインバータＩＮＶ
２の閾値電圧Ｖｔｈ２を越えるあたりから、リーク電流
が急に流れ出し、基板電位が急速に回復しているのに対
して、第３図（Ｃ）では基板電位の回復に非常に時間が
かかってしまう。ここで、ｉｌは基板電位リーク回路５
を流れる電流、１２は基板電位リーク回路５′を流れる
電流である。
に、電源電圧の下降に対して、第３図（ａ）では０点の
電位が第５のＰチャネルトランジスタＰ５の閾値電圧Ｖ
ｔｈｐ５ （負の値）以下になるあたりから、また、
第３図（ｂ）ではＡ点の電位が第２のインバータＩＮＶ
２の閾値電圧Ｖｔｈ２を越えるあたりから、リーク電流
が急に流れ出し、基板電位が急速に回復しているのに対
して、第３図（Ｃ）では基板電位の回復に非常に時間が
かかってしまう。ここで、ｉｌは基板電位リーク回路５
を流れる電流、１２は基板電位リーク回路５′を流れる
電流である。
次に、電源電圧降下直後の時点ｔｘでの動作を考えたと
き、本発明の回路は従来例の回路に比べて顕著な改善効
果が得られる。このような改善効果は、第８図（ｃ）に
示したような電源電圧が一度オフになり、この直後に立
ち上がった場合にも得られる。第１図の回路の場合には
、電源電圧がオフの間に基板電位は第５のＰチャネルト
ランジスタＰ５の閾値電圧ｖｔｈｐ５ （負の値）付
近までリークし、第２図（ａ）および（ｂ）の回路の場
合には、電源電圧がオフの間に基板電位はリークせず、
再び電源電圧がオンになった直後にその電源電圧に相当
した基板レベルまで回復する。
き、本発明の回路は従来例の回路に比べて顕著な改善効
果が得られる。このような改善効果は、第８図（ｃ）に
示したような電源電圧が一度オフになり、この直後に立
ち上がった場合にも得られる。第１図の回路の場合には
、電源電圧がオフの間に基板電位は第５のＰチャネルト
ランジスタＰ５の閾値電圧ｖｔｈｐ５ （負の値）付
近までリークし、第２図（ａ）および（ｂ）の回路の場
合には、電源電圧がオフの間に基板電位はリークせず、
再び電源電圧がオンになった直後にその電源電圧に相当
した基板レベルまで回復する。
第２図（ａ）の回路において、第１図の回路と同様の基
板電位ＶＳＯのＶｃｃ電位オフタイム依存性を持たせる
場合には、第２図（ｂ）の回路に示すように、ソースが
ＶＳＳノード、ゲートがＡ点、ドレインが第５のＮチャ
ネルトランジスタＮ５のソース（Ｆ点）に接続された第
９のＰチャネルトランジスタＰ９を付加すればよい。但
し、この場合、基板電位ＶａＳがＶｃｃ電位オフタイム
中に引き戻すレルレベルハ、Ｖｔ ｈｐ２ ＋Ｖｔ ｈ
ｐｇ付近までとなる。ここで、Ｖｔｈｐ２は第２のＰチ
ャネルトランジスタＰ２の閾値電圧、ｖｔｈｐ９は第９
のＰチャネルトランジスタＰ９の閾値電圧である。
板電位ＶＳＯのＶｃｃ電位オフタイム依存性を持たせる
場合には、第２図（ｂ）の回路に示すように、ソースが
ＶＳＳノード、ゲートがＡ点、ドレインが第５のＮチャ
ネルトランジスタＮ５のソース（Ｆ点）に接続された第
９のＰチャネルトランジスタＰ９を付加すればよい。但
し、この場合、基板電位ＶａＳがＶｃｃ電位オフタイム
中に引き戻すレルレベルハ、Ｖｔ ｈｐ２ ＋Ｖｔ ｈ
ｐｇ付近までとなる。ここで、Ｖｔｈｐ２は第２のＰチ
ャネルトランジスタＰ２の閾値電圧、ｖｔｈｐ９は第９
のＰチャネルトランジスタＰ９の閾値電圧である。
また、第８図（ａ）に示したような電源電圧が上昇した
場合には、従来例の回路と同様に基板電位検知回路３が
働き、これにより基板電位発生回路２が動作して基板電
位を電源電圧に相当したレベルまで引き下げるので同等
問題はない。
場合には、従来例の回路と同様に基板電位検知回路３が
働き、これにより基板電位発生回路２が動作して基板電
位を電源電圧に相当したレベルまで引き下げるので同等
問題はない。
また、第４図に示すようなダイオード回路４０等の一端
を第１図中の基板電位検知回路３のＢ点、あるいは第２
図（ａ）、（ｂ）中の基板電位検知回路３′のＡ点に接
続することによって、基板電位の電源電圧依存性を第５
図中の実線で示すように変えることができる。この場合
にも、前記各実施例で述べた効果が得られることは勿論
である。
を第１図中の基板電位検知回路３のＢ点、あるいは第２
図（ａ）、（ｂ）中の基板電位検知回路３′のＡ点に接
続することによって、基板電位の電源電圧依存性を第５
図中の実線で示すように変えることができる。この場合
にも、前記各実施例で述べた効果が得られることは勿論
である。
［発明の効果］
上述したように本発明の半導体集積回路における基板電
位制御回路によれば、基板電位が一定値以上になると基
板電位発生回路を働かせ、基板電位がある一定値以下に
なると基板電位リーク回路を働かせることで、消費電流
を増加させずに基板電位の電源電圧追従性を高速化する
ことができる。
位制御回路によれば、基板電位が一定値以上になると基
板電位発生回路を働かせ、基板電位がある一定値以下に
なると基板電位リーク回路を働かせることで、消費電流
を増加させずに基板電位の電源電圧追従性を高速化する
ことができる。
第１図は本発明の半導体集積回路の一実施例を示す構成
説明図、第２図（ａ）および（ｂ）はそれぞれ本発明の
他の実施例を示す構成説明図、第３図（ａ）は第１図の
回路における電源電圧降下時の各ノードの電圧波形また
は電流波形および基板電位の電源電圧依存性を示す図、
第３図（ｂ）は第２図（ａ）および（ｂ）の回路におけ
る電源電圧降下時の各ノードの電圧波形または電流波形
および基板電位の電源電圧依存性を示す図、第３図（ｃ
）は従来の基板電位制限回路における電源電圧降下時の
各ノードの電圧波形または電流波形および基板電位の電
源電圧依存性を示す図、第４図は第１図および第２図（
ａ）および（ｂ）の回路における基板電位の電源電圧依
存性を変えるために第１図および第２図中の基板電位検
知回路に接続可能なダイオード回路を示す図、第５図は
第１図および第２図（ａ）および（ｂ）の回路における
基板電位の電源電圧依存性および第４図の回路を第１図
および第２図（ａ）および（ｂ）中の基板電位検知回路
に接続した場合における基板電位の電源電圧依存性を示
す図、第６図は従来の基板電位制限回路を示す構成説明
図、第７図は第６図の回路における基板電位の電源電圧
依存性を示す図、第８図（ａ）乃至（ｃ）は半導体集積
回路における基板電位の相異なる変化の様子を示す図、
第９図（ａ）および（ｂ）は第６図の回路における基板
電位の電源電圧依存性を変えるために第６図中の基板電
位検知回路に接続可能な抵抗回路およびダイオード回路
を示す図、第１０図は第６図の回路における基板電位の
電源電圧依存性および第９図（ｂ）の回路を第６図中の
基板電位検知回路に接続した場合における基板電位の電
源電圧依存性を示す図である。 １・・・基板、２・・・基板電位発生回路、３゜３′・
・・基板電位検知回路、４・・・スイッチ回路、５゜５
′・・・基板電位リーク回路。 出願人代理人 弁理士 鈴江武彦 第 図 第２ 図（ａ） 第 図（ａ） 第 図（Ｃ） 第３ 図（ｂ） 第 図 第 図 第６ 図 フ２ ］ 第９ 図 （Ｃ）
説明図、第２図（ａ）および（ｂ）はそれぞれ本発明の
他の実施例を示す構成説明図、第３図（ａ）は第１図の
回路における電源電圧降下時の各ノードの電圧波形また
は電流波形および基板電位の電源電圧依存性を示す図、
第３図（ｂ）は第２図（ａ）および（ｂ）の回路におけ
る電源電圧降下時の各ノードの電圧波形または電流波形
および基板電位の電源電圧依存性を示す図、第３図（ｃ
）は従来の基板電位制限回路における電源電圧降下時の
各ノードの電圧波形または電流波形および基板電位の電
源電圧依存性を示す図、第４図は第１図および第２図（
ａ）および（ｂ）の回路における基板電位の電源電圧依
存性を変えるために第１図および第２図中の基板電位検
知回路に接続可能なダイオード回路を示す図、第５図は
第１図および第２図（ａ）および（ｂ）の回路における
基板電位の電源電圧依存性および第４図の回路を第１図
および第２図（ａ）および（ｂ）中の基板電位検知回路
に接続した場合における基板電位の電源電圧依存性を示
す図、第６図は従来の基板電位制限回路を示す構成説明
図、第７図は第６図の回路における基板電位の電源電圧
依存性を示す図、第８図（ａ）乃至（ｃ）は半導体集積
回路における基板電位の相異なる変化の様子を示す図、
第９図（ａ）および（ｂ）は第６図の回路における基板
電位の電源電圧依存性を変えるために第６図中の基板電
位検知回路に接続可能な抵抗回路およびダイオード回路
を示す図、第１０図は第６図の回路における基板電位の
電源電圧依存性および第９図（ｂ）の回路を第６図中の
基板電位検知回路に接続した場合における基板電位の電
源電圧依存性を示す図である。 １・・・基板、２・・・基板電位発生回路、３゜３′・
・・基板電位検知回路、４・・・スイッチ回路、５゜５
′・・・基板電位リーク回路。 出願人代理人 弁理士 鈴江武彦 第 図 第２ 図（ａ） 第 図（ａ） 第 図（Ｃ） 第３ 図（ｂ） 第 図 第 図 第６ 図 フ２ ］ 第９ 図 （Ｃ）
Claims (1)
- 基板電位発生回路および基板電位を検知する基板電位検
知回路および、この基板電位検知回路の検知出力に基ず
いて前記基板電位発生回路の動作をオン、オフ制御する
スイッチ回路による基板電位制御機能を内蔵する半導体
集積回路において、基板電位が前記基板電位発生回路が
動作するレベルより負方向に所定の一定電圧以上低下し
た時に、基板に電荷を注入して基板電位を上昇させ、基
板電位が前記基板電位発生回路が動作するレベルより僅
かに低い所定の一定電圧負方向の電位に達した時に、基
板への電荷注入を停止する基板電位リーク回路を具備す
ることを特徴とする半導体集積回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1069826A JPH0783254B2 (ja) | 1989-03-22 | 1989-03-22 | 半導体集積回路 |
| US07/496,961 US5057704A (en) | 1989-03-22 | 1990-03-21 | Semiconductor integrated circuit having substrate potential detecting circuit commonly used |
| EP90105339A EP0388918B1 (en) | 1989-03-22 | 1990-03-21 | Semiconductor integrated circuit having a substrate potential detecting circuit |
| DE69028230T DE69028230T2 (de) | 1989-03-22 | 1990-03-21 | Integrierte Halbleiterschaltung mit einer Substratspannungsdetektorschaltung |
| KR1019900003889A KR930009027B1 (ko) | 1989-03-22 | 1990-03-22 | 반도체 집적회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1069826A JPH0783254B2 (ja) | 1989-03-22 | 1989-03-22 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02249262A true JPH02249262A (ja) | 1990-10-05 |
| JPH0783254B2 JPH0783254B2 (ja) | 1995-09-06 |
Family
ID=13413952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1069826A Expired - Lifetime JPH0783254B2 (ja) | 1989-03-22 | 1989-03-22 | 半導体集積回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5057704A (ja) |
| EP (1) | EP0388918B1 (ja) |
| JP (1) | JPH0783254B2 (ja) |
| KR (1) | KR930009027B1 (ja) |
| DE (1) | DE69028230T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04345061A (ja) * | 1991-05-23 | 1992-12-01 | Matsushita Electric Ind Co Ltd | 基板電位発生回路 |
| JPH07176187A (ja) * | 1993-12-17 | 1995-07-14 | Nec Corp | 基板電位検知回路 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2585450B2 (ja) * | 1990-04-18 | 1997-02-26 | 東芝マイクロエレクトロニクス株式会社 | 半導体回路装置 |
| US5341035A (en) * | 1990-06-04 | 1994-08-23 | Matsushita Electric Industrial Co., Ltd. | Substrate potential generator |
| FR2677771A1 (fr) * | 1991-06-17 | 1992-12-18 | Samsung Electronics Co Ltd | Circuit de detection de niveau de polarisation inverse dans un dispositif de memoire a semiconducteurs. |
| JP2876854B2 (ja) * | 1991-10-25 | 1999-03-31 | 日本電気株式会社 | 電位検出回路 |
| KR0127318B1 (ko) * | 1994-04-13 | 1998-04-02 | 문정환 | 백바이어스전압 발생기 |
| US5642272A (en) * | 1994-10-21 | 1997-06-24 | Texas Instruments Incorporated | Apparatus and method for device power-up using counter-enabled drivers |
| JPH09205153A (ja) * | 1996-01-26 | 1997-08-05 | Toshiba Corp | 基板電位検出回路 |
| JP3533306B2 (ja) | 1996-04-02 | 2004-05-31 | 株式会社東芝 | 半導体集積回路装置 |
| US6064250A (en) * | 1996-07-29 | 2000-05-16 | Townsend And Townsend And Crew Llp | Various embodiments for a low power adaptive charge pump circuit |
| US6466082B1 (en) * | 2000-05-17 | 2002-10-15 | Advanced Micro Devices, Inc. | Circuit technique to deal with floating body effects |
| US7061049B2 (en) * | 2001-06-12 | 2006-06-13 | Kabushiki Kaisha Toshiba | Semiconductor device using SOI device and semiconductor integrated circuit using the semiconductor device |
| US20060119382A1 (en) * | 2004-12-07 | 2006-06-08 | Shumarayev Sergey Y | Apparatus and methods for adjusting performance characteristics of programmable logic devices |
| US7330049B2 (en) * | 2006-03-06 | 2008-02-12 | Altera Corporation | Adjustable transistor body bias generation circuitry with latch-up prevention |
| JP2008118098A (ja) * | 2006-10-11 | 2008-05-22 | Matsushita Electric Ind Co Ltd | 半導体集積回路の動作解析方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62190746A (ja) * | 1986-02-17 | 1987-08-20 | Sanyo Electric Co Ltd | 基板バイアス発生回路 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4322679A (en) * | 1980-04-07 | 1982-03-30 | Canadian Patents & Dev. Limited | Alternating current comparator bridge for resistance measurement |
| US4439692A (en) * | 1981-12-07 | 1984-03-27 | Signetics Corporation | Feedback-controlled substrate bias generator |
| US4473758A (en) * | 1983-02-07 | 1984-09-25 | Motorola Inc. | Substrate bias control circuit and method |
| NL8402764A (nl) * | 1984-09-11 | 1986-04-01 | Philips Nv | Schakeling voor het opwekken van een substraatvoorspanning. |
| EP0217065B1 (de) * | 1985-08-26 | 1991-09-18 | Siemens Aktiengesellschaft | Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator |
| DE3777938D1 (de) * | 1986-09-30 | 1992-05-07 | Siemens Ag | Integrierte schaltung in komplementaerer schaltungstechnik mit einem substratvorspannungs-generator. |
| NL8701278A (nl) * | 1987-05-29 | 1988-12-16 | Philips Nv | Geintegreerde cmos-schakeling met een substraatvoorspanningsgenerator. |
| US4794278A (en) * | 1987-12-30 | 1988-12-27 | Intel Corporation | Stable substrate bias generator for MOS circuits |
| JPH0817033B2 (ja) * | 1988-12-08 | 1996-02-21 | 三菱電機株式会社 | 基板バイアス電位発生回路 |
-
1989
- 1989-03-22 JP JP1069826A patent/JPH0783254B2/ja not_active Expired - Lifetime
-
1990
- 1990-03-21 DE DE69028230T patent/DE69028230T2/de not_active Expired - Fee Related
- 1990-03-21 EP EP90105339A patent/EP0388918B1/en not_active Expired - Lifetime
- 1990-03-21 US US07/496,961 patent/US5057704A/en not_active Expired - Lifetime
- 1990-03-22 KR KR1019900003889A patent/KR930009027B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62190746A (ja) * | 1986-02-17 | 1987-08-20 | Sanyo Electric Co Ltd | 基板バイアス発生回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04345061A (ja) * | 1991-05-23 | 1992-12-01 | Matsushita Electric Ind Co Ltd | 基板電位発生回路 |
| JPH07176187A (ja) * | 1993-12-17 | 1995-07-14 | Nec Corp | 基板電位検知回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0783254B2 (ja) | 1995-09-06 |
| KR930009027B1 (ko) | 1993-09-18 |
| DE69028230D1 (de) | 1996-10-02 |
| US5057704A (en) | 1991-10-15 |
| EP0388918A1 (en) | 1990-09-26 |
| DE69028230T2 (de) | 1997-02-06 |
| EP0388918B1 (en) | 1996-08-28 |
| KR900015314A (ko) | 1990-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02249262A (ja) | 半導体集積回路 | |
| US6933744B2 (en) | Low-leakage integrated circuits and dynamic logic circuits | |
| KR930003926B1 (ko) | 반도체집적회로 | |
| KR970024174A (ko) | 반도체 집적회로(Semiconductor Integrated Circuit Having Reduced Current Leakage and High Speed) | |
| EP1608067A2 (en) | Reset circuit | |
| US8125846B2 (en) | Internal voltage generating circuit of semiconductor memory device | |
| US7099223B2 (en) | Semiconductor memory device | |
| US5202587A (en) | MOSFET gate substrate bias sensor | |
| CN105429618A (zh) | 上电体偏置电路和方法 | |
| KR940003153B1 (ko) | 백바이어스 발생회로 | |
| US5260646A (en) | Low power regulator for a voltage generator circuit | |
| US6566850B2 (en) | Low-voltage, low-power bandgap reference circuit with bootstrap current | |
| JP2010010920A (ja) | 半導体集積回路 | |
| JPH05168151A (ja) | 電源投入検出回路 | |
| JP2704459B2 (ja) | 半導体集積回路装置 | |
| EP0713167B1 (en) | A voltage level converter | |
| EP1034619B1 (en) | Zero power power-on-reset circuit | |
| KR0142967B1 (ko) | 반도체 메모리장치의 기판 전압 제어회로 | |
| JP3652793B2 (ja) | 半導体装置の電圧変換回路 | |
| US11599185B2 (en) | Internet of things (IoT) power and performance management technique and circuit methodology | |
| JPH0786917A (ja) | インバータ回路 | |
| US9229467B2 (en) | Bandgap reference circuit and related method | |
| US7372321B2 (en) | Robust start-up circuit and method for on-chip self-biased voltage and/or current reference | |
| JPH07176187A (ja) | 基板電位検知回路 | |
| US6636451B2 (en) | Semiconductor memory device internal voltage generator and internal voltage generating method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070906 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 14 |