FR2677771A1 - Circuit de detection de niveau de polarisation inverse dans un dispositif de memoire a semiconducteurs. - Google Patents
Circuit de detection de niveau de polarisation inverse dans un dispositif de memoire a semiconducteurs. Download PDFInfo
- Publication number
- FR2677771A1 FR2677771A1 FR9111986A FR9111986A FR2677771A1 FR 2677771 A1 FR2677771 A1 FR 2677771A1 FR 9111986 A FR9111986 A FR 9111986A FR 9111986 A FR9111986 A FR 9111986A FR 2677771 A1 FR2677771 A1 FR 2677771A1
- Authority
- FR
- France
- Prior art keywords
- voltage
- channel
- reverse bias
- circuit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
- G11C5/146—Substrate bias generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Détecteur de niveau de polarisation inverse utilisé pour un dispositif à semiconducteurs dans lequel un courant de détection (150) pour détecter la tension de polarisation inverse (VBB) est empêché de s'écouler directement dans le substrat (ou dans la borne de tension de polarisation inverse). La grille d'un transistor PMOS (50) est alimentée avec la tension de polarisation inverse tandis que la source est alimentée avec la tension de la masse, de sorte qu'un circuit de pompage (300) effectue l'opération de pompage pour augmenter la tension de polarisation inverse lorsque la tension de polarisation inverse (VBB) est plus petite qu'un niveau de tension prédéterminé; autrement, le circuit de pompage (300) est coupé, en réduisant par ce moyen la tension de polarisation inverse.
Description
CIRCUIT DE DETECTION DE NIVEAU DE POLARISATION INVERSE
DANS UN DISPOSITIF DE MEMOIRE A SEMICONDUCTEURS
La présente invention se rapporte à un dispositif de mémoire à semiconducteurs et particulièrement à un circuit pour détecter un niveau de polarisation inverse produit par
un générateur de polarisation inverse.
Habituellement, un substrat de dispositif de mémoire à semiconducteurs est alimenté avec une tension négative d'un niveau prédéterminé, pour faire en sorte que la tension de seuil d'un transistor MOS (semiconducteur à grille isolée par oxyde métallique) inclus dans le dispositif soit stable, pour éviter le transistor parasite, et pour éviter un mauvais fonctionnement du dispositif de mémoire résultant de l'arrondissement d'un signal externe Par exemple, dans le cas o une cellule DRAM (de mémoire vive dynamique) comporte un transistor NMOS (semiconducteur à grille isolée par oxyde métallique de type N) comme cellule de mémoire, et un condensateur de silicium polycristallin conducteur de type N (ou un condensateur avec une région de diffusion conductrice de type N), une tension spécifique de -2 à -2,5 V doit être appliquée au substrat (ou à l'électrode de plaque du condensateur) Cette tension est appelée la tension de polarisation inverse ou tension de substrat D'une manière générale, un circuit pour produire la tension de polarisation inverse (dans la suite mentionnée pour abréger, comme un générateur de polarisation inverse) comporte un circuit de pompage pour maintenir la tension de polarisation inverse à une tension négative constante d'un niveau prédéterminé, un oscillateur pour piloter le circuit de pompage, et un détecteur de niveau de polarisation inverse pour détecter le niveau de tension de polarisation inverse courant et pour commander
l'oscillateur en réponse au signal de détection.
En se référant à la figure 1, un tel générateur de polarisation inverse est représenté de façon schématique, dans lequel un oscillateur 100 est d'une manière générale constitué d'une chaîne d'inverseurs, et un circuit de pompage 300 comprend une capacité de pompage de la tension de polarisation inverse VBB en réponse à une impulsion d'horloge de pompage qui lui est délivrée à partir de l'oscillateur 100 par l'intermédiaire d'un circuit de commande 200 De plus, la tension de polarisation inverse VBB est délivrée en retour à l'oscillateur 100 par l'intermédiaire du détecteur de niveau de polarisation inverse 400 Le détecteur de niveau de polarisation inverse 400 modifie la sortie de l'oscillateur 100 en réponse à un signal de détection de la tension de polarisation inverse courante VBB A savoir, si le niveau de polarisation inverse courant est plus petit qu'un niveau souhaité, (dans ce cas par conséquent le niveau de polarisation inverse doit être augmenté), le détecteur de niveau de polarisation inverse 400 répercute cette situation sur l'oscillateur 100 ainsi l'oscillateur 100 produit un signal de commande (ou impulsion d'horloge de pompage) pour alimenter le circuit de pompage 300 en réponse au signal sorti du détecteur de niveau de polarisation inverse 400 Ce dont il résulte que, le circuit de pompage 300 effectue l'opération de pompage, pour augmenter par ce moyen le niveau de tension de polarisation inverse VBB bas jusqu'au niveau de tension souhaitée. Il doit être noté que par commodité, dans cette
description le niveau de polarisation inverse se rapporte à
la valeur absolue Au contraire, si la tension de polarisation inverse courante VBB est plus élevée que le niveau souhaité, (dans ce cas par conséquent la tension de polarisation inverse doit être diminuée) l'oscillateur 100 produit, en réponse au signal de détection issu du détecteur de niveau de polarisation inverse 400 un signal de commande pour empêcher le circuit de pompage 300
d'effectuer l'opération de pompage.
Il est essentiellement nécessaire que le détecteur de niveau de polarisation inverse détecte la tension de polarisation inverse VBB de manière efficace, sans influencer directement la tension de polarisation inverse VBB elle même Un exemple de détecteur de niveau de polarisation inverse classique utilise un diviseur de
tension constitué de résistances ou d'éléments résistants.
Un tel dispositif est divulgué dans USP 4,471,290, publié
le 11 septembre 1984 Dans la description du brevet, le
détecteur de niveau de polarisation inverse comprend un diviseur de tension constitué de résistances en série Rl, R 2 connectées entre la tension de polarisation inverse et la tension de la masse Un noeud de connexion des résistances en série est raccordé à l'entrée d'un détecteur
de niveau.
Par conséquent, le noeud de connexion du diviseur de tension atoujours la tension de polarisation inverse de R 2 VBB, et ensuite ce niveau de tension divisé est comparé avec un niveau de différence dans le détecteur de niveau Le détecteur de niveau répercute le signal de comparaison sur l'oscillateur Cependant, un écoulement de courant se forme toujours entre la borne de tension de polarisation inverse et la borne de tension de la masse à travers les résistances en série Rt et R 2, ce dont il résulte des dégradations de la tension de polarisation inverse dues non seulement aux courants de trous dans le substrat semiconducteur mais également au courant qui s'écoule à travers les résistances en série (c'est-à-dire, que le courant s'écoule de la borne de tension de la masse
vers la borne de tension de polarisation inverse).
Un autre exemple de détecteur de niveau de
polarisation inverse classique est présenté à la figure 2.
Ce circuit utilise les caractéristiques de redressement d'un transistor NOS connecté en diode Comme cela est représenté, un transistor PMOS (semiconducteur à grille isolée par oxyde métallique de type P) 21 et un transistor NMOS 23 sont toujours conducteurs, et la tension d'un noeud de connexion 22 est déterminée par un moyen diviseur de tension constitué des transistors MOS 21, 23 et 24 Le noeud de connexion 22, des transistors MOS 21 et 23 connectés en série qui sont raccordés à la tension d'alimentation de puissance Vcc, est connecté à l'oscillateur 100 de la figure 1 par l'intermédiaire d'un circuit à retard 26 Le transistor PMOS 24 est raccordé entre le transistor MOS 23 et la tension de polarisation inverse VBB, l'une des extrémités du canal et la grille du transistor PMOS 24 étant raccordées en commun à la tension de polarisation inverse VBB et l'autre extrémité du canal étant raccordée au canal du transistor MOS 23 La tension au noeud de connexion 22 est appliquée à l'oscillateur 100 au moyen du circuit à retard 26 et de plus cette tension peut être ajustée préalablement à une tension VBBD au moyen
du changement du calibre des transistors MOS 21, 23 et 24.
En se référant aux figures 3 A à 3 F, le fonctionnement du détecteur de niveau de polarisation inverse classique va être expliqué ci-dessous Dans les dessins, la tension de polarisation inverse VBB, le courant traversant Ix allant de la tension d'alimentation de puissance Vcc vers la borne de tension de polarisation inverse VBB, la tension V 22 au noeud de connexion 22, la tension de sortie V 28 du circuit à retard 26, la tension de sortie VOSC de l'oscillateur 100 et des courbes caractéristiques de tensions détaillées du détecteur de niveau de polarisation inverse sont représentées respectivement Il est à noter que le courant traversant Ix est proportionnel à la tension de polarisation inverse VBB Comme cela peut être vu à la figure 3 A, jusqu'à l'instant tl, la tension VBB est d'une valeur négative inférieure (c'est-à-dire d'une valeur absolue supérieure) à la tension VBBD; par conséquent, le courant traversant Ix est également plus grand que celui à l'instant tl Ceci parce que le courant traversant Ix s'écoule dans la borne de polarisation inverse VBB et, par conséquent, le niveau de tension de polarisation inverse augmente de façon indésirable à cause du courant traversant Ix (et du courant de trous dans le substrat) Ce phénomène est appelé dégradation de la tension de polarisation inverse. Dans le même temps, les tensions VBB et VBBD deviennent identiques l'une à l'autre à l'instant ti, et ensuite la tension VBB prend une valeur absolue graduellement inférieure à la tension VBBD; par conséquent, le courant traversant Ix diminue et le niveau de tension au noeud de connexion 22 augmente A ce moment le courant traversant Ix s'écoulant dans la borne de tension de polarisation inverse VBB diminue Ainsi, la tension V 22 au noeud de connexion 22 augmente, en basculant par ce moyen la tension de sortie V 28 du circuit à retard 26 au niveau logique haut qui est appliqué à l'oscillateur (voir figures 3 C et 3 D) Puis, l'oscillateur 100 est activé et par conséquent produit des impulsions d'horloge de pompage comme cela est montré à la figure 3 E qui sont destinées à être appliquées au circuit de pompage 300, de sorte que le circuit de pompage 300 effectue l'opération de pompage pour la tension de polarisation inverse à partir de l'instant t 2 Dans le cours de l'opération de pompage de tension, si la tension VBB croise la tension VBBD à un instant t 3, la tension V 22 au noeud de connexion 22 diminue, en amenant finalement par ce moyen la tension d'entrée de l'oscillateur 100 au niveau logique bas à l'instant t 4 comme cela est montré à la figure 3 E, de sorte que l'opération de pompage s'arrête à l'instant t 4 Puisque le courant traversant Ix s'écoule dans la borne de polarisation inverse VBB même pendant le temps o l'opération de pompage s'arrête à l'instant t 4, la valeur absolue de la tension de polarisation inverse diminuera encore Dans l'intervalle, si la tension de polarisation inverse VBB devient inférieure à la tension VBBD à
l'instant t 5, le fonctionnement précédent sera répété.
En outre, il va être fait référence maintenant à la figure 3 F pour montrer les courbes du fonctionnement concret du détecteur de niveau de polarisation inverse 4 de la figure 2 Dans le dessin, les courbes V 22, V 27 et V 29 représentent les tensions aux noeuds de connexion 22, 27 et 29, respectivement Puisque la grille du transistor PMOS 21 du détecteur de niveau de polarisation inverse 4 est alimentée avec la tension de la masse Vss, la tension grille-source Vgs est une tension constante, qui est
indépendante de la tension d'alimentation de puissance Vcc.
Par conséquent, la tension au noeud de sortie 22 est largement influencée en fonction de la variation de la tension d'alimentation en puissance comme cela est montré à la figure 3 F En plus, un temps relativement long est nécessaire pour que le courant traversant Ix passe à travers les deux transistors MOS 23 et 24, de sorte que le détecteur de niveau de polarisation inverse a une
caractéristique de réponse lente.
Comme cela a été décrit ci-dessus, le détecteur de niveau de polarisation inverse classique de la figure 2 est conçu de manière à ce que la borne de tension de polarisation inverse VBB soit sous l'influence directe du courant traversant Ix pour détecter la tension de polarisation inverse, ce dont il résulte par conséquent des dégradations de la tension de polarisation inverse qui sont principalement provoquées par le courant traversant (pour détecter le niveau de polarisation inverse) de même que par le courant de trous du substrat Ce dont il résulte qu'il est par conséquent inévitable de commuter fréquemment en marche/arrêt l'oscillateur 100 et le circuit de pompage 300 dans le générateur de polarisation inverse classique, de sorte que la fiabilité de ceux-ci (particulièrement du détecteur de niveau de polarisation inverse) est faible de même que la consommation totale de courant du générateur de polarisation inverse est élevée Par conséquent, comme cela est montré à la figure 3 A, dans le cas o la tension de polarisation inverse VBB est amenée brutalement à un niveau de tension différent en raison de l'opération de pompage, un courant de pic est formé à la borne de tension de polarisation inverse VBB Si ce courant de pic est souvent produit en raison d'un fonctionnement de pompage très fréquent, le dispositif peut être soumis à des mauvais fonctionnement ou des défectuosités et dans le pire des cas le phénomène de rupture du diélectrique du transistor PMOS 24 peut se produire dans la couche d'oxyde de grille de celui-ci Dans les deux cas du brevet US et de la figure 2, la même mauvaise situation que ci-dessus peut se produire, en raison du fait que la tension de polarisation inverse est sous l'influence directe du courant de détection de celle-ci En particulier, parce que dans les circuits de la figure 2, la tension appliquée à la grille du transistor PMOS de charge 21 est indépendante de la tension d'alimentation de puissance, ce détecteur de niveau de polarisation inverse est considérablement influencé par la variation de la tension d'alimentation de puissance Il sera de plus apprécié par des personnes expérimentées dans la technique que tout générateur de polarisation inverse classique qui utilise un détecteur de niveau de polarisation inverse du type décrit ci-dessus rencontrera
les mêmes problèmes.
C'est par conséquent un objectif de la présente invention que de créer un circuit de détecteur de niveau de polarisation inverse ayant une grande fiabilité, utilisé
pour un générateur de polarisation inverse.
C'est un autre objectif de la présente invention que de créer un générateur de polarisation inverse ayant une
faible consommation de courant.
C'est encore un autre objectif de la présente invention que de créer un circuit de détection de niveau de polarisation inverse qui ait un fonctionnement de détection
rapide en même temps qu'une fiabilité élevée.
Selon l'un de ses aspects la présente invention propose à cet effet, un circuit de détecteur de niveau de polarisation inverse dans un générateur de polarisation inverse comportant un circuit de pompage, qui comprend: une borne de commande raccordée à la tension de polarisation inverse; une borne de détection raccordée au circuit de pompage par l'intermédiaire d'un circuit de commande pour commander le circuit de pompage; et un canal électrique pour relier de manière électrique la borne de détection à la borne de tension de référence de la masse en réponse au niveau de la tension de polarisation inverse, le canal étant isolé électriquement de la borne de commande
par un élément isolant.
Selon un autre de ses aspects la présente invention propose, un circuit pour détecter un niveau de tension de polarisation inverse dans un générateur de polarisation inverse comportant un circuit de pompage pour délivrer une tension de polarisation inverse d'un niveau donné au substrat, et un oscillateur pour fournir une impulsion d'horloge de pompage à un circuit de pompage, et qui comprend un premier transistor PMOS dont la grille est raccordée à la tension Vcc/2 issue du générateur de tension de plaque de cellule, dont l'une des extrémités du canal est raccordée à la tension d'alimentation de puissance et l'autre extrémité du canal est raccordée à la borne d'entrée de l'oscillateur, et un second transistor PMOS dont la grille est raccordée à la tension de polarisation inverse, dont l'une des extrémités du canal est raccordée à la tension de la masse et dont l'autre extrémité du canal
est raccordée au canal du premier transistor PMOS.
Les caractéristiques et avantages de l'invention
ressortiront d'ailleurs de la description qui va suivre à
titre d'exemple en référence aux dessins annexés, sur lesquels: la figure 1 est un schéma-bloc montrant une forme élémentaire d'un générateur de polarisation inverse; la figure 2 est un schéma de circuit d'un détecteur de niveau de polarisation inverse classique; les figures 3 A à 3 F montrent des formes d'onde de fonctionnement du détecteur de niveau de polarisation inverse classique de la figure 2; la figure 4 est un mode de réalisation d'un détecteur de niveau de polarisation inverse selon la présente invention; la figure 5 est un autre mode de réalisation du détecteur de niveau de polarisation inverse selon la présente invention; la figure 6 est un autre mode de réalisation du détecteur de niveau de polarisation inverse selon la présente invention; la figure 7 est une vue du détecteur de polarisation inverse de l'invention utilisé pour le générateur de polarisation inverse de la figure 1; et les figures 8 A à 8 F montrent des formes d'onde de fonctionnement du détecteur de niveau de polarisation
inverse de l'invention.
En se référant à la figure 4, un mode de réalisation du détecteur de niveau de polarisation inverse selon la présente invention comporte un transistor PMOS 31, un transistor NMOS 33 et un circuit à retard 36 connectés de la même façon que ceux du détecteur classique Cependant, un transistor PMOS 34 est connecté entre le transistor NMOS 33 et le niveau de tension de la masse Vss, la grille du transistor PMOS 34 étant raccordée à la tension de polarisation inverse VBB Le niveau de tension au noeud de connexion 32 des transistors MOS 31 et 33 connectés en
série dépend du fonctionnement du transistor PMOS 34.
Il va maintenant être fait référence à la figure 5 qui
représente un autre mode de réalisation de l'invention.
Comme cela est représenté, le transistor PMOS de charge 11 possède une grille alimentée avec la tension de plaque de cellule Vp qui est Vcc/2, une extrémité du canal étant raccordée à la tension d'alimentation de puissance et l'autre extrémité du canal étant raccordée au noeud de sortie 12 De plus, le transistor PMOS de commande 13 possède une grille raccordée à la tension de polarisation inverse VBB, une extrémité du canal étant raccordée à la tension de la masse et l'autre extrémité du canal étant raccordée au noeud de sortie 12 Ici, il doit être noté que l'élément de commande de ce mode de réalisation est constitué d'un transistor PMOS unique 13, par conséquent il possède une caractéristique de réponse relativement rapide par comparaison avec celle des des circuits des figures 2 et 4 A partir de ce qui précède, il est apprécié que puisque le mode de réalisation est conçu de sorte que le courant ne puisse pas s'écouler à partir de la borne de tension d'alimentation de puissance Vcc dans la borne de polarisation inverse VBB et qu'en outre la grille du transistor PMOS il est alimentée avec la tension constante Vcc/2, il est possible d'éviter la variation brusque du courant traversant Ix en raison de la variation de tension de l'alimentation de puissance Dans le même temps, il est bien connu dans la technique que la tension de plaque de cellule Vp est une tension qui est produite à partir du générateur de tension de plaque de cellule, non représenté,
et qu'elle est généralement de Vcc/2.
En se référant à la figure 6, un autre mode de réalisation du détecteur de niveau de polarisation inverse selon la présente invention comporte une pluralité de transistors PMOS 41, 44, 46 ayant chacun leur grille connectée à une extrémité de leur canal respectif, les transistors PMOS étant connectés en série les uns aux autres entre la tension d'alimentation de puissance Vcc et la tension de la masse Vss Un noeud de polarisation est formé au point de raccordement des transistors PMOS 44 et 46 Les transistors PMOS 41, 44, 46 en même temps que le noeud de polarisation 45 forment un circuit de polarisation, et la tension au noeud de polarisation 45 sera 1/3 Vcc pourvu que tous les transistors PMOS soient du même calibre Le noeud de polarisation 45 est raccordé à la grille d'un transistor PMOS 48 dont le canal est connecté entre la tension d'alimentation de puissance Vcc et un noeud de détection 49 La grille du transistor PMOS 48 est alimentée avec la tension constante issue du noeud de polarisation 45, de sorte que le transistor PMOS 48 sert d'élément de charge à travers lequel un courant constant s'écoule dans le noeud de détection 49 Un transistor PMOS 50 dont la grille est alimentée avec la tension de polarisation inverse VBB, est raccordé entre le noeud de détection 49 et la tension de la masse Vss D'une manière il similaire au mode de réalisation des figures 4 et 5, le niveau de tension du noeud de détection 49 dépend du
fonctionnement du transistor PMOS 50.
En se référant maintenant aux figures 4 et 6, il doit être noté que les transistors 34, 13 et 50, dont les grilles sont raccordées à la tension de polarisation inverse VBB, sont tous des transistors PMOS; cependant d'autres types de dispositifs à semiconducteurs dont les courants de canaux peuvent être commandés par des grilles
isolées, peuvent être utilisés dans le même but.
En se référant à la figure 7, le détecteur de niveau de polarisation inverse de l'invention 40 de la figure 6 est utilisé pour le générateur de polarisation inverse de la figure 1 Comme cela est montré dans le dessin, la tension de polarisation inverse VBB est raccordée en commun à la sortie du circuit de pompage 300 et à la grille du transistor PMOS 50 dans le détecteur de niveau de polarisation inverse 40 Le noeud de détection 49 du détecteur de niveau de polarisation inverse 40 est raccordé à une borne d'entrée d'une porte NON-ET d'entrée 61 dans l'oscillateur 100, par l'intermédiaire du circuit à retard 51 Il peut être compris facilement que l'oscillateur 100 est activé/désactivé en réponse à la valeur logique à la borne d'entrée de la porte NON-ET 61 à laquelle le noeud de détection 49 est connecté L'oscillateur 100 est un circuit bien connu dans lequel les sorties 101 et 102 des inverseurs 62 et 63 sont appliquées respectivement au circuit de pompage 300 par l'intermédiaire du circuit de commande 200 Le circuit de pompage 300 est constitué de condensateurs PNOS et de transistors PMOS, aussi il est apprécié que la tension de polarisation inverse VBB est augmentée par pompage lorsque les impulsions d'horloge de pompage issues des lignes de signaux de pompage 301 à 304 sont au niveau logique bas, de manière à augmenter la valeur absolue de la tension de polarisation VBB Il sera noté qu'à la figure 7, l'oscillateur 100, le circuit de commande 200 et le circuit de pompage 300 à l'exception du détecteur de niveau de polarisation inverse 40 sont tous
des circuits classiques bien connus.
En se référant aux figures 8 A à 8 F, les fonctionnements du détecteur de niveau de polarisation inverse et du générateur de polarisation inverse selon la présente invention sont décrits dans la suite Sont représentés respectivement la tension de polarisation inverse VBB (figure 8 A), le courant de détection I 50 (figure 8 B) allant du détecteur de niveau de polarisation inverse à la tension de la masse Vss par l'intermédiaire du transistor PMOS 50, la tension V 49 (figure 8 C) au noeud de détection 49 variant en fonction du courant de détection I 50, la tension de sortie V 52 (figure 8 D) du circuit à retard 51, les sorties de tension V 101 et V 102 (figure 8 E) aux lignes 101 et 102 de l'oscillateur 100, et les courbes
caractéristiques de tension (figure 8 F) pour V 49 et Va.
En se référant particulièrement à la figure 8 F, les courbes Va et V 49 représentent les caractéristiques de tension au noeud "a" du circuit à retard 51 et au noeud de sortie 49, respectivement En considérant ceci par comparaison avec la figure 3 F, il est à noter que les caractéristiques de réponse sont nettement améliorées et ceci résulte de la simplification de l'étage de commande du
détecteur de niveau de polarisation inverse.
En se référant maintenant de nouveau aux figures 7 et 8 A à 8 F, le fonctionnement du détecteur de niveau de polarisation inverse selon la présente invention va être
décrit dans la suite au moyen d'un exemple.
D'abord, il doit être noté que ci-dessous, par commodité, seulement un exemple d'utilisation du détecteur de niveau de polarisation inverse 40 de la figure 6 pour le générateur de polarisation inverse de la figure 1 est considéré Cependant, dans le cas d'utilisation du détecteur de niveau de polarisation inverse 30 des figures 4 et 5, le fonctionnement de celui-ci peut être considéré
de la même façon.
A la figure 8 A, jusqu'à l'instant Tii, la tension de polarisation inverse VBB (mentionnée dans la suite comme la valeur absolue de celle- ci) a un niveau de tension plus élevé qu'un niveau de tension VBBD auquel l'oscillateur 100 est activé, de sorte que le générateur de polarisation inverse est coupé Dans le même temps, si la tension de polarisation inverse VBB délivrée à la grille du transistor PMOS 50 est réduite, alors le transistor PMOS 50 devient graduellement non conducteur Finalement, si la tension de polarisation inverse VBB devient inférieure à la tension VBBD au delà de l'instant Tll, alors le courant de
détection I 50 diminuera.
Au delà l'instant Tll, la tension V 49 au noeud de détection 49 augmentera par degré (voir la figure 8 C), à mesure que le courant de détection I 50 diminue La tension augmentée V 49 au noeud de détection V 49 est appliquée au circuit à retard 51 et ensuite le circuit à retard 51 alimente l'oscillateur 100 avec la tension de niveau logique haut V 52 (voir la figure 8 D), en peu de temps, c'est-à-dire à l'instant T 12 A savoir, il peut être constaté que puisque la tension de polarisation inverse courante VBB est dans l'état de dégradation, elle doit être
pompée jusqu'à un niveau de tension normale souhaitable.
En ce qui concerne l'oscillateur 100, il sera activé en réponse à la tension logique haute V 52 appliquée à une borne d'entrée de la porte NON-ET 61 Pendant que l'oscillateur 100 est activé (c'est-à-dire, que la tension V 52 est au niveau logique haut), des signaux tels que montrés à la figure 8 E seront produits aux inverseurs 62 et 63 En outre, pour le même intervalle de temps (c'est-à-dire, de l'instant T 12 à l'instant T 13), le circuit de pompage 300 fonctionne pour relever la tension
de polarisation inverse jusqu'au niveau normal souhaitable.
Dans le temps au cours duquel la tension de polarisation inverse est ramenée au niveau normal, lorsque la tension de polarisation inverse VBB devient plus élevée que la tension VBBD, le courant de détection I 50 augmente immédiatement de nouveau et simultanément la tension de détection V 49 est abaissée; par conséquent, l'oscillateur reconnaît que l'opération de pompage n'est plus
nécessaire et il est désactivé à l'instant T 13.
Naturellement, à ce moment, puisque la sortie du circuit de commande 200 de même que la sortie de l'oscillateur 100 sont toutes deux au niveau logique bas, le circuit de pompage 300 ne peut pas fonctionner pour effectuer
l'opération de pompage.
Par conséquent, pourvu qu'après l'instant T 13 le courant de détection I 50 ne s'écoule pas dans la borne de la masse en raison de la dégradation de la tension de polarisation inverse provoquée par le courant de trous du substrat, la tension de polarisation inverse maintiendra le niveau de courant Comme cela peut être apprécié à partir de ce qui précède, la tension de polarisation inverse selon la présente invention peut supporter la dégradation due au seules caractéristiques du substrat lui même, c'est-à-dire, le courant de trous, par conséquent, il peut être possible que si la tension de polarisation inverse est réduite pour quelque raison que ce soit, l'oscillateur fonctionne pour augmenter la tension de polarisation inverse jusqu'au niveau normal souhaitable, cependant, en ce qui concerne le détecteur de niveau de polarisation inverse classique, latension de polarisation inverse est dégradée directement en raison du courant de détection servant à détecter le niveau de polarisation inverse Par conséquent, il est évident à
partir de la description qui précède que les relations
entre le courant de détection et la tension de polarisation inverse dans la présente invention sont largement
différentes de celles dans la technique antérieure.
Dans le mode de réalisation ci-dessus, un transistor PMOS est utilisé comme transistor de détection qui est commandé par la tension de polarisation inverse Cependant, il est clair pour des personnes expérimentées dans la technique que d'autres type de transistors MOS à grille isolée ou de dispositifs semiconducteurs, qui ont un niveau de déclenchement de fonctionnement spécifique peuvent être utilisés De plus, bien que l'invention ait été expliquée pour une tension de polarisation inverse négative, une tension de polarisation inverse positive peut être utilisée Dans ce cas, les transistors PMOS 13, 34 et 50 montrés aux figures 4 à 7 devraient être remplacés par des transistors MOS à grille isolée avec une tension de seuil positive et le circuit de pompage 300 de la figure 7 devrait être constitué de transistors NMOS et de
condensateurs NMOS.
En outre, bien que les modes de réalisation ci-dessus appliquent directement la tension de polarisation inverse à la grille du transistor PMOS 50, une personne expérimentée dans la technique reconnaîtra facilement que des modifications de détail peuvent être faites sans quitter l'esprit et le domaine de l'invention En plus, la tension d'alimentation de puissance peut être soit une tension d'alimentation de puissance externe, soit une tension d'alimentation de puissance interne convertie de manière à être inférieure à la tension d'alimentation de puissance externe Ceci dépend de la tension de fonctionnement utilisée pour le dispositif à semiconducteurs comprenant le circuit de détection de niveau de polarisation inverse ci-dessus. Comme cela peut être apprécié à partir de ce qui précède, le détecteur de niveau de polarisation inverse selon la présente invention commande le courant de détection en réponse au niveau de tension de polarisation inverse et son trajet de courant de détection n'est pas directement connecté à la borne de tension de polarisation inverse, en réduisant par ce moyen la dégradation de la tension de polarisation inverse due au courant de détection. De plus, le générateur de polarisation inverse selon la présente invention empêche un fonctionnement de pompage excessivement fréquent, ce dont il résulte par ce moyen une consommation de courant faible Finalement, le dispositif de l'invention réduit le nombre de productions de tension de pic sur la borne de tension de polarisation inverse, la tension de pic étant induite pendant la transition de la tension de polarisation inverse du niveau de tension dégradé au niveau de tension normale, de sorte que des composantes de bruit résultant de la tension de pic peuvent être réduites En plus, le détecteur de niveau de polarisation inverse de l'invention est si simple de structure que les caractéristiques de réponse sont
nettement améliorées.
Claims (16)
1 Circuit de détecteur de niveau de polarisation inverse dans un générateur de polarisation inverse comportant un circuit de pompage ( 300), caractérisé en ce qu'il comprend: une borne de commande (VBB) raccordée à ladite tension de polarisation inverse; une borne de détection ( 49) raccordée audit circuit de pompage ( 300) par l'intermédiaire de moyens de commande ( 100, 200) pour commander ledit circuit de pompage ( 300); et un canal électrique pour relier de manière électrique ladite borne de détection ( 49) à une borne de tension de référence de la masse (Vss) en réponse au niveau de ladite tension de polarisation inverse, ledit canal étant isolé électriquement de ladite borne de commande (VBB) par un
élément isolant.
2 Circuit selon la revendication 1, caractérisé en ce que ladite borne de détection ( 49) est raccordée à une extrémité dudit canal et à un transistor MOS (semiconducteur à grille isolée par oxyde métallique) ( 50) pouvant être commandé en réponse à ladite tension de
polarisation inverse.
3 Circuit selon la revendication 1, caractérisé en ce que lesdits moyens de commande pour commander ledit circuit de pompage ( 300) comprennent: des moyens d'oscillation ( 100) réagissant au niveau de tension à ladite borne de détection ( 49); et un circuit de commande ( 200) raccordé auxdits moyens d'oscillation ( 100), pour transférer la sortie desdits
moyens d'oscillation ( 100) audit circuit de pompage ( 300).
4 Circuit selon la revendication 1, caractérisé en ce que ledit canal est conducteur lorsque ladite borne de commande (VBB) est à un premier niveau de tension, et en ce que ledit canal est non conducteur lorsque ladite borne de
commande (VBB) est à un second niveau de tension.
Circuit selon la revendication 4, caractérisé en ce que lesdits moyens de commande ( 100, 200) fonctionnent seulement lorsque ladite borne de commande (VBB) est au
second niveau de tension.
6 Circuit de détection de niveau de tension de polarisation inverse dans un générateur de tension inverse comprenant un circuit de pompage ( 300), pour alimenter un substrat d'un premier type de conductivité avec ladite tension de polarisation inverse à un niveau donné et un moyen d'oscillation ( 100) pour alimenter ledit circuit de pompage ( 300) avec des impulsions de pompage, caractérisé en ce qu'il comprend: un premier transistor MOS ( 50) dont la grille est connectée à la sortie dudit circuit de pompage ( 300), dont une extrémité du canal est connectée à une borne de tension de référence de la masse (Vss) et dont l'autre extrémité dudit canal est connecté à l'entrée desdits moyens d'oscillation ( 100); et un second transistor MOS ( 48) dont la grille est connectée de manière à recevoir une tension de polarisation constante, dont une extrémité du canal est connectée au canal dudit premier transistor MOS ( 50), et dont l'autre extrémité dudit canal est connectée à une tension
d'alimentation de puissance.
7 Circuit selon la revendication 6, caractérisé en ce que ledit second transistor MOS ( 48) a une tension de seuil
plus basse que ladite tension de polarisation constante.
8 Circuit selon la revendication 6, caractérisé en ce que ladite tension d'alimentation de puissance est soit une tension de puissance délivrée de manière externe soit une tension de puissance délivrée de manière interne convertie à partir de ladite tension d'alimentation de puissance délivrée de manière externe de façon à être inférieure à ladite tension d'alimentation de puissance délivrée de
manière externe.
9 Circuit selon la revendication 6, caractérisé en ce que lesdits moyens d'oscillation ( 100) sont alimentés seulement lorsqu'une tension à un noeud de connexion desdits premier et second transistors MOS est déchargée par l'intermédiaire dudit canal dudit premier transistor MOS
( 50).
Circuit selon la revendication 6, caractérisé en ce qu'il comprend de plus un circuit à retard ( 51) connecté entre ledit noeud de connexion et l'entrée desdits moyens
d'oscillation ( 100).
11 Circuit selon la revendication 6, caractérisé en ce qu'il comprend de plus un générateur de tension de polarisation comprenant: un troisième transistor PMOS (semiconducteur à grille isolée par oxyde métallique du type P) ( 41) dont la grille et une extrémité du canal sont raccordées en commun l'une à l'autre et dont l'autre extrémité dudit canal est raccordée B à la tension d'alimentation de puissance; un quatrième transistor PMOS ( 44) dont la grille et une extrémité du canal sont raccordées en commun l'une à l'autre et dont l'autre extrémité dudit canal est raccordée au canal dudit troisième transistor PMOS ( 41); un cinquième transistor PMOS ( 46) dont la grille et une extrémité du canal sont raccordées en commun l'une à l'autre et dont l'autre extrémité dudit canal est raccordée au canal dudit quatrième transistor PMOS ( 44); et une borne de production de tension de polarisation ( 45) formée au point de raccordement desdits quatrième et cinquième transistors PMOS ( 44) et ( 46) pour produire ladite tension de polarisation devant être fournie à la
grille dudit second transistor PMOS ( 48).
12 Circuit selon la revendication 11, caractérisé en ce que ladite tension de polarisation est Vcc/3 o Vcc est
la tension d'alimentation de puissance.
13 Circuit selon la revendication 6, caractérisé en ce que ladite tension de polarisation est fournie à partir
d'un générateur de tension de plaque de cellule.
14 Circuit selon la revendication 13, caractérisé en ce que ladite tension de polarisation est Vcc/2 o Vcc est
la tension d'alimentation de puissance.
Circuit de détection de niveau d'une tension de polarisation inverse dans un générateur de polarisation inverse comprenant un circuit de pompage 300 pour alimenter un substrat semiconducteur avec ladite tension de polarisation inverse et des moyens d'oscillation ( 100) pour alimenter ledit circuit de pompage ( 300) avec des impulsions d'horloge de pompage, caractérisé en ce qu'il comprend: un noeud ( 32) pour détecter le niveau de ladite tension de polarisation inverse; des premiers moyens de résistance statique ( 31) raccordés entre ledit noeud et une borne d'alimentation de puissance; des seconds moyens de résistance statique ( 33) dont une extrémité est raccordée audit noeud ( 32); et des moyens de résistance dynamique ( 34) raccordés entre l'autre extrémité desdits seconds moyens de résistance statique ( 33) et la borne de tension de référence de la masse, une borne de commande desdits moyens de résistance dynamique ( 34) étant raccordée à la sortie
dudit circuit de pompage ( 300).
16 Circuit selon la revendication 15, caractérisé en ce que le niveau de tension audit noeud ( 32) est sensible auxdits premiers moyens de résistance statique ( 31) lorsque ladite borne est dans un premier état, et en ce que le niveau de tension audit noeud ( 32) est sensible auxdits seconds moyens de résistance statique ( 33) et auxdits moyens de résistance dynamique ( 34) lorsque ladite borne de
commande est dans un second état.
17 Circuit selon la revendication 16, caractérisé en ce que lesdits moyens de résistance dynamique ( 34) sont
conducteurs seulement pendant ledit second état.
18 Circuit selon la revendication 16, caractérisé en ce que lesdits moyens d'oscillation ( 100) sont alimentés
seulement pendant ledit premier état.
19 Circuit selon la revendication 15, caractérisé en ce que lesdits premiers moyens de résistance statique ( 31) sont un transistor PMOS dont la grille est raccordée à la
borne de tension de référence de la masse.
Circuit selon la revendication 15, caractérisé en ce que lesdits seconds moyens de résistance statique ( 33) sont un transistor NMOS (semiconducteur à grille isolée par oxyde métallique de type N) dont la grille est raccordée à
la tension d'alimentation de puissance.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910009999A KR930001236A (ko) | 1991-06-17 | 1991-06-17 | 전원전압 변동에 둔감한 특성을 갖는 기판 전압 레벨 감지회로 |
| KR1019910009997A KR940008150B1 (ko) | 1991-06-17 | 1991-06-17 | 반도체 메모리 장치의 백바이어스레벨 감지회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2677771A1 true FR2677771A1 (fr) | 1992-12-18 |
Family
ID=26628647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9111986A Pending FR2677771A1 (fr) | 1991-06-17 | 1991-09-30 | Circuit de detection de niveau de polarisation inverse dans un dispositif de memoire a semiconducteurs. |
Country Status (7)
| Country | Link |
|---|---|
| JP (1) | JPH04368691A (fr) |
| CN (1) | CN1067773A (fr) |
| DE (1) | DE4135148C2 (fr) |
| FR (1) | FR2677771A1 (fr) |
| GB (1) | GB2256950A (fr) |
| IT (1) | IT1251721B (fr) |
| NL (1) | NL9101710A (fr) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5337284A (en) * | 1993-01-11 | 1994-08-09 | United Memories, Inc. | High voltage generator having a self-timed clock circuit and charge pump, and a method therefor |
| KR0123849B1 (ko) * | 1994-04-08 | 1997-11-25 | 문정환 | 반도체 디바이스의 내부 전압발생기 |
| KR0127318B1 (ko) * | 1994-04-13 | 1998-04-02 | 문정환 | 백바이어스전압 발생기 |
| US6795359B1 (en) * | 2003-06-10 | 2004-09-21 | Micron Technology, Inc. | Methods and apparatus for measuring current as in sensing a memory cell |
| TWI651929B (zh) * | 2018-05-02 | 2019-02-21 | 友達光電股份有限公司 | 感測電路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2149251A (en) * | 1983-11-02 | 1985-06-05 | Inmos Corp | Substrate bias generator |
| US4739191A (en) * | 1981-04-27 | 1988-04-19 | Signetics Corporation | Depletion-mode FET for the regulation of the on-chip generated substrate bias voltage |
| US4843258A (en) * | 1987-07-29 | 1989-06-27 | Oki Electric Industry Co., Ltd. | Drive circuit with a ring oscillator for a semiconductor device |
| EP0388918A1 (fr) * | 1989-03-22 | 1990-09-26 | Kabushiki Kaisha Toshiba | Circuit intégré à semi-conducteur avec circuit détecteur de tension du substrat |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4229667A (en) * | 1978-08-23 | 1980-10-21 | Rockwell International Corporation | Voltage boosting substrate bias generator |
| JPS5694654A (en) * | 1979-12-27 | 1981-07-31 | Toshiba Corp | Generating circuit for substrate bias voltage |
| JPS57199335A (en) * | 1981-06-02 | 1982-12-07 | Toshiba Corp | Generating circuit for substrate bias |
| US4547682A (en) * | 1983-10-27 | 1985-10-15 | International Business Machines Corporation | Precision regulation, frequency modulated substrate voltage generator |
| IT1220982B (it) * | 1983-11-30 | 1990-06-21 | Ates Componenti Elettron | Circuito regolatore della tensione di polarizzazione del substrato di un circuito integrato a transistori a effetto di campo |
| JPH0262071A (ja) * | 1988-08-26 | 1990-03-01 | Mitsubishi Electric Corp | 半導体装置 |
| JP2841480B2 (ja) * | 1989-06-21 | 1998-12-24 | 日本電気株式会社 | 基板電位設定回路 |
-
1991
- 1991-09-30 FR FR9111986A patent/FR2677771A1/fr active Pending
- 1991-10-14 NL NL9101710A patent/NL9101710A/nl not_active Application Discontinuation
- 1991-10-24 DE DE4135148A patent/DE4135148C2/de not_active Expired - Fee Related
- 1991-11-06 IT ITMI912939A patent/IT1251721B/it active IP Right Grant
- 1991-11-15 CN CN91110773A patent/CN1067773A/zh active Pending
- 1991-11-15 GB GB9124294A patent/GB2256950A/en not_active Withdrawn
-
1992
- 1992-02-21 JP JP4033906A patent/JPH04368691A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4739191A (en) * | 1981-04-27 | 1988-04-19 | Signetics Corporation | Depletion-mode FET for the regulation of the on-chip generated substrate bias voltage |
| GB2149251A (en) * | 1983-11-02 | 1985-06-05 | Inmos Corp | Substrate bias generator |
| US4843258A (en) * | 1987-07-29 | 1989-06-27 | Oki Electric Industry Co., Ltd. | Drive circuit with a ring oscillator for a semiconductor device |
| EP0388918A1 (fr) * | 1989-03-22 | 1990-09-26 | Kabushiki Kaisha Toshiba | Circuit intégré à semi-conducteur avec circuit détecteur de tension du substrat |
Also Published As
| Publication number | Publication date |
|---|---|
| ITMI912939A0 (it) | 1991-11-06 |
| DE4135148C2 (de) | 1995-02-02 |
| GB9124294D0 (en) | 1992-01-08 |
| JPH04368691A (ja) | 1992-12-21 |
| CN1067773A (zh) | 1993-01-06 |
| DE4135148A1 (de) | 1992-12-24 |
| NL9101710A (nl) | 1993-01-18 |
| GB2256950A (en) | 1992-12-23 |
| ITMI912939A1 (it) | 1993-05-06 |
| IT1251721B (it) | 1995-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0080394B1 (fr) | Bascule bistable à stockage non volatil et à repositionnement statique | |
| EP0110775B1 (fr) | Régulateur à faible tension de déchet | |
| EP0579561B1 (fr) | Circuit de protection d'un composant de puissance contre des surtensions directes | |
| EP0603285B1 (fr) | Circuit de regulation de tension de programmation, pour memoires programmables | |
| EP0467799B1 (fr) | Dispositif de protection contre des surtensions et sa réalisation monolithique | |
| FR2677793A1 (fr) | Circuit pour produire une tension d'alimentation interne. | |
| FR2493636A1 (fr) | Circuit comparateur mos | |
| EP0583203B1 (fr) | Circuit de tirage vers un état déterminé d'une entrée de circuit intégré | |
| CH631287A5 (fr) | Element de memoire non-volatile, electriquement reprogrammable. | |
| EP0121464B1 (fr) | Cellule de mémoire RAM non volatile à transistors CMOS à grille flottante commune | |
| WO2005059883A2 (fr) | Cellule de commande electronique pour diode electroluminescente organique d'afficheur a matrice active, procedes de fonctionnement et afficheur | |
| EP0080395A1 (fr) | Bascule bistable à stockage non volatil et à repositionnement dynamique | |
| FR2680040A1 (fr) | Circuit de commande d'amplificateur de lecture d'un dispositif de memoire a semiconducteurs. | |
| EP0359680A1 (fr) | Diode active intégrable | |
| EP3806162B1 (fr) | Extinction d'une spad | |
| EP1073202B1 (fr) | Dispositif de commande d'un commutateur haute tension de type translateur | |
| FR3072481B1 (fr) | Dispositif de generation d'un signal aleatoire | |
| EP0323367B1 (fr) | Circuit de remise sous tension pour circuit intégré en technologie MOS | |
| FR2677771A1 (fr) | Circuit de detection de niveau de polarisation inverse dans un dispositif de memoire a semiconducteurs. | |
| FR2768274A1 (fr) | Circuit de generation d'une haute tension de programmation ou d'effacement d'une memoire | |
| FR2797119A1 (fr) | Dispositif de commande d'un commutateur haute tension de type translateur | |
| FR2534751A1 (fr) | Circuit de restauration a la mise sous tension pour un systeme de commande electrique | |
| EP0061421A1 (fr) | Circuit intégré pour oscillateur à fréquence réglable | |
| EP0745996B1 (fr) | Générateur de rampe numérique | |
| FR2729020A1 (fr) | Circuit de survoltage utilise dans un etat actif d'un dispositif de memoire a semi-conducteurs |