NL9101710A - Keten voor het aftasten van een achterinstelspanningsniveau in een halfgeleider geheugeneenheid. - Google Patents

Keten voor het aftasten van een achterinstelspanningsniveau in een halfgeleider geheugeneenheid. Download PDF

Info

Publication number
NL9101710A
NL9101710A NL9101710A NL9101710A NL9101710A NL 9101710 A NL9101710 A NL 9101710A NL 9101710 A NL9101710 A NL 9101710A NL 9101710 A NL9101710 A NL 9101710A NL 9101710 A NL9101710 A NL 9101710A
Authority
NL
Netherlands
Prior art keywords
voltage
channel
circuit
coupled
bias voltage
Prior art date
Application number
NL9101710A
Other languages
English (en)
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019910009999A external-priority patent/KR930001236A/ko
Priority claimed from KR1019910009997A external-priority patent/KR940008150B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of NL9101710A publication Critical patent/NL9101710A/nl

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146Substrate bias generators
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316Testing of analog circuits
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205Substrate bias-voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Korte aanduiding: Keten voor het aftasten van een achter-instelspanningsniveau in een halfgeleider geheugeneenheid.
De uitvinding heeft betrekking op een halfgeleider geheugeneenheid en in het bijzonder op een keten voor het aftasten van het door een achter-instelgenerator opgewekt achter-instelniveau.
Meestal ontvangt een substraat van een halfgeleider geheugeneenheid een negatieve spanning met een voorafbepaald niveau om mogelijk te maken dat de drempelspanning van een MOS in de geheugeneenheid stabiel is, om de parasitaire transistor tegen te gaan, en om een foute werking van de geheugeneenheid als gevolg van onderschot van een extern signaal te voorkomen. In het geval bijvoorbeeld dat een DRAM cel een NMOS transistor als geheugencel heeft, alsmede een N-geleidingstype polysilicium condensator (of een condensator met een N-geleidingstype diffusiegebied), moet een specifieke spanning van -2 tot -2,5 V aan het substraat gelegd worden (of aan de plaatelectrode van de condensator). Deze spanning wordt de achter-instelspanning of substraatspanning genoemd. In het algemeen heeft een keten voor het opwekken de achter-instelspanning (hierna kortheidshalve achter-instelgenerator genoemd) een pompke-ten voor het op een constante negatieve spanning met een voorafbepaald niveau houden van de achter-instelspanning, een oscillator voor het sturen van de pompketen, en een achter-instelniveauopnemer voor het aftasten van het aktuele achter-instelspanningsniveau en voor het sturen van de oscillator in responsie op het aftastsignaal.
In fig. 1 is schematisch een dergelijke achter-instelgenerator getoond waarin een oscillator 100 in het algemeen bestaat uit een rij omkeerder$ en een pompketen 300 een condensator omvat voor het pompen van de achter-instelspanning VBB in responsie op een door de oscillator 100 via een drijver 200 daaraan geleverd pompkloksignaal. Verder wordt de achter-instelspanning VBB via de achter-instelniveauaftaster 400 naar de oscillator 100 teruggevoerd. De achter-instelniveauopnemer 400 verandert de uitvoer van de oscillator 100 in responsie op een aftast-signaal van de aktuele achter-instelspanning VBB. Wanneer namelijk het achter-instelniveau lager is dan een gewenst niveau (in dit geval omdat het achter-instelniveau toe moet nemen), reflekteert de achter-instelniveauaftaster 400 deze situatie aan de oscillator 100; de oscillator 100 wekt dus een stuursignaal (of pompkloksignaal) op voor het aktiveren ("energizing") van de pompketen 300 in responsie op het uitgangssignaal vanaf de achter-instelniveauaftas-ter 400. Hierdoor voert de pompketen 300 de pompwerking uit voor het daarbij verhogen van het achter-instelspan-ningsniveau VBB naar het gewenste spanningsniveau.
Er moet opgemerkt worden, dat in deze beschrijving voor het gemak het achter-instelniveau betrekking heeft op de absolute waarde.
Wanneer daarentegen de aktuele achter-instelspanning VBB hoger is dan het gewenste niveau (in dit geval omdat het achter-instelniveau verlaagd moet worden), wekt de generator 100 in responsie op het aftastsignaal vanaf de achter-instelniveauaftaster 400 een besturingssignaal op om tegen te gaan dat de pompketen 300 de pompwerking uitvoert.
Het is in wezen vereist dat de achter-instelniveauop-nemer de achter-instelspanning VBB doelmatig aftast zonder de achter-instelspanning VBB zelf direkt te beïnvloeden. Een voorbeeld van de bekende achter-instelniveauaftaster gebruikt een spanningsdeler bestaande uit weerstanden of weerstandselementen. Een dergelijke eenheid is bekend uit het Amerikaanse octrooischrift 4471290, verleend op 11 september 1984. Volgens dat octrooischrift omvat de achter-instelniveauaftaster een spanningsdeler bestaande uit een reeks weerstanden Rl, R2 die tussen de achter-instelspanning en de aardspanning verbonden zijn. Een knooppunt van de reeks weerstanden is met de ingang van een niveau-aftaster gekoppeld.
Hierdoor heeft het knooppunt van de spanningsdeler altijd de achter-instelspanning van R2/(Rl+R2)xVBB, en dan wordt dit gedeelde spanningsniveau in de niveauaftaster vergeleken met een referentieniveau. De niveauaftaster reflekteert het vergelijkingssignaal aan de oscillator. De stroom loopt echter altijd tussen de achter-instelspan-ningsaansluiting en de aardspanningsaansluiting via de reeks weerstanden R1 en R2, wat leidt tot degradatie van de achter-instelspanning als gevolg van niet alleen de gatstromen in het halfgeleider substraat maar ook de stroom door de reeks weerstanden (d.w.z. de stroom vanaf de aardspanningsaansluiting naar de achter-instelspan-ningsaansluiting).
Een ander voorbeeld van de bekende achter-instelspan-ningsaftaster is in fig. 2 getoond. Deze keten gebruikt de gelijkrichteigenschappen van een als diode verbonden MOS transistor. Zoals getoond zijn een PMOS transistor 21 en een NMOS transistor 23 altijd ingeschakeld en wordt de spanning op een knooppunt 22 bepaald door de spanningsver-deelmiddelen bestaande uit de MOS transistors 21, 23 en 24. Het knooppunt 22 van de in serie verbonden MOS transistors 21 en 23, die met de voedingsaansluiting Vcc verbonden zijn, is via een vertragingsketen 26 met de oscillator 100 van fig. 1 verbonden. De PMOS transistor 24 is tussen de NMOS transistor 23 en de achter-instelspanning VBB gekoppeld, waarbij één uiteinde van het kanaal en de poort van de PMOS transistor 24 gemeenschappelijk met de achter-instelspanning VBB gekoppeld zijn en het andere uiteinde van het kanaal met het kanaal van de NMOS transistor 23 gekoppeld is. De spanning op het knooppunt 22 wordt via de vertragingsketen 26 aan de oscillator 100 geleverd en bovendien kan deze spanning vooraf naar een spanning VBBD ingesteld worden door de afmetingen van de MOS transistors 21, 23 en 24 te veranderen.
Hierna zal met verwijzing naar de fig. 3A tot en met 3F de werking van de bekende achter-instelniveauopnemer beschouwd worden. De figuren tonen respektievelijk de achter-instelspanning VBB, de doorlaatstroom lx die van de voedingsspanning Vcc naar de achter-instelspanningsaan-sluiting VBB loopt, de spanning V22 aan het knooppunt 22, de uitgangsspanning V28 van de vertragingsketen 26, de uitgangsspanning VQSC van de oscillator 100, en gedetailleerde spanningskarakteristiekkurven van de achter-instel- niveauopnemer. Er wordt opgemerkt, dat de doorlaatstroom lx evenredig is met de achter-instelspanning VBB is. Zoals te zien in fig. 3A heeft de spanning VBB tot het tijdstip tl een lagere negatieve waarde (d.w.z. een hogere absolute waarde) dan de spanning VBBD; daarom is de doorlaatstroom lx ook groter dan die op het tijdstip tl. Dit komt doordat de doorlaatstroom lx in de achter-instelspanningsaanslui-ting VBB loopt en daardoor het achter-instelspanningsni-veau ongewenst toeneemt als gevolg van de doorlaatstroom lx (en de gatstroom van het substraat). Dit verschijnsel wordt degradatie van de achter-instelspanning genoemd.
Ondertussen worden de spanningen VBB en VBBD op het tijdstip tl gelijk en daarna heeft de spanning VBB een geleidelijk lagere absolute waarde dan de spanning VBBD. Daardoor neemt de doorlaatstroom lx af en neemt het spanningsniveau in het knooppunt 22 toe. Op dit tijdstip neemt de doorlaatstroom lx die naar de achter-instelspannings-aansluiting VBB loopt af. Hierdoor neemt de spanning V22 in het knooppunt 22 toe, waardoor de uitgangsspanning V28 van de vertragingsketen 26 verandert naar het logisch hoge niveau dat aan de oscillator 100 geleverd wordt (zie fig. 3C en 3D). De oscillator 100 wordt dan vrijgegeven en wekt daardoor als getoond in fig. 3E pompklokpulsen op die aan de pompketen 300 geleverd worden, waardoor de pompketen 300 de pompwerking voor de achter-instelspanning vanaf het tijdstip t2 uitvoert. Tijdens de spanningspompwerking neemt, wanneer de spanning VBB de spanning VBBD op het tijdstip t3 kruist, de spanning V22 in het knooppunt 22 af, waardoor uiteindelijk de ingangsspanning van de oscillator 100 op het tijdstip t4 als getoond in fig. 3E naar het logisch lage niveau gaat, zodat de pompwerking op het tijdstip t4 stopt. Omdat de doorlaatstroom lx zelfs gedurende de tijd wanneer de pompwerking op het tijdstip t4 stopt naar de achter-instelaansluiting VBB loopt zal de absolute waarde van de achter-instelspanning weer afnemen. Ondertussen, wanneer de achter-instelspanning VBB lager dan de spanning VBBD op het tijdstip t5 wordt, worden de voorgaande gangen herhaald.
Verder zal verwezen worden naar fig. 3F die de kon-krete operationele kurven van de achter-instelniveauopnemer 4 van fig. 4 toont. In de tekening stellen de kurven V22, V27 en V29 de spanningen voor in de knooppunten 22, 27 respektievelijk 29. Omdat de poort van de PMOS transistor 21 van de achter-instelniveauopnemer 4 de aardspanning Vss ontvangt, heeft de poort-bronspanning Vgs een constante spanning die onafhankelijk is van de voedingsspanning Vcc. Daarom wordt de spanning in het knooppunt 22 sterk beïnvloed door de variatie van de voedingsspanning als getoond in fig. 3F. Bovendien duurt het relatief lang voordat de doolaatstroom lx door de twee MOS transistors 23 en 24 gaat, zodat de achter-instelniveauopnemer een langzame responsiekarakteristiek heeft.
Zoals hiervoor toegelicht wordt de bekende achter-instelniveauopnemer van fig. 2 zo ontworpen dat de achter-instelspanningsaansluiting VBB onder direkte invloed van de doorlaatstroom lx voor het aftasten van de achter-instelspanning is wat daardoor leidt tot degradatie van de achter-instelspanning die in hoofdzaak veroorzaakt wordt door de doorlaatstroom (voor het aftasten van het achter-instelniveau) alsmede de gatstroom van het substraat. Hierdoor is het onvermijdbaar de oscillator 100 en de pompketen 300 in de bekende achter-instelgenerator frequent in en uit te schakelen, zodat de betrouwbaarheid ervan (in het bijzonder de achter-instelniveauopnemer) laag is en de totale stroomopname van de achter-instelgenerator hoog is. Verder, als getoond in fig. 3A wordt in het geval dat de achter-instelspanning VBB als gevolg van de pompwerking plotseling naar een ander spanningsniveau gaat een piekstroom aan de achter-instelspanningsaanslui-ting VBB gevormd. Wanneer deze piekstroom als gevolg van de zeer frequente pompwerking opgewekt wordt kan de eenheid onderhevig zijn aan slechte werking of defekt raken en in het ergste geval kan het diëlectrische doorslagver-schijnsel van de PMOS transistor 24 in de poortoxidelaag ervan optreden. Zowel in het geval van het Amerikaanse octrooischrift als in het geval van fig. 2 kunnen zij dezelfde slechte situatie als hiervoor veroorzaken, in het licht van het feit dat de achter-instelspanning onder direkte invloed van de aftaststroom ervoor is. In het bijzonder, omdat in de keten van fig. 2 de aan de poort van de PMOS belastingstransistor 21 onafhankelijk van de voedingsspanning is wordt deze achter-instelniveauopnemer aanzienlijk beïnvloed door de variatie van de voedingsspanning. Het zal voor een deskundige verder duidelijk zijn dat bekende achter-instelgenerators die de hiervoor toegelichte achter-instelniveauopnemer gebruiken dezelfde problemen zullen hebben.
De uitvinding heeft daarom als doel een keten te verschaffen voor het met een hoge betrouwbaarheid aftasten van het achter-instelniveau dat gebruikt wordt voor een achter-instelgenerator.
Een ander doel van de uitvinding is het verschaffen van een achter-instelgenerator met een lage stroomopname.
Weer een ander doel van de uitvinding is het verschaffen van een keten voor het aftasten van een achter-instelniveau met een snelle aftastwerking en een hoge betrouwbaarheid.
Volgens één aspekt van de uitvinding omvat een keten voor het aftasten van een achter-instelspanningsniveau in een achter-instelgenerator met een pompketen: een met de achter-instelspanning gekoppelde besturingsaansluiting; een via een drijver voor het drijven van de pompketen met de pompketen gekoppelde aftastaansluiting; en een elec-trisch kanaal voor het electrisch verbinden van de aftastaansluiting met een aansluiting voor een aardreferentie-spanning in responsie op het niveau van de achter-instel-spanning, waarbij het kanaal door een isolerend element electrisch van de besturingsaansluiting geïsoleerd is.
Volgens een ander aspekt van de uitvinding omvat een keten voor het aftasten van een achter-instelspanningsniveau in een achter-instelgenerator met een pompketen voor het leveren van de achter-instelspanning met een gegeven niveau aan het substraat, en een oscillator voor het aan de pompketen leveren van de pompklok, een eerste PMOS transistor waarvan de poort gekoppeld is met de spanning Vcc/2 vanaf de celplaatspanningsgenerator, waarbij één uiteinde van het kanaal gekoppeld is met de voedingsspanning en het andere uiteinde van het kanaal gekoppeld is met de ingangsaansluiting van de oscillator, en een tweede PMOS transistor waarvan de poort gekoppeld is met de achter-instelspanning, één uiteinde van het kanaal gekoppeld is met de aardspanning en het andere uiteinde van het kanaal gekoppeld is met het kanaal van de eerste PMOS transistor.
De uitvinding wordt toegelicht aan de hand van de tekeningen. In de tekeningen tonen:
Fig. 1 een blokschema voor het tonen van een elementaire vorm van een achter-instelgenerator;
Fig. 2 een ketenschema van een bekende achter-instel-niveauopnemer;
Fig.3A tot en met 3F operationele golf vormen voor de bekende achter-instelniveauopnemer van fig. 2;
Fig. 4 een uitvoeringsvorm van een achter-instelniveauopnemer volgens de uitvinding;
Fig. 5 een andere uitvoeringsvorm van de achter- instelniveauopnemer volgens de uitvinding;
Fig. 6 een andere uitvoeringsvorm van de achter- instelniveauopnemer volgens de uitvinding;
Fig. 7 een aanzicht van een toepassing van de achter-instelopnemer volgens de uitvinding voor de achter-instelgenerator van fig. 1; en
Fig. 8A tot en met 8F operationele golfvormen voor de achter-instelniveauopnemer volgens de uitvinding.
Met verwijzing naar fig. 4 heeft een uitvoeringsvorm van de achter-instelniveauopnemer volgens de uitvinding een PMOS transistor 31, een NMOS transistor 33 en een vertragingsketen 36, die op dezelfde wijze als de bekende transistors verbonden zijn. Tussen de NMOS transistor 33 en het aardspanningsniveau Vss is echter een PMOS transistor 34 verbonden, waarvan de poort met de achter-instelspanning VBB gekoppeld is. Het spanningsniveau in het knooppunt 32 van de in serie verbonden MOS transistors 31 en 33 is afhankelijk van de werking van de PMOS transistor 34.
Er zal nu verwezen worden naar fig. 5 die een andere uitvoeringsvorm van de uitvinding toont. Zoals getoond ontvangt de poort van de PMOS belastingstransistor 11 de celplaatspanning Vp die Vcc/2 is, is een uiteinde van het kanaal met de voedingsspanning verbonden en is het andere uiteinde van het kanaal met het uitgangsknooppunt 12 verbonden. Verder is van de PMOS drijftransistor 13 de poort gekoppeld met de achter-instelspanning VBB, is één uiteinde van het kanaal gekoppeld met de aardspanning en is het andere uiteinde van het kanaal met het knooppunt 12. gekoppeld. Hier moet opgemerkt worden dat deze uitvoeringsvorm als drijfelement een enkele PMOS transistor 13 heeft, waardoor het in vergelijking met de ketens van fig. 2 en 4 een relatief snelle responsiekarakteristiek heeft. Uit het voorgaande zal duidelijk zijn dat omdat de uitvoeringsvorm zo ontworpen is dat de stroom niet van de voe-dingsspanningsaansluiting VCC naar de achter-instelaan-sluiting VBB loopt en verder de poort van de PMOS transistor 11 de constante spanning Vcc/2 ontvangt, het mogelijk is de plotselinge variatie van de doorlaatstroom lx als gevolg van de voedingsspanningsvariatie tegen te gaan. Ondertussen is het bekend dat de celplaatspanning Vp een spanning is die opgewekt wordt vanuit de celplaatspan-ningsgenerator (niet getoond) en in het algemeen Vcc/2 bedraagt.
Met verwijzing naar fig. 6, waarin een andere uitvoeringsvorm van de achter-instelniveauopnemer volgens de uitvinding getoond is, zijn van een aantal PMOS transistors 41, 44, 46 de poorten met één uiteinde van de respek-tievelijke kanalen verbonden, en zijn de PMOS transistors in serie met elkaar tussen de voedingsspanning Vcc en de aardspanning Vss verbonden. In het knooppunt van de PMOS transistors 44 en 46 wordt een instelknooppunt 45 gevormd. De PMOS transistors 41, 44, 46 vormen samen met het instelknooppunt 45 een instelketen, en de spanning in het instelknooppunt 45 zal 1/3 Vcc zijn mits alle PMOS transistors dezelfde afmetingen hebben. Het instelknooppunt 45 is gekoppeld met de poort van een PMOS transistor 48 waarvan het kanaal tussen de voedingsspanning Vcc en een aftastknooppunt 49 verbonden is. De poort van de PMOS transistor 48 ontvangt de constante spanning vanaf het instelknooppunt 45, zodat de PMOS transistor werkt als belastingselement via welke een constante stroom naar het aftastknooppunt 49 loopt. Een PMOS transistor 507 waarvan de poort de achter-instelspanning VBB ontvangt, is tussen het aftastknooppunt 49 en de aardspanning Vss gekoppeld. Op dezelfde wijze als in de uitvoeringsvorm van fig. 4 en 5 is het spanningsniveau van het aftastknooppunt 49 afhankelijk van de werking van de PMOS transistor 50.
Nu moet met verwijzing naar fig. 4 en 6 opgemerkt worden dat de transistors 34, 13 en 50, waarvan de poorten de achter-instelspanning VBB ontvangen, alle PMOS transistors zijn; voor hetzelfde doeleinde kunnen echter ook andere soorten halfgeleidereenheden gebruikt worden waarvan de kanaalstromen door geïsoleerde poorten gestuurd kunnen worden.
Met verwijzing naar fig. 7 wordt de achter-instelni-veauopnemer .40 van fig. 6 gebruikt voor de achter-instel-generator van fig. 1. Zoals getoond is de achter-instelspanning gemeenschappelijk gekoppeld naar de uitgang van de pompketen 300 en de poort van de PMOS transistor 50 in de achter-instelniveauopnemer 40. Het aftastknooppunt 49 van de achter-instelniveauaftaster 40 is via een vertra-gingsketen 51 gekoppeld met een ingangsaansluiting van een NEN- poort 61 in de oscillator 100. Het kan gemakkelijk begrepen worden dat de oscillator 100 in responsie op het logische niveau aan de ingangsaansluiting van de NEN poort 61 waarmee het aftastknooppunt 49 verbonden is vrijgegeven of geblokkeerd wordt. De oscillator 100 is een op zich bekende keten waarin de uitgangen 101 en 102 van de om-keerders 62 en 63 via de drijver 200 respektievelijk met de pompketen 300 gekoppeld zijn. De pompketen 300 bestaat uit PMOS condensators en PMOS transistors, dus het zal duidelijk zijn dat de achter-instelspanning VBB opgepompt wordt wanneer de pompklokpulsen vanaf de pompsignaallijnen 301-304 logisch laag zijn voor het verhogen van de absolute waarde van de achter-instelspanning VBB. Er moet opgemerkt worden dat in fig. 7 de oscillator 100, de drijver 200 en de pompketen 300 behalve wat betreft de achter-instelniveauopnemer 40 op zich bekende ketens zijn.
Met verwijzing nu naar fig. 8A tot en met 8F worden hierna de werkingen van de achter-instelniveauopnemer en de achter-instelgenerator volgens de uitvinding toegelicht. De figuren tonen respektievelijk de achter-instel-spanning VBB (fig. 8A), de aftaststroom 150 (fig. 8B), die van de achter-instelniveauopnemer via de PMOS transistor 50 naar de aardspanning Vss loopt, de spanning V49 (fig. 8C) in het aftastknooppunt 49, die met de aftaststroom 150 varieert, de uitgangsspanning V52 (fig. 8D) van de vertra-gingsketen 51, de uitgangsspanningen V101 en V102 (fig. 8E) op de lijnen 101 en 102 van de oscillator 100, en de spanningskarakteristiekkurven (fig. 8F) voor V49 en Va.
Met verwijzing in het bijzonder naar fig. 8F stellen de kurven Va en V49 de spanningskarakteristieken voor in het knooppunt "a" van de vertragingsketen 51 respektieveli jk het uitgangsknooppunt 49. Wanneer dit vergeleken wordt met fig. 3F zal opgemerkt worden dat de responsieka-rakteristieken duidelijk verbeterd zijn en dit volgt uit de vereenvoudiging van de drijftrap van de achter-instel-niveauaftaster.
Nu zal met verwijzing naar fig. 7 en 8A-8F de werking van de achter-instel-aftaster volgens de uitvinding als voorbeeld toegelicht worden.
Ten eerste moet opgemerkt worden dat hierna, voor het gemak, slechts een voorbeeld beschouwd wordt waarin de achter-instelniveauaftaster 40 van fig. 6 voor de achter-instelgenerator van fig. 1 gebruikt wordt; in het geval echter dat de achter-instelniveauaftaster 30 van fig. 4 en 5 gebruikt wordt kan de werking hetzelfde geacht worden.
In fig. 8A heeft de achter-instelspanning VBB (hierna naar verwezen als de absolute waarde ervan) tot het tijdstip Til een spanningsniveau dat hoger is dan een spanningsniveau VBBD waarop de oscillator 100 vrijgegeven wordt, zodat de achter-instelgenerator gedeaktiveerd ("deenergized") wordt. Ondertussen, wanneer de achter-instelspanning VBB aan de poort van de PMOS transistor 50 kleiner wordt, wordt de PMOS transistor geleidelijk niet- geleidend. Tenslotte wanneer de achter-instelspanning VBB lager dan de spanning VBBD wordt bij passeren van het tijdstip Til, zal de aftaststroom 150 afnemen.
Vanaf het tijdstip Til zal de spanning V49 op het aftastknooppunt 49 getrapt ("by degrees") toenemen (zie fig. 8C) wanneer de aftaststroom 150 afneemt. De toegenomen spanning V49 in het aftastknooppunt 49 wordt aan de vertragingsketen 51 geleverd die dan aan de oscillator 100 de logisch hoge spanning V52 (zie fig. 8D) binnen een korte tijd, d.w.z. op het tijdstip Tl2, levert. Deze situatie kan namelijk gezien worden als dat wanneer de aktuele achter-instelspanning VBB in een toestand van verslechtering is het tot een gewenst normaal spanningsniveau opgepompt moet worden.
De oscillator 100 zal in responsie op de logisch hoge spanning V52 aan een ingangsaansluiting van de NEN poort 61 vrijgegeven worden. Terwijl de oscillator 100 vrijgegeven wordt (d.w.z. de spanning V52 is op het logisch hoge niveau) zal het pulsgroepsignaal zoals getoond in fig. 8E aan de omkeerders 62 en 63 opgewekt worden. Verder werkt de pompketen 300 voor hetzelfde tijdsinterval (d.w.z. vanaf het tijdstip T12 tot het tijdstip T13) om de achter-instelspanning naar het gewenste normale niveau te verhogen.
In de tijd gedurende welke de achter-instelspanning naar het normale niveau gaat, doordat de achter-instelspanning VBB hoger dan de spanning VBBD wordt, neemt de aftaststroom 150 onmiddellijk weer toe en wordt tegelijk de aftastspanning V49 verlaagd; daarom herkent de oscillator 100 dat de pompwerking niet meer nodig is en wordt deze op het tijdstip T13 geblokkeerd. Omdat de uitgang van de drijver 200 alsmede de uitgang van de 100 beide op het logisch lage niveau zijn kan de pompketen 300 op dit moment natuurlijk niet de pompwerking uitvoeren.
Daarom, vooropgesteld dat na het tijdstip Tl3 de aftaststroom 150 niet naar de aardaansluiting loopt als gevolg van de degradatie van de achter-instelspanning als gevolg van de gatstroom van het substraat, zal de achter-instelspanning het aktuele niveau handhaven. Zoals uit het voorgaande duidelijk kan zijn, kan de achter-instelspan-ning volgens de uitvinding lijden aan degradatie als gevolg van alleen de substraateigenschappen zelf, d.w.z. de gatstroom? daarom kan het mogelijk zijn dat wanneer de achter-instelspanning om welke reden ook verkleind wordt de oscillator zal werken voor het verhogen van de achter-instelspanning naar het gewenste normale niveau. Wat de bekende achter-instelniveauaftaster betreft neemt de achter-instelspanning echter direkt af als gevolg van de aftaststroom voor het aftasten van het achter-instelni-veau. Daarom zal uit de voorgaande toelichting duidelijk zijn dat de relaties tussen de aftaststroom en de achter-instelspanning sterk verschillen van die bij de stand van de techniek.
In de hiervoor toegelichte uitvoeringsvorm wordt een PMOS transistor gebruikt voor de aftasttransistor, die door de aftast-instelspanning gestuurd wordt. Het zal voor een deskundige echter duidelijk zijn dat ook andere soorten MOS transistors of halfgeleidereenheden met geïsoleerde poort en met een specifiek werktripniveau gebruikt kunnen worden. Bovendien, hoewel de uitvinding toegelicht is voor de negatieve achter-instelspanning kan ook de positieve achter-instelspanning gebruikt worden. In dat geval moeten de in fig. 4-7 getoonde PMOS transistors 13, 34 en 50 vervangen worden door de MOS transistor met geïsoleerde poort met de positieve drempelspanning en moet de pompketen 300 in fig. 7 bestaan uit NMOS transistors en NMOS condensators.
Verder, hoewel bij de hiervoor toegelichte uitvoeringsvormen de achter-instelspanning direkt aan de poort van de PMOS transistor 50 gelegd wordt, zal het voor een deskundige gemakkelijk herkenbaar zijn dat binnen het kader van de uitvinding detailwijzigingen mogelijk zijn. Bovendien kan de voedingsspanning de externe voedingsspanning of de interne voedingsspanning zijn die omgezet is naar een lagere dan de externe voedingsspanning. Dit is afhankelijk van de werkspanning die gebruikt wordt voor de halfgeleidereenheid met de hiervoor genoemde achter-in-stelniveau-aftastketen.
Zoals uit het voorgaande afgeleid kan worden stuurt de achter-instelgenerator volgens de uitvinding de aftast-stroom in responsie op het achter-instelspanningsniveau en is de aftaststroomweg niet direkt verbonden met de achter-instelspanningsaansluiting, waardoor de degradatie van de achter-instelspanning als gevolg van de aftaststroom beperkt wordt.
Verder voorkomt de achter-instelgenerator volgens de uitvinding de uitzonderlijk frequente pompwerking, wat leidt tot de lage stroomopname. Tenslotte beperkt de eenheid volgens de uitvinding het aantal piekspanningsop-wekkingen aan de achter-instelspanningsaansluiting, waarbij de piekspanning opgewekt wordt tijdens de overgang van de achter-instelspanning vanaf de afgenomen spanning naar de normale spanning, zodat ruiscomponenten als gevolg van de piekspanning beperkt kunnen worden. Bovendien heeft de achter-instelniveauaftaster volgens de uitvinding een zodanige struktuur dat de responsiekarakteristieken zeer duidelijk verbeterd worden.

Claims (20)

1. Keten voor het aftasten van het niveau van een achter-instelspanning in een achter-instelgenerator met een pompketen (300), omvattende: een besturingsaansluiting (VBB) die met de achter-instelspanning gekoppeld is? een aftastaansluiting (49) die met de pompketen (300) gekoppeld is via een drijfmiddel voor het drijven van de pompketen? en een electrisch kanaal voor het electrisch verbinden van de aftastaansluiting (49) met een aardreferentiespan-ningsaansluiting (Vss) in responsie op het niveau van de achter-instelspanning, waarbij het kanaal door middel van een isolerend element electrisch van de besturingsaansluiting (VBB) geïsoleerd is.
2. Keten volgens conclusie 1, met het kenmerk, dat de aftastaansluiting (49) gekoppeld is met één uiteinde van het kanaal van een MOS transistor (50) met geïsoleerde poort die in responsie op de achter-instelspanning bestuurbaar is.
3. Keten volgen conclusie 1, met het kenmerk, dat de drijfmiddelen voor het drijven van de pompketen (300) omvatten: oscillatiemiddelen (100) die reageren op het spanningsniveau aan de aftastaansluiting (49)? en een drijver (200), die met de oscillatiemiddelen gekoppeld zijn voor het overdragen van de uitvoer van de oscillatiemiddelen (100) naar de pompketen (300).
4. Keten volgens conclusie 1, met het kenmerk, dat het kanaal geleidend is wanneer de besturingsaansluiting (VBB) op een eerste spanningsniveau is, en waarbij het kanaal niet-geleidend is wanneer de besturingsaansluiting op een tweede spanningsniveau is.
5. Keten volgens conclusie 4, met het kenmerk, dat de drijfmiddelen slechts werken wanneer de besturingsaansluiting op het tweede spanningsniveau is.
6. Keten voor het aftasten van het niveau van een achter-instelspanning in een achter-instelgenerator met een pompketen (300) voor het aan een substraat van een eerste geleidingssoort leveren van de achter-instelspan-ning met een gegeven niveau en een oscillatiemiddel (100) voor het aan de pompketen (300) leveren van pompklokpul-sen, omvattende: een eerste MOS transistor (50) waarvan de poort verbonden is met de uitgang van de pompketen (300), één uiteinde van het kanaal ervan verbonden is met een aardre-ferentiespanningsaansluiting (Vss) en een ander uiteinde van het kanaal verbonden is met de ingang van het oscillatiemiddel (100), en een tweede MOS transistor (48) waarvan de poort verbonden is voor het ontvangen van een constante instel-spanning, en één uiteinde van het kanaal ervan verbonden is met het kanaal van de eerste MOS transistor (50), en een ander uiteinde van het kanaal verbonden is met de voedingsspanning.
7. Keten volgens conclusie 6, met het kenmerk, dat de tweede MOS transistor (48) een lagere drempelspanning dan de constante instelspanning heeft.
8. Keten volgens conclusie 6, met het kenmerk, dat de voedingsspanning een extern geleverde voedingsspanning of een intern geleverde voedingsspanning is die uit de extern geleverde voedingsspanning omgezet is naar een lagere dan de extern geleverde voedingsspanning.
9. Keten volgens conclusie 6, met het kenmerk, dat het oscillatiemiddel (100) alleen bekrachtigd ("energized") wordt wanneer een spanning aan een knooppunt van de eerste en de tweede MOS transistors via het kanaal van de eerste MOS transistor (50) ontladen wordt.
10. Keten volgens conclusie 6, gekenmerkt door een vertragingsketen (51) die tussen het verbindingsknooppunt en de ingang van het oscillatiemiddel (100) verbonden is.
11. Keten volgens conclusie 6, gekenmerkt door een instelspanningsgenerator omvattende: een derde PMOS transistor (41) waarvan één poort en één uiteinde van het kanaal met elkaar verbonden zijn en het andere uiteinde van het kanaal met de voedingsspanning gekoppeld is; een vierde PMOS transistor (44) waarvan de poort en één uiteinde van het kanaal met elkaar gekoppeld zijn en het andere uiteinde van het kanaal met het kanaal van de derde PMOS transistor (41) gekoppeld is; een vijfde PMOS transistor (46) waarvan de poort en één uiteinde van het kanaal met elkaar gekoppeld zijn en het andere uiteinde van het kanaal gekoppeld is met het kanaal van de vierde PMOS transistor (44); en een bij de verbinding van de vierde en vijfde PMOS transistors (44) en (45) gevormde instelspanningsopwek-kingsaansluiting (45) voor het opwekken van de instelspan-ning voor levering aan de poort van de tweede PMOS transistor (48).
12. Keten volgens conclusie 11, met het kenmerk, dat de instelspanning Vcc/3 is, waarbij Vcc de voedingsspanning is.
13. Keten volgens conclusie 6, met het kenmerk, dat de instelspanning door een celplaatspanningsgenerator geleverd wordt.
14. Keten volgens conclusie 13, met het kenmerk, dat de instelspanning Vcc/2 is, waarbij Vcc de voedingsspanning is.
15. Keten voor het aftasten van het niveau van een achter-instelspanning in een achter-instelgenerator met een pompketen (300) voor het aan een halfgeleider substraat leveren van de achter-instelspanning en een oscil-latiemiddel (100) voor het aan de pompketen leveren van pompklokpulsen, omvattende: een knooppunt (32) voor het aftasten van het niveau van de achter-instelspanning; een eerste statisch weerstandsmiddel (31) dat tussen het knooppunt (32) en een voedingsspanningsaansluiting gekoppeld is; een tweede statisch weerstandsmiddel (33), waarvan één uiteinde met het knooppunt (32) gekoppeld is; en een dynamisch weerstandsmiddel (34), dat tussen een ander uiteinde van de tweede statische weerstand (33) en de aardreferentiespanningsaansluiting gekoppeld is, waarbij een besturingsaansluiting van het dynamische weer- standsmiddel (34) met de uitgang van de pompketen (300) gekoppeld is.
16. Keten volgens conclusie 15, met het kenmerk, dat het spanningsniveau aan het knooppunt (32) reageert op het eerste statische weerstandsmiddel (31) wanneer de bestu-ringsaansluiting in een eerste toestand is, en waarbij het spanningsniveau in het knooppunt (32) reageert op het tweede statische weerstandsmiddel (33) en het dynamische weerstandsmiddel (34) wanneer de besturingsaansluiting in een tweede toestand is.
17. Keten volgens conclusie 16, met het kenmerk, dat het dynamische weerstandsmiddel (34) alleen tijdens de tweede toestand geleidend is.
18. Keten volgens conclusie 16, met het kenmerk, dat het oscillatiemiddel (100) alleen tijdens de eerste toestand bekrachtigd ("energized") wordt.
19. Keten volgens conclusie 15, met het kenmerk, dat het eerste statische weerstandsmiddel (31) een PMOS transistor is waarvan de poort met de aardreferentiespannings-aansluiting gekoppeld is.
20. Keten volgens conclusie 15, met het kenmerk, dat het tweede statische weerstandsmiddel (33) een NMOS transistor is waarvan de poort met de voedingsspanning gekoppeld is.
NL9101710A 1991-06-17 1991-10-14 Keten voor het aftasten van een achterinstelspanningsniveau in een halfgeleider geheugeneenheid. NL9101710A (nl)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1019910009999A KR930001236A (ko) 1991-06-17 1991-06-17 전원전압 변동에 둔감한 특성을 갖는 기판 전압 레벨 감지회로
KR910009997 1991-06-17
KR910009999 1991-06-17
KR1019910009997A KR940008150B1 (ko) 1991-06-17 1991-06-17 반도체 메모리 장치의 백바이어스레벨 감지회로

Publications (1)

Publication Number Publication Date
NL9101710A true NL9101710A (nl) 1993-01-18

Family

ID=26628647

Family Applications (1)

Application Number Title Priority Date Filing Date
NL9101710A NL9101710A (nl) 1991-06-17 1991-10-14 Keten voor het aftasten van een achterinstelspanningsniveau in een halfgeleider geheugeneenheid.

Country Status (7)

Country Link
JP (1) JPH04368691A (nl)
CN (1) CN1067773A (nl)
DE (1) DE4135148C2 (nl)
FR (1) FR2677771A1 (nl)
GB (1) GB2256950A (nl)
IT (1) IT1251721B (nl)
NL (1) NL9101710A (nl)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5337284A (en) * 1993-01-11 1994-08-09 United Memories, Inc. High voltage generator having a self-timed clock circuit and charge pump, and a method therefor
KR0123849B1 (ko) * 1994-04-08 1997-11-25 문정환 반도체 디바이스의 내부 전압발생기
KR0127318B1 (ko) * 1994-04-13 1998-04-02 문정환 백바이어스전압 발생기
US6795359B1 (en) * 2003-06-10 2004-09-21 Micron Technology, Inc. Methods and apparatus for measuring current as in sensing a memory cell
TWI651929B (zh) * 2018-05-02 2019-02-21 友達光電股份有限公司 感測電路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4229667A (en) * 1978-08-23 1980-10-21 Rockwell International Corporation Voltage boosting substrate bias generator
JPS5694654A (en) * 1979-12-27 1981-07-31 Toshiba Corp Generating circuit for substrate bias voltage
US4739191A (en) * 1981-04-27 1988-04-19 Signetics Corporation Depletion-mode FET for the regulation of the on-chip generated substrate bias voltage
JPS57199335A (en) * 1981-06-02 1982-12-07 Toshiba Corp Generating circuit for substrate bias
US4547682A (en) * 1983-10-27 1985-10-15 International Business Machines Corporation Precision regulation, frequency modulated substrate voltage generator
US4581546A (en) * 1983-11-02 1986-04-08 Inmos Corporation CMOS substrate bias generator having only P channel transistors in the charge pump
IT1220982B (it) * 1983-11-30 1990-06-21 Ates Componenti Elettron Circuito regolatore della tensione di polarizzazione del substrato di un circuito integrato a transistori a effetto di campo
JP2501590B2 (ja) * 1987-07-29 1996-05-29 沖電気工業株式会社 半導体装置の駆動回路
JPH0262071A (ja) * 1988-08-26 1990-03-01 Mitsubishi Electric Corp 半導体装置
JPH0783254B2 (ja) * 1989-03-22 1995-09-06 株式会社東芝 半導体集積回路
JP2841480B2 (ja) * 1989-06-21 1998-12-24 日本電気株式会社 基板電位設定回路

Also Published As

Publication number Publication date
GB2256950A (en) 1992-12-23
IT1251721B (it) 1995-05-22
DE4135148A1 (de) 1992-12-24
JPH04368691A (ja) 1992-12-21
DE4135148C2 (de) 1995-02-02
CN1067773A (zh) 1993-01-06
ITMI912939A1 (it) 1993-05-06
GB9124294D0 (en) 1992-01-08
ITMI912939A0 (it) 1991-11-06
FR2677771A1 (fr) 1992-12-18

Similar Documents

Publication Publication Date Title
KR0123849B1 (ko) 반도체 디바이스의 내부 전압발생기
US5442277A (en) Internal power supply circuit for generating internal power supply potential by lowering external power supply potential
KR100337999B1 (ko) 기준전압을사용한음전압의발생회로
US6831502B1 (en) Internal power-source potential supply circuit, step-up potential generating system, output potential supply circuit, and semiconductor memory
US5870345A (en) Temperature independent oscillator
KR100577560B1 (ko) 온도감지 데이터에 응답하는 내부회로를 갖는 반도체메모리장치
KR100218078B1 (ko) 외부전원전압의 변동이나 환경온도의 변화에 대한 출력전압의 변동을 억제할 수 있는 기판전위발생회로
EP0747800B1 (en) Circuit for providing a bias voltage compensated for P-channel transistor variations
US4843256A (en) Controlled CMOS substrate voltage generator
US7099223B2 (en) Semiconductor memory device
JPH0249057B2 (nl)
JPH0214814B2 (nl)
JPH0533480B2 (nl)
KR100549947B1 (ko) 집적회로용 기준전압 발생회로
US6456555B2 (en) Voltage detecting circuit for semiconductor memory device
US5262989A (en) Circuit for sensing back-bias level in a semiconductor memory device
KR100401392B1 (ko) 전압조절회로및그방법,조절된전압조절회로및메모리회로
US5124574A (en) Semiconductor device for generating a voltage higher than power source potential or lower than grounding potential
US20020125936A1 (en) Raised voltage generation circuit
US20020030537A1 (en) Constant internal voltage generation circuit
JP3186034B2 (ja) 基準電圧発生回路
NL9101710A (nl) Keten voor het aftasten van een achterinstelspanningsniveau in een halfgeleider geheugeneenheid.
US20030020095A1 (en) Semiconductor integrated circuit with voltage down converter adaptable for burn-in testing
US3772607A (en) Fet interface circuit
KR20040035065A (ko) 파워 업 신호 발생기

Legal Events

Date Code Title Description
A1A A request for search or an international-type search has been filed
BB A search report has been drawn up
BV The patent application has lapsed