JP2501590B2 - 半導体装置の駆動回路 - Google Patents
半導体装置の駆動回路Info
- Publication number
- JP2501590B2 JP2501590B2 JP62189688A JP18968887A JP2501590B2 JP 2501590 B2 JP2501590 B2 JP 2501590B2 JP 62189688 A JP62189688 A JP 62189688A JP 18968887 A JP18968887 A JP 18968887A JP 2501590 B2 JP2501590 B2 JP 2501590B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- circuit
- reference potential
- drive
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/354—Astable circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dram (AREA)
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
- Static Random-Access Memory (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば半導体メモリ装置等を駆動させるた
めの駆動回路に関するものである。特に消費電力の比較
的大きい半導体装置に所定の電位で駆動電力を供給する
駆動回路に関する。
めの駆動回路に関するものである。特に消費電力の比較
的大きい半導体装置に所定の電位で駆動電力を供給する
駆動回路に関する。
従来より、例えば半導体メモリ装置等のような半導体
装置に所定の駆動電位で電力を供給する駆動回路として
は第２図に示すようなものがある。斯かる従来例におい
ては、抵抗R1と抵抗R2を直列に接続すると共に、抵抗R1
と抵抗R2の抵抗値の比を所定の比に設定してリファレン
ス電位発生回路100を構成し、この回路100を半導体装置
101の駆動回路として用いている。即ち、外部電源から
の電源電位ＶDD（例えば＋5V）をリファレンス電位発生
回路100の抵抗R1側の一端に印加し、抵抗R1と抵抗R2の
抵抗比に応じて出力される駆動電位Ｖref（例えば＋4
V）を半導体装置101に印加している。
装置に所定の駆動電位で電力を供給する駆動回路として
は第２図に示すようなものがある。斯かる従来例におい
ては、抵抗R1と抵抗R2を直列に接続すると共に、抵抗R1
と抵抗R2の抵抗値の比を所定の比に設定してリファレン
ス電位発生回路100を構成し、この回路100を半導体装置
101の駆動回路として用いている。即ち、外部電源から
の電源電位ＶDD（例えば＋5V）をリファレンス電位発生
回路100の抵抗R1側の一端に印加し、抵抗R1と抵抗R2の
抵抗比に応じて出力される駆動電位Ｖref（例えば＋4
V）を半導体装置101に印加している。
ところで、近年半導体IC回路の分野では、集積度の向
上が求められており、上記従来例におけるリファレンス
電位発生回路100を半導体装置101の一部として構成する
ことが要求されている。そこで、内部基準電圧発生回路
として、例えば第３図に示すような入出力特性（入力Ｖ
DD、出力Ｖref）を有するものを、半導体回路によって
構成して、上記半導体装置101と一体に組込んだものが
ある。
上が求められており、上記従来例におけるリファレンス
電位発生回路100を半導体装置101の一部として構成する
ことが要求されている。そこで、内部基準電圧発生回路
として、例えば第３図に示すような入出力特性（入力Ｖ
DD、出力Ｖref）を有するものを、半導体回路によって
構成して、上記半導体装置101と一体に組込んだものが
ある。
しかしながら、このように抵抗比を応用した駆動回路
は、駆動回路自体の消費電力が大きいため、内部基準電
圧発生回路として半導体装置101に組込んだ場合には、
例えば20〜30mAといった大電流を供給することが回路構
成上困難になり、このため負荷の大きな半導体装置を駆
動することができないという問題点を有していた。
は、駆動回路自体の消費電力が大きいため、内部基準電
圧発生回路として半導体装置101に組込んだ場合には、
例えば20〜30mAといった大電流を供給することが回路構
成上困難になり、このため負荷の大きな半導体装置を駆
動することができないという問題点を有していた。
そこで、本発明は従来技術の上記した問題点を解決す
るためになされたもので、その目的とするところは、極
めて消費電力の低い駆動回路であって、且つ半導体装置
に比較的大きな駆動電流を所定の電位で供給できる半導
体装置の駆動回路を提供することにある。
るためになされたもので、その目的とするところは、極
めて消費電力の低い駆動回路であって、且つ半導体装置
に比較的大きな駆動電流を所定の電位で供給できる半導
体装置の駆動回路を提供することにある。
上記の目的を達成するために本発明に係る半導体装置
の駆動回路は、外部電源から入力電位を入力し基準電位
を出力するリファレンス電位発生回路と、上記リファレ
ンス電位発生回路が出力する基準電位を得て所定の周波
数で且つ位相の異なる複数の周波数信号を出力する周波
数信号発生回路と、上記リファレンス電位発生回路が出
力する基準電位と上記複数の周波数信号とをそれぞれ入
力し、これら複数の周波数信号にそれぞれ同期して上記
基準電位と対応した大きさの駆動電位をそれぞれ出力す
る複数の駆動電位発生回路とを有している。
の駆動回路は、外部電源から入力電位を入力し基準電位
を出力するリファレンス電位発生回路と、上記リファレ
ンス電位発生回路が出力する基準電位を得て所定の周波
数で且つ位相の異なる複数の周波数信号を出力する周波
数信号発生回路と、上記リファレンス電位発生回路が出
力する基準電位と上記複数の周波数信号とをそれぞれ入
力し、これら複数の周波数信号にそれぞれ同期して上記
基準電位と対応した大きさの駆動電位をそれぞれ出力す
る複数の駆動電位発生回路とを有している。
また、上記周波数信号発生回路が、複数のインバータ
により構成されるリングオシレータ回路であり、上記所
定の周波数で且つ位相の異なる複数の周波数信号が上記
複数のインバータの各接続点から出力されることを特徴
とする半導体装置の駆動回路であってもよい。
により構成されるリングオシレータ回路であり、上記所
定の周波数で且つ位相の異なる複数の周波数信号が上記
複数のインバータの各接続点から出力されることを特徴
とする半導体装置の駆動回路であってもよい。
上記の構成を有する本発明においては、リファレンス
電位発生回路は外部電源から入力電位を入力し、基準電
位を周波数信号発生回路と複数の駆動電位発生回路に出
力する。周波数信号発生回路は、上記基準電位を得て所
定の周波数で且つ位相の異なる複数の周波数信号をそれ
ぞれ駆動電位発生回路に出力する。複数の駆動電位発生
回路がこれら複数の周波数信号にそれぞれ同期して上記
基準電位と対応した大きさの駆動電位を半導体装置、例
えば半導体メモリ装置にそれぞれ出力する。その結果、
駆動電位発生回路は外部電源から電力を得て、この電力
を上記基準電位と対応した大きさの駆動電位で半導体装
置を駆動できる。
電位発生回路は外部電源から入力電位を入力し、基準電
位を周波数信号発生回路と複数の駆動電位発生回路に出
力する。周波数信号発生回路は、上記基準電位を得て所
定の周波数で且つ位相の異なる複数の周波数信号をそれ
ぞれ駆動電位発生回路に出力する。複数の駆動電位発生
回路がこれら複数の周波数信号にそれぞれ同期して上記
基準電位と対応した大きさの駆動電位を半導体装置、例
えば半導体メモリ装置にそれぞれ出力する。その結果、
駆動電位発生回路は外部電源から電力を得て、この電力
を上記基準電位と対応した大きさの駆動電位で半導体装
置を駆動できる。
以下に本発明を図示の実施例に基づいて説明する。
第１図は本発明に係る半導体装置の駆動回路の一実施
例を示す回路図である。同図に示すように、本実施例は
リファレンス電位発生回路１、リングオシレータ回路
２、駆動電位発生回路３から大略構成されており、外部
電源の電源電位ＶDDを得て半導体メモリ装置等の半導体
装置４に所定の駆動電位VINを印加している。
例を示す回路図である。同図に示すように、本実施例は
リファレンス電位発生回路１、リングオシレータ回路
２、駆動電位発生回路３から大略構成されており、外部
電源の電源電位ＶDDを得て半導体メモリ装置等の半導体
装置４に所定の駆動電位VINを印加している。
上記リファレンス電位発生回路１は、例えば第４図に
示すようにｐチャネル形電界効果トランシスタ（以下MO
S FETと称す）を組合せた回路構成となっている。同図
において、Tr10、Tr11、Tr12、Tr13、Tr14、及びTr15、
Tr16、Tr17はMOSFETである。トランジスタTr10はソース
に外部電源からの電源電位ＶDDを印加し、ゲートにトラ
ンジスタTr12、Tr13とトランジスタTr14によって設定さ
れるゲート電位ＶG10を印加し、ドレインをトランジス
タTr11のソースに接続している。トランジスタTr11はゲ
ートにトランジスタTr15とトランジスタTr16、Tr17によ
り設定されるゲート電位ＶG11を印加する。尚、ここで
トランジスタTr15のゲートには上記トランジスタ10のゲ
ート電位ＶG10が印加されている。
示すようにｐチャネル形電界効果トランシスタ（以下MO
S FETと称す）を組合せた回路構成となっている。同図
において、Tr10、Tr11、Tr12、Tr13、Tr14、及びTr15、
Tr16、Tr17はMOSFETである。トランジスタTr10はソース
に外部電源からの電源電位ＶDDを印加し、ゲートにトラ
ンジスタTr12、Tr13とトランジスタTr14によって設定さ
れるゲート電位ＶG10を印加し、ドレインをトランジス
タTr11のソースに接続している。トランジスタTr11はゲ
ートにトランジスタTr15とトランジスタTr16、Tr17によ
り設定されるゲート電位ＶG11を印加する。尚、ここで
トランジスタTr15のゲートには上記トランジスタ10のゲ
ート電位ＶG10が印加されている。
従って、トランジスタTr10とトランジスタTr11は各々
のゲート電位ＶG10とＶG11に応じた抵抗値を有すること
になって、トランジスタTr10のドレインに接続された出
力端に上記両トランジスタTr10〜Tr11の抵抗比に基づい
たリファレンス電位Ｖrefを基準電位Ｖrとして出力でき
る。
のゲート電位ＶG10とＶG11に応じた抵抗値を有すること
になって、トランジスタTr10のドレインに接続された出
力端に上記両トランジスタTr10〜Tr11の抵抗比に基づい
たリファレンス電位Ｖrefを基準電位Ｖrとして出力でき
る。
一方、上記リングオシレータ回路２は、上記基準電位
Vrを得て所定の周波数で且つ位相の異なる複数の周波数
信号を出力する周波数信号発生回路を構成するものであ
って、Ｐチャネル形MoSFETであるトランジスタTr20、Tr
21、Tr22とＮチャネル形MOSFETであるトランジスタTr2
3、Tr24、Tr25とから構成されている。トランジスタTr2
0はそのドレインをトランジスタTr23のドレインに接続
すると共に、双方のゲートを接続したCMOSFET26（相補
形MOSFET）によるインバータを構成している。同様にト
ランジスタTr21、Tr24及びトランジスタTr22、Tr25も各
々CMOSFET27、28を構成している。そして、CMOSFET26の
出力（ノード１）をCMOSFET27のゲートに入力し、CMOSF
ET27の出力（ノード２）をCMOSFET28のゲートに入力
し、CMOSFET28の出力（ノード３）をCMOSFET26のゲート
に入力するよう接続すると共に、トランジスタTr20、Tr
21、Tr22のソースを上記リファレンス電位発生回路の出
力端と接続し、トランジスタTr23、Tr24、Tr25のソース
を接地している。
Vrを得て所定の周波数で且つ位相の異なる複数の周波数
信号を出力する周波数信号発生回路を構成するものであ
って、Ｐチャネル形MoSFETであるトランジスタTr20、Tr
21、Tr22とＮチャネル形MOSFETであるトランジスタTr2
3、Tr24、Tr25とから構成されている。トランジスタTr2
0はそのドレインをトランジスタTr23のドレインに接続
すると共に、双方のゲートを接続したCMOSFET26（相補
形MOSFET）によるインバータを構成している。同様にト
ランジスタTr21、Tr24及びトランジスタTr22、Tr25も各
々CMOSFET27、28を構成している。そして、CMOSFET26の
出力（ノード１）をCMOSFET27のゲートに入力し、CMOSF
ET27の出力（ノード２）をCMOSFET28のゲートに入力
し、CMOSFET28の出力（ノード３）をCMOSFET26のゲート
に入力するよう接続すると共に、トランジスタTr20、Tr
21、Tr22のソースを上記リファレンス電位発生回路の出
力端と接続し、トランジスタTr23、Tr24、Tr25のソース
を接地している。
従って、リングオシレータ回路のノード１、２、３は
第５図に示すようにＨレベルとＬレベルとの間で順に振
幅し、このときのノード１、２、３における発振のとき
の位置ずれはCMOSFET26、27、28の動作特性に基づいた
遅れとなる。尚、上記Ｈレベルは基準電位Ｖr、Ｌレベ
ルは接地電位となる。そして、ノード１、２、及び３の
各出力は駆動電位発生回路３に送出される。
第５図に示すようにＨレベルとＬレベルとの間で順に振
幅し、このときのノード１、２、３における発振のとき
の位置ずれはCMOSFET26、27、28の動作特性に基づいた
遅れとなる。尚、上記Ｈレベルは基準電位Ｖr、Ｌレベ
ルは接地電位となる。そして、ノード１、２、及び３の
各出力は駆動電位発生回路３に送出される。
上記駆動電位発生回路３はＮチャネル形MOSFETである
トランジスタTr31、Tr32、Tr33、Tr34、Tr35、Tr36、Tr
37、Tr38、Tr39及びコンデンサC1、C2、C3より構成され
ている。そして、この駆動電位発生回路３は同一の構成
を有する電位発生部3a、3b、3cを並列に接続して構成さ
れている。従って、ここでは電位発生部3aの構成につい
て説明する。この電位発生部3aは基本的にはトランジス
タTr37によって外部電源から電位ＶDDで得た電力を、リ
ファレンス電位発生回路１の出力する基準電位Ｖrに等
しい駆動電位ＶINで半導体装置４に供給するものであ
る。このため、トランジスタ37のゲート（ノード４）に
はリングオシレータ回路２のCMOSFET26の出力がコンデ
ンサC1を介して入力されるよう接続されている。さら
に、ノード４には、そのドレインを外部電源に接続した
トランジスタTr31のソースが接続されていて、このトラ
ンジスタTr31のゲートには基準電位Ｖrが印加されてい
る。加えて、ノード４には、そのソースに基準電位Vrが
印加されたトランジスタTr34のドレインとゲートが接続
されている。
トランジスタTr31、Tr32、Tr33、Tr34、Tr35、Tr36、Tr
37、Tr38、Tr39及びコンデンサC1、C2、C3より構成され
ている。そして、この駆動電位発生回路３は同一の構成
を有する電位発生部3a、3b、3cを並列に接続して構成さ
れている。従って、ここでは電位発生部3aの構成につい
て説明する。この電位発生部3aは基本的にはトランジス
タTr37によって外部電源から電位ＶDDで得た電力を、リ
ファレンス電位発生回路１の出力する基準電位Ｖrに等
しい駆動電位ＶINで半導体装置４に供給するものであ
る。このため、トランジスタ37のゲート（ノード４）に
はリングオシレータ回路２のCMOSFET26の出力がコンデ
ンサC1を介して入力されるよう接続されている。さら
に、ノード４には、そのドレインを外部電源に接続した
トランジスタTr31のソースが接続されていて、このトラ
ンジスタTr31のゲートには基準電位Ｖrが印加されてい
る。加えて、ノード４には、そのソースに基準電位Vrが
印加されたトランジスタTr34のドレインとゲートが接続
されている。
上記構成を有する電位発生部3aは次のように動作す
る。先ず、ノード４はトランジスタTr31によって基準電
位Ｖrよりしきい電圧ＶTだけ低い電位Ｖr−ＶTに充電さ
れる。ここで、リングオシレータ回路２のノード１から
接地電位と電位Ｖrとの間を振幅する電位が電位発生部3
aのコンデンサC1に印加され、コンデンサC1は電位Ｖrが
入力されたときにノード４の電位を昇圧する。そして、
このとき昇圧されたノード４の電位はトランジスタ34に
よって基準電位Ｖrよりしきい電圧ＶTだけ高い電位Ｖr
＋ＶTにクランプされる。従って、ノード４の電位は、
第５図に示すようにノード１の周波数信号と同期して電
位Ｖr−ＶTとＶr＋ＶTの間を振幅する。この結果、トラ
ンジスタ37のソースにはゲート電位Ｖr＋ＶTが入力され
ている時に、ゲート電位Ｖr＋ＶTよりしきい電圧ＶT低
い電位、即ち（Ｖr＋ＶT）−ＶT＝Ｖrの駆動電位ＶINが
出力され、このときの駆動電流はトランジスタ37のドレ
インソース間を通して外部電源から供給される。
る。先ず、ノード４はトランジスタTr31によって基準電
位Ｖrよりしきい電圧ＶTだけ低い電位Ｖr−ＶTに充電さ
れる。ここで、リングオシレータ回路２のノード１から
接地電位と電位Ｖrとの間を振幅する電位が電位発生部3
aのコンデンサC1に印加され、コンデンサC1は電位Ｖrが
入力されたときにノード４の電位を昇圧する。そして、
このとき昇圧されたノード４の電位はトランジスタ34に
よって基準電位Ｖrよりしきい電圧ＶTだけ高い電位Ｖr
＋ＶTにクランプされる。従って、ノード４の電位は、
第５図に示すようにノード１の周波数信号と同期して電
位Ｖr−ＶTとＶr＋ＶTの間を振幅する。この結果、トラ
ンジスタ37のソースにはゲート電位Ｖr＋ＶTが入力され
ている時に、ゲート電位Ｖr＋ＶTよりしきい電圧ＶT低
い電位、即ち（Ｖr＋ＶT）−ＶT＝Ｖrの駆動電位ＶINが
出力され、このときの駆動電流はトランジスタ37のドレ
インソース間を通して外部電源から供給される。
また、上記駆動電位発生部3aと同一構成を有する電位
発生部3b、3cも同一の動作がなされる。但し、このとき
のノード５、ノード６の電位の振幅は各々リングオシレ
ータ２のノード２、ノード３の振幅周期と周期している
ため、結局第５図に示すように駆動電位発生部3a、3b、
3cの出力周期は所定の位相だけ遅れを有しており、この
位相遅れによって上記３つの駆動電位発生部3a、3b、3c
の少なくとも１つから必ず電位Ｖrに等しい駆動電位ＶI
Nが出力されている。従って、半導体装置４には駆動電
位発生回路３の少なくとも１つの電位発生部によって所
定の電位Ｖrが印加されることとなり、安定して駆動電
位ＶINを印加し続けることができる（第５図参照）。
発生部3b、3cも同一の動作がなされる。但し、このとき
のノード５、ノード６の電位の振幅は各々リングオシレ
ータ２のノード２、ノード３の振幅周期と周期している
ため、結局第５図に示すように駆動電位発生部3a、3b、
3cの出力周期は所定の位相だけ遅れを有しており、この
位相遅れによって上記３つの駆動電位発生部3a、3b、3c
の少なくとも１つから必ず電位Ｖrに等しい駆動電位ＶI
Nが出力されている。従って、半導体装置４には駆動電
位発生回路３の少なくとも１つの電位発生部によって所
定の電位Ｖrが印加されることとなり、安定して駆動電
位ＶINを印加し続けることができる（第５図参照）。
依って、本実施例によれば、半導体装置４を駆動する
駆動電力は外部電源ＶDDから得られることとなるため、
負荷の大きな半導体回路の駆動に際しても、何ら支障な
く基準電位Ｖrに等しい駆動電位ＶINで電力を供給する
ことができる。また、リングオシレータ回路２は極めて
消費電力の低いCMOSFETにより構成されており、さらに
リファレンス電位発生回路１、駆動電位発生回路３にお
け消費電力も低いため、駆動回路全体としての消費電力
を低くなり、発熱量が低く回路の高集積化を図った場合
における熱による問題を軽減させることができる。
駆動電力は外部電源ＶDDから得られることとなるため、
負荷の大きな半導体回路の駆動に際しても、何ら支障な
く基準電位Ｖrに等しい駆動電位ＶINで電力を供給する
ことができる。また、リングオシレータ回路２は極めて
消費電力の低いCMOSFETにより構成されており、さらに
リファレンス電位発生回路１、駆動電位発生回路３にお
け消費電力も低いため、駆動回路全体としての消費電力
を低くなり、発熱量が低く回路の高集積化を図った場合
における熱による問題を軽減させることができる。
（発明の効果） 以上説明したように本発明によれば、外部電源から半
導体装置に駆動電力を供給する構成とすることで、半導
体装置に所定の基準電位で大電流を供給でき、負荷の比
較的大きな半導体装置を駆動できる。また、リファレン
ス電位発生回路においては極めて消費電力の低い周波数
信号発生回路と駆動電位発生回路の動作電力が消費され
るのみで、駆動回路全体としての消費電力は低いので、
駆動回路の高集積化が可能になるという効果を奏する。
導体装置に駆動電力を供給する構成とすることで、半導
体装置に所定の基準電位で大電流を供給でき、負荷の比
較的大きな半導体装置を駆動できる。また、リファレン
ス電位発生回路においては極めて消費電力の低い周波数
信号発生回路と駆動電位発生回路の動作電力が消費され
るのみで、駆動回路全体としての消費電力は低いので、
駆動回路の高集積化が可能になるという効果を奏する。
第１図は本発明に係る半導体装置の駆動回路の一実施例
を示す回路図、 第２図は従来例を示す回路図、 第３図は駆動回路の入出力特性を示すグラフ、 第４図は同実施例のリファレンス電位発生回路の一例を
示す回路図、 第５図は同実施例の動作を説明するための波形図であ
る。 １……リファレンス電位発生回路、２……リングオシレ
ータ回路、３……駆動電位発生回路、3a、3b、3c……電
位発生部、４……半導体装置。
を示す回路図、 第２図は従来例を示す回路図、 第３図は駆動回路の入出力特性を示すグラフ、 第４図は同実施例のリファレンス電位発生回路の一例を
示す回路図、 第５図は同実施例の動作を説明するための波形図であ
る。 １……リファレンス電位発生回路、２……リングオシレ
ータ回路、３……駆動電位発生回路、3a、3b、3c……電
位発生部、４……半導体装置。
Claims (2)
- 【請求項１】外部電源から入力電位を入力し基準電位を
出力するリファレンス電位発生回路と、 上記リファレンス電位発生回路が出力する基準電位を得
て所定の周波数で且つ位相の異なる複数の周波数信号を
出力する周波数信号発生回路と、 上記リファレンス電位発生回路が出力する基準電位と上
記複数の周波数信号とをそれぞれ入力し、これら複数の
周波数信号にそれぞれ同期して上記基準電位と対応した
大きさの駆動電位をそれぞれ出力する複数の駆動電位発
生回路と を有することを特徴とする半導体装置の駆動回路。 - 【請求項２】上記周波数信号発生回路が、複数のインバ
ータにより構成されるリングオシレータ回路であり、上
記所定の周波数で且つ位相の異なる複数の周波数信号が
上記複数のインバータの各接続点から出力されることを
特徴とする特許請求の範囲第１項記載の半導体装置の駆
動回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62189688A JP2501590B2 (ja) | 1987-07-29 | 1987-07-29 | 半導体装置の駆動回路 |
| US07/226,087 US4843258A (en) | 1987-07-29 | 1988-07-29 | Drive circuit with a ring oscillator for a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62189688A JP2501590B2 (ja) | 1987-07-29 | 1987-07-29 | 半導体装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6470808A JPS6470808A (en) | 1989-03-16 |
| JP2501590B2 true JP2501590B2 (ja) | 1996-05-29 |
Family
ID=16245517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62189688A Expired - Lifetime JP2501590B2 (ja) | 1987-07-29 | 1987-07-29 | 半導体装置の駆動回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4843258A (ja) |
| JP (1) | JP2501590B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5077488A (en) * | 1986-10-23 | 1991-12-31 | Abbott Laboratories | Digital timing signal generator and voltage regulation circuit |
| JPH0817033B2 (ja) * | 1988-12-08 | 1996-02-21 | 三菱電機株式会社 | 基板バイアス電位発生回路 |
| JP2635789B2 (ja) * | 1989-01-17 | 1997-07-30 | 株式会社東芝 | 信号遅延回路及び該回路を用いたクロック信号発生回路 |
| DE3931596A1 (de) * | 1989-03-25 | 1990-10-04 | Eurosil Electronic Gmbh | Spannungsvervielfacherschaltung |
| US5059815A (en) * | 1990-04-05 | 1991-10-22 | Advanced Micro Devices, Inc. | High voltage charge pumps with series capacitors |
| FR2677771A1 (fr) * | 1991-06-17 | 1992-12-18 | Samsung Electronics Co Ltd | Circuit de detection de niveau de polarisation inverse dans un dispositif de memoire a semiconducteurs. |
| JP2937591B2 (ja) * | 1991-12-09 | 1999-08-23 | 沖電気工業株式会社 | 基板バイアス発生回路 |
| EP0823115B1 (en) * | 1995-04-21 | 1999-08-25 | Advanced Micro Devices, Inc. | Reference for cmos memory cell having pmos and nmos transistors with a common floating gate |
| EP0741390A3 (en) * | 1995-05-01 | 1997-07-23 | Ibm | Reference voltage generator for correcting the threshold voltage |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4356412A (en) * | 1979-03-05 | 1982-10-26 | Motorola, Inc. | Substrate bias regulator |
| JPS57199335A (en) * | 1981-06-02 | 1982-12-07 | Toshiba Corp | Generating circuit for substrate bias |
| US4438346A (en) * | 1981-10-15 | 1984-03-20 | Advanced Micro Devices, Inc. | Regulated substrate bias generator for random access memory |
| NL8402764A (nl) * | 1984-09-11 | 1986-04-01 | Philips Nv | Schakeling voor het opwekken van een substraatvoorspanning. |
| US4656369A (en) * | 1984-09-17 | 1987-04-07 | Texas Instruments Incorporated | Ring oscillator substrate bias generator with precharge voltage feedback control |
| JPH084383B2 (ja) * | 1987-02-24 | 1996-01-17 | 沖電気工業株式会社 | 電圧変換装置 |
-
1987
- 1987-07-29 JP JP62189688A patent/JP2501590B2/ja not_active Expired - Lifetime
-
1988
- 1988-07-29 US US07/226,087 patent/US4843258A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6470808A (en) | 1989-03-16 |
| US4843258A (en) | 1989-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4236199A (en) | Regulated high voltage power supply | |
| KR100900965B1 (ko) | 고전압용 씨모스 전하 펌프 | |
| JP2503596B2 (ja) | 半導体装置 | |
| KR970051145A (ko) | 전위 발생회로 | |
| JP2501590B2 (ja) | 半導体装置の駆動回路 | |
| JPH043110B2 (ja) | ||
| KR940004973A (ko) | 반도체 소자의 모스(mos) 발진기 | |
| GB2111336A (en) | Substrate biassing | |
| WO2018014493A1 (zh) | 比较器及张弛振荡器 | |
| JP2560983B2 (ja) | 半導体装置 | |
| KR100234713B1 (ko) | 반도체 메모리 소자의 기판 전압 발생 회로 | |
| JP4060424B2 (ja) | チャージポンプ回路の駆動回路 | |
| KR860009423A (ko) | 반도체 승압 신호 발생회로 | |
| KR100478866B1 (ko) | 저전력발진기 | |
| JPH07271322A (ja) | 電圧変換回路 | |
| JP2000067578A (ja) | 基板バイアス電圧発生回路 | |
| JP4420518B2 (ja) | 高電圧出力インバーター | |
| JPS63224665A (ja) | 基板電圧発生回路 | |
| JPS5930340B2 (ja) | バイアス電圧発生装置 | |
| JP3064573B2 (ja) | 昇圧回路 | |
| JP5702624B2 (ja) | 電流電圧変換回路、発振回路 | |
| GB2110494A (en) | MOS follow-up pulse train generators | |
| JP2737943B2 (ja) | 電源電圧変換回路 | |
| JPH06121525A (ja) | 基板バイアス発生装置 | |
| JP2905749B2 (ja) | バックバイアス電圧発生回路 |