JP2905749B2 - バックバイアス電圧発生回路 - Google Patents
バックバイアス電圧発生回路Info
- Publication number
- JP2905749B2 JP2905749B2 JP8343447A JP34344796A JP2905749B2 JP 2905749 B2 JP2905749 B2 JP 2905749B2 JP 8343447 A JP8343447 A JP 8343447A JP 34344796 A JP34344796 A JP 34344796A JP 2905749 B2 JP2905749 B2 JP 2905749B2
- Authority
- JP
- Japan
- Prior art keywords
- back bias
- bias voltage
- terminal
- pumping
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、特にＣ−ＭＯＳト
ランジスタを用いるデバイスに適した基板として、上記
基板への電子注入を防止したバックバイアス電圧発生回
路に関するものである。
ランジスタを用いるデバイスに適した基板として、上記
基板への電子注入を防止したバックバイアス電圧発生回
路に関するものである。
【０００２】
【従来の技術】半導体素子の内部電源発生回路であるバ
ックバイアス電圧発生回路は、従来、図４に示すように
構成されている。交流波形の信号ＯＳＣがインバータＸ
４を介しノードＮ２を経て第１ポンピング部１００を動
作させ、他の一方では上記信号ＯＳＣがインバータＸ４
およびＸ５を介してノードＮ１２に信号を加え、第２ポ
ンピング部２００を動作させる。以下、本明細書ではＮ
ｉ（ｉは自然数）はノードを示し、またそのノードの電
圧レベルの信号を示すものとする。
ックバイアス電圧発生回路は、従来、図４に示すように
構成されている。交流波形の信号ＯＳＣがインバータＸ
４を介しノードＮ２を経て第１ポンピング部１００を動
作させ、他の一方では上記信号ＯＳＣがインバータＸ４
およびＸ５を介してノードＮ１２に信号を加え、第２ポ
ンピング部２００を動作させる。以下、本明細書ではＮ
ｉ（ｉは自然数）はノードを示し、またそのノードの電
圧レベルの信号を示すものとする。
【０００３】上記第１ポンピング部１００ではノードＮ
２が、電源端子Ｖｃｃと接続されたｐ−ＭＯＳトランジ
スタＭ１と接地端子Ｖｓｓ側に接続されたｎ−ＭＯＳト
ランジスタＭ２とで構成されたインバータの入力である
ゲートに接続されて、上記ｐ−ＭＯＳトランジスタＭ１
とｎ−ＭＯＳトランジスタＭ２とのソース／ドレインは
共通に接続され上記インバータ出力のノードＮ３にな
り、上記出力Ｎ３は接地端子Ｖｓｓに接続されたｎ−Ｍ
ＯＳトランジスタＭ５のゲートに接続されている。ま
た、上記ノードＮ２はインバータＸ１、Ｘ２、Ｘ３をそ
れぞれ介してポンピングキャパシタＭ４の一方電極に接
続され、上記ポンピングキャパシタＭ４の他方電極は、
上記ｎ−ＭＯＳトランジスタＭ２およびＭ５のソースお
よびドレイン共通のノードＮ５に接続される。上記ノー
ドＮ５はｎ−ＭＯＳトランジスタＭ３のソースに連結さ
れ、ｎ−ＭＯＳトランジスタＭ３のゲートはドレインと
共通に接続されて、バックバイアス電圧端子ＶＢＢに接
続されている。
２が、電源端子Ｖｃｃと接続されたｐ−ＭＯＳトランジ
スタＭ１と接地端子Ｖｓｓ側に接続されたｎ−ＭＯＳト
ランジスタＭ２とで構成されたインバータの入力である
ゲートに接続されて、上記ｐ−ＭＯＳトランジスタＭ１
とｎ−ＭＯＳトランジスタＭ２とのソース／ドレインは
共通に接続され上記インバータ出力のノードＮ３にな
り、上記出力Ｎ３は接地端子Ｖｓｓに接続されたｎ−Ｍ
ＯＳトランジスタＭ５のゲートに接続されている。ま
た、上記ノードＮ２はインバータＸ１、Ｘ２、Ｘ３をそ
れぞれ介してポンピングキャパシタＭ４の一方電極に接
続され、上記ポンピングキャパシタＭ４の他方電極は、
上記ｎ−ＭＯＳトランジスタＭ２およびＭ５のソースお
よびドレイン共通のノードＮ５に接続される。上記ノー
ドＮ５はｎ−ＭＯＳトランジスタＭ３のソースに連結さ
れ、ｎ−ＭＯＳトランジスタＭ３のゲートはドレインと
共通に接続されて、バックバイアス電圧端子ＶＢＢに接
続されている。
【０００４】第２ポンピング部２００は、交流波形信号
ＯＳＣがインバータＸ４とＸ５を介して位相が２回反転
した信号になり、ノードＮ１２を経て上記第１ポンピン
グ部１００と同様な方法でバックバイアス電圧端子ＶＢ
Ｂに接続される。
ＯＳＣがインバータＸ４とＸ５を介して位相が２回反転
した信号になり、ノードＮ１２を経て上記第１ポンピン
グ部１００と同様な方法でバックバイアス電圧端子ＶＢ
Ｂに接続される。
【０００５】上記ポンピングキャパシタは、ＭＯＳＦＥ
Ｔのゲートとソース／ドレインの間のキャパシタンスを
利用することにより説明されるが、別に形成されたもの
であっても差し支えない。
Ｔのゲートとソース／ドレインの間のキャパシタンスを
利用することにより説明されるが、別に形成されたもの
であっても差し支えない。
【０００６】上記のように構成されたバックバイアス電
圧発生回路は、交流波形信号ＯＳＣが高電位に上昇すれ
ばインバータＸ４を介して低電位に反転され、上記第１
ポンピング部１００に加わることになり、ｐ−ＭＯＳト
ランジスタＭ１とｎ−ＭＯＳトランジスタＭ２のゲート
に印加され、ｎ−ＭＯＳトランジスタＭ２はオフにな
り、ｐ−ＭＯＳトランジスタＭ１がターンオンし、電源
端子Ｖｃｃの電源が上記ｐ−ＭＯＳトランジスタＭ１を
介してｎ−ＭＯＳトランジスタＭ５をターンオンする。
そのため、ｎ−ＭＯＳトランジスタＭ２とＭ５のソース
とドレイン接続点のノードＮ５は、接地端子Ｖｓｓと同
電位になる。
圧発生回路は、交流波形信号ＯＳＣが高電位に上昇すれ
ばインバータＸ４を介して低電位に反転され、上記第１
ポンピング部１００に加わることになり、ｐ−ＭＯＳト
ランジスタＭ１とｎ−ＭＯＳトランジスタＭ２のゲート
に印加され、ｎ−ＭＯＳトランジスタＭ２はオフにな
り、ｐ−ＭＯＳトランジスタＭ１がターンオンし、電源
端子Ｖｃｃの電源が上記ｐ−ＭＯＳトランジスタＭ１を
介してｎ−ＭＯＳトランジスタＭ５をターンオンする。
そのため、ｎ−ＭＯＳトランジスタＭ２とＭ５のソース
とドレイン接続点のノードＮ５は、接地端子Ｖｓｓと同
電位になる。
【０００７】このとき、インバータＸ４を介した低電位
が再びインバータＸ１、Ｘ２、Ｘ３を介して高電位に反
転され、電源端子Ｖｃｃの電位がポンピングキャパシタ
Ｍ４の一方端子に印加され、他方端子はターンオンしｎ
−ＭＯＳトランジスタＭ５を介して接地端子Ｖｓｓと接
続されて、上記ポンピングキャパシタの一方電極のゲー
トと他方電極のソース／ドレインとの間には電源端子Ｖ
ｃｃの電圧差を生じ、この電圧がチャージされる。
が再びインバータＸ１、Ｘ２、Ｘ３を介して高電位に反
転され、電源端子Ｖｃｃの電位がポンピングキャパシタ
Ｍ４の一方端子に印加され、他方端子はターンオンしｎ
−ＭＯＳトランジスタＭ５を介して接地端子Ｖｓｓと接
続されて、上記ポンピングキャパシタの一方電極のゲー
トと他方電極のソース／ドレインとの間には電源端子Ｖ
ｃｃの電圧差を生じ、この電圧がチャージされる。
【０００８】この場合、バックバイアス電圧端子ＶＢＢ
の負電圧がスイッチングトランジスタＭ３のゲートおよ
びドレインに共通に印加されることによって、上記スイ
ッチングトランジスタＭ３はオフになり、バックバイア
ス電圧端子ＶＢＢと上記ノードＮ５とは遮断され、上記
バックバイアス電圧端子ＶＢＢが接地端子Ｖｓｓの電圧
に上昇するのを防ぐようになっている。
の負電圧がスイッチングトランジスタＭ３のゲートおよ
びドレインに共通に印加されることによって、上記スイ
ッチングトランジスタＭ３はオフになり、バックバイア
ス電圧端子ＶＢＢと上記ノードＮ５とは遮断され、上記
バックバイアス電圧端子ＶＢＢが接地端子Ｖｓｓの電圧
に上昇するのを防ぐようになっている。
【０００９】その後、交流波形信号ＯＳＣが低電位に下
降するようになると、インバータＸ４を介して高電位に
なり、ｐ−ＭＯＳトランジスタＭ１とｎ−ＭＯＳトラン
ジスタＭ２とのゲートに印加され、ｐ−ＭＯＳトランジ
スタＭ１とｎ−ＭＯＳトランジスタＭ５とはオフにな
り、ｎ−ＭＯＳトランジスタＭ２がターンオフする。こ
の際、上記ノードＮ２はインバータＸ１、Ｘ２、Ｘ３を
介して低電位に反転されてポンピングキャパシタＭ４の
一方端子に印加されるため、上記キャパシタＭ４のカプ
リング効果により、他方端子には接地端子Ｖｓｓよりも
低い負電圧が印加される。上記ノードＮ５の電圧とバッ
クバイアス電圧端子ＶＢＢとの電圧差がトランジスタＭ
３の閾値電圧以上になると、上記スイッチングトランジ
スタＭ３はターンオンして、バックバイアス端子ＶＢＢ
電圧が上記スイッチングトランジスタＭ３を介してノー
ドＮ５に接続され、バックバイアス端子ＶＢＢの電圧は
低くなる。
降するようになると、インバータＸ４を介して高電位に
なり、ｐ−ＭＯＳトランジスタＭ１とｎ−ＭＯＳトラン
ジスタＭ２とのゲートに印加され、ｐ−ＭＯＳトランジ
スタＭ１とｎ−ＭＯＳトランジスタＭ５とはオフにな
り、ｎ−ＭＯＳトランジスタＭ２がターンオフする。こ
の際、上記ノードＮ２はインバータＸ１、Ｘ２、Ｘ３を
介して低電位に反転されてポンピングキャパシタＭ４の
一方端子に印加されるため、上記キャパシタＭ４のカプ
リング効果により、他方端子には接地端子Ｖｓｓよりも
低い負電圧が印加される。上記ノードＮ５の電圧とバッ
クバイアス電圧端子ＶＢＢとの電圧差がトランジスタＭ
３の閾値電圧以上になると、上記スイッチングトランジ
スタＭ３はターンオンして、バックバイアス端子ＶＢＢ
電圧が上記スイッチングトランジスタＭ３を介してノー
ドＮ５に接続され、バックバイアス端子ＶＢＢの電圧は
低くなる。
【００１０】第２ポンピング部２００はノードＮ２の信
号がインバータＸ５を介して反転され、ノードＮ１２に
印加されて上記第１ポンピング部１００とともに動作す
る。すなわち、上記第１および第２ポンピング部はそれ
ぞれ位相だけが反対になり、交流波形信号ＯＳＣの半周
期ごとに相互交替にポンピングされる。
号がインバータＸ５を介して反転され、ノードＮ１２に
印加されて上記第１ポンピング部１００とともに動作す
る。すなわち、上記第１および第２ポンピング部はそれ
ぞれ位相だけが反対になり、交流波形信号ＯＳＣの半周
期ごとに相互交替にポンピングされる。
【００１１】
【発明が解決しようとする課題】上記のように構成され
た従来のバックバイアス電圧発生回路は、それぞれのポ
ンピングキャパシタに発生する共通接続点Ｎ５およびＮ
１４の電圧値が、図５に破線で示すように、実線で示し
たバックバイアス電圧端子の電圧に比べて非常に低くな
り、ポンピングキャパシタの接合により基板に直接電子
が注入されてラッチアップ（Latch up）等の非正常動作
が発生してセルが誤動作し、また、スイッチングトラン
ジスタのゲートにバックバイアス電圧を印加して導通さ
せているので、上記スイッチングトランジスタのコンダ
クタンス値が小さく、バックバイアス電圧が所望の値に
降下するのに多くの時間を要するという問題点がある。
た従来のバックバイアス電圧発生回路は、それぞれのポ
ンピングキャパシタに発生する共通接続点Ｎ５およびＮ
１４の電圧値が、図５に破線で示すように、実線で示し
たバックバイアス電圧端子の電圧に比べて非常に低くな
り、ポンピングキャパシタの接合により基板に直接電子
が注入されてラッチアップ（Latch up）等の非正常動作
が発生してセルが誤動作し、また、スイッチングトラン
ジスタのゲートにバックバイアス電圧を印加して導通さ
せているので、上記スイッチングトランジスタのコンダ
クタンス値が小さく、バックバイアス電圧が所望の値に
降下するのに多くの時間を要するという問題点がある。
【００１２】本発明は、ポンピングキャパシタの接合に
よって基板に電子が注入されるのを防ぎ、ポンピング効
率を向上させたバックバイアス電圧発生回路を得ること
を目的とする。
よって基板に電子が注入されるのを防ぎ、ポンピング効
率を向上させたバックバイアス電圧発生回路を得ること
を目的とする。
【００１３】
【課題を解決するための手段】上記目的は、発振器の出
力を受けて、１つが低電位になったのち他の１つが高電
位に上昇する、第１駆動信号と第２駆動信号を発生する
駆動信号発生部と、上記第１駆動信号を受けてポンピン
グキャパシタの一方電極に電荷を注入し、上記ポンピン
グキャパシタの他方電極の電位をバックバイアス電圧端
子よりも低い電位にする第１ポンピング部と、上記第２
駆動信号を受けてポンピングキャパシタの一方電極に電
荷を注入し、上記ポンピングキャパシタの他方電極の電
位をバックバイアス電圧端子よりも低い電位にする第２
ポンピング部と、上記第１ポンピング部の出力がバック
バイアス電圧端子の電圧よりも低くなる場合は、上記バ
ックバイアス電圧端子に接続するために、上記バックバ
イアス電圧端子の電圧よりも高い電圧が制御端子に印加
されてオンになり、上記第１ポンピング部の出力がバッ
クバイアス電圧端子の電圧よりも高い場合には、上記バ
ックバイアス電圧端子に電流が流れるのを防止するため
に、ターンオフする第１スイッチング部と、上記第２ポ
ンピング部の出力がバックバイアス電圧端子の電圧より
も低くなる場合は、上記バックバイアス電圧端子に接続
するために、上記バックバイアス電圧端子の電圧よりも
高い電圧が制御端子に印加されてオンになり、上記第２
ポンピング部の出力がバックバイアス電圧端子の電圧よ
りも高い場合は、上記バックバイアス電圧端子に電流が
流れるのを防止するために、ターンオフする第２スイッ
チング部とを備えることにより達成される。
力を受けて、１つが低電位になったのち他の１つが高電
位に上昇する、第１駆動信号と第２駆動信号を発生する
駆動信号発生部と、上記第１駆動信号を受けてポンピン
グキャパシタの一方電極に電荷を注入し、上記ポンピン
グキャパシタの他方電極の電位をバックバイアス電圧端
子よりも低い電位にする第１ポンピング部と、上記第２
駆動信号を受けてポンピングキャパシタの一方電極に電
荷を注入し、上記ポンピングキャパシタの他方電極の電
位をバックバイアス電圧端子よりも低い電位にする第２
ポンピング部と、上記第１ポンピング部の出力がバック
バイアス電圧端子の電圧よりも低くなる場合は、上記バ
ックバイアス電圧端子に接続するために、上記バックバ
イアス電圧端子の電圧よりも高い電圧が制御端子に印加
されてオンになり、上記第１ポンピング部の出力がバッ
クバイアス電圧端子の電圧よりも高い場合には、上記バ
ックバイアス電圧端子に電流が流れるのを防止するため
に、ターンオフする第１スイッチング部と、上記第２ポ
ンピング部の出力がバックバイアス電圧端子の電圧より
も低くなる場合は、上記バックバイアス電圧端子に接続
するために、上記バックバイアス電圧端子の電圧よりも
高い電圧が制御端子に印加されてオンになり、上記第２
ポンピング部の出力がバックバイアス電圧端子の電圧よ
りも高い場合は、上記バックバイアス電圧端子に電流が
流れるのを防止するために、ターンオフする第２スイッ
チング部とを備えることにより達成される。
【００１４】
【作用】デバイスにおける基板への電子注入を防ぐた
め、発振器の出力を２分し、１つが低電位になったのち
に他の１つが高電位になる、第１および第２の駆動信号
を発生する駆勤信号発生部と、上記第１駆動信号を受け
てポンピングキャパシタの一方電極に電荷を注入し、他
方電極をバックバイアス電圧端子よりも低い電位にする
第１ポンピング部と、上記第２駆動信号を受けてポンピ
ングキャパシタの一方電極に電荷を注入し、他方電極を
バックバイアス電圧端子よりも低い電位にする第２ポン
ピング部と、上記第１ポンピング部の出力がバックバイ
アス電圧より低いときに上記バックバイアス電圧端子に
接続するため、バックバイアス電圧より高い電圧が制御
端子に印加されてターンオンし、上記第１ポンピング部
の出力がバックバイアス電圧より高いときは、上記バッ
クバイアス端子に電流が流れるのを防ぐためターンオフ
する第１スイッチング部と、上記第２ポンピング部の出
力がバックバイアス電圧より低いときに上記バックバイ
アス電圧端子に接続するため、バックバイアス電圧より
も高い電圧が制御端子に印加されてターンオンし、上記
第２ポンピング部の出力がバックバイアス電圧より高い
ときは、上記バックバイアス電圧端子に電流が流れるの
を防止するためターンオフする第２スイッチング部とを
設けたことにより、ポンピングキャパシタの一方端子の
電圧がバックバイアス電圧よりも低くなる間に、スイッ
チングトランジスタがオンになってバックバイアス電圧
端子と接続されるので、ポンピングキャパシタに注入さ
れる電荷が全てバックバイアス電圧端子に到達すること
になり、ポンピングキャパシタの接合により、基板に電
子が注入するのを防ぐことができると共に、上記スイッ
チングトランジスタの制御端子にバックバイアス電圧よ
りも高い電圧（例えば電源端子Ｖｃｃの電圧）を印加し
てコンダクタンスを高めているので、効率がよいバック
バイアス電圧発生回路を得ることができる。
め、発振器の出力を２分し、１つが低電位になったのち
に他の１つが高電位になる、第１および第２の駆動信号
を発生する駆勤信号発生部と、上記第１駆動信号を受け
てポンピングキャパシタの一方電極に電荷を注入し、他
方電極をバックバイアス電圧端子よりも低い電位にする
第１ポンピング部と、上記第２駆動信号を受けてポンピ
ングキャパシタの一方電極に電荷を注入し、他方電極を
バックバイアス電圧端子よりも低い電位にする第２ポン
ピング部と、上記第１ポンピング部の出力がバックバイ
アス電圧より低いときに上記バックバイアス電圧端子に
接続するため、バックバイアス電圧より高い電圧が制御
端子に印加されてターンオンし、上記第１ポンピング部
の出力がバックバイアス電圧より高いときは、上記バッ
クバイアス端子に電流が流れるのを防ぐためターンオフ
する第１スイッチング部と、上記第２ポンピング部の出
力がバックバイアス電圧より低いときに上記バックバイ
アス電圧端子に接続するため、バックバイアス電圧より
も高い電圧が制御端子に印加されてターンオンし、上記
第２ポンピング部の出力がバックバイアス電圧より高い
ときは、上記バックバイアス電圧端子に電流が流れるの
を防止するためターンオフする第２スイッチング部とを
設けたことにより、ポンピングキャパシタの一方端子の
電圧がバックバイアス電圧よりも低くなる間に、スイッ
チングトランジスタがオンになってバックバイアス電圧
端子と接続されるので、ポンピングキャパシタに注入さ
れる電荷が全てバックバイアス電圧端子に到達すること
になり、ポンピングキャパシタの接合により、基板に電
子が注入するのを防ぐことができると共に、上記スイッ
チングトランジスタの制御端子にバックバイアス電圧よ
りも高い電圧（例えば電源端子Ｖｃｃの電圧）を印加し
てコンダクタンスを高めているので、効率がよいバック
バイアス電圧発生回路を得ることができる。
【００１５】
【発明の実施の形態】つぎに本発明の実施の形態を図面
とともに説明する。図１は本発明によるバックバイアス
電圧発生回路の一実施の形態を示す図、図２は上記実施
の形態の駆動信号波形を示す図、図３は上記実施の形態
におけるバックバイアス電圧発生回路の動作説明図であ
る。
とともに説明する。図１は本発明によるバックバイアス
電圧発生回路の一実施の形態を示す図、図２は上記実施
の形態の駆動信号波形を示す図、図３は上記実施の形態
におけるバックバイアス電圧発生回路の動作説明図であ
る。
【００１６】図１において、発振器の出力である交流波
形信号ＯＳＣが、２入力を有する第１ＮＯＲゲートＧ１
の一方の入力およびインバータＸ１０の入力として与え
られると、上記インバータＸ１０のノードＮ２０におけ
る出力は第２ＮＯＲゲートＧ２の一方の入力に接続さ
れ、上記第２ＮＯＲゲートＧ２のノードＮ２２における
出力は上記第１ＮＯＲゲートＧ１の他方の入力に接続さ
れる。そして、上記第１ＮＯＲゲートＧ１のノードＮ２
１の出力は上記第２ＮＯＲゲートＧ２の他の入力に接続
され、上記第２ＮＯＲゲートＧ２のノードＮ２２の出力
は上記第１ＮＯＲゲートＧ１の他方入力に接続され、駆
動信号発生部３００を構成している。上記第１ＮＯＲゲ
ートＧ１のノードＮ２１における出力は、インバータＸ
１１を介して第１ポンピング部１００に連結されノード
Ｎ２に接続される。
形信号ＯＳＣが、２入力を有する第１ＮＯＲゲートＧ１
の一方の入力およびインバータＸ１０の入力として与え
られると、上記インバータＸ１０のノードＮ２０におけ
る出力は第２ＮＯＲゲートＧ２の一方の入力に接続さ
れ、上記第２ＮＯＲゲートＧ２のノードＮ２２における
出力は上記第１ＮＯＲゲートＧ１の他方の入力に接続さ
れる。そして、上記第１ＮＯＲゲートＧ１のノードＮ２
１の出力は上記第２ＮＯＲゲートＧ２の他の入力に接続
され、上記第２ＮＯＲゲートＧ２のノードＮ２２の出力
は上記第１ＮＯＲゲートＧ１の他方入力に接続され、駆
動信号発生部３００を構成している。上記第１ＮＯＲゲ
ートＧ１のノードＮ２１における出力は、インバータＸ
１１を介して第１ポンピング部１００に連結されノード
Ｎ２に接続される。
【００１７】ノードＮ２の信号は、従来のバックバイア
ス電圧発生回路の第１ポンピング部と同様に、一部がｐ
−ＭＯＳトランジスタＭ１と接地端子Ｖｓｓ側に接続さ
れたｎ−ＭＯＳトランジスタＭ２とで構成される第１イ
ンバータ回路の入力として各ゲートに接続され、上記ｐ
およびｎ−ＭＯＳトランジスタＭ１およびＭ２のソース
／ドレインは共通に接続され、上記第１インバータ回路
の出力としてノードＮ３から接地端子Ｖｓｓに接続され
たｎ−ＭＯＳトランジスタＭ５のゲートに供給される。
また、上記ノードＮ２の信号の他の一部は、インバータ
Ｘ１、Ｘ２、Ｘ３を介してポンピングキャパシタＭ４の
一方電極に接続され、上記ポンピングキャパシタＭ４の
他方電極は、上記ｎ−ＭＯＳトランジスタＭ２とＭ５の
ドレインおよびソースに共通のノードＮ５に接続されて
いる。上記接続点であるノードＮ５は第１スイッチング
部４００の第１スイッチングトランジスタであるｎ−Ｍ
ＯＳトランジスタＭ３のソースに接続され、上記ｎ−Ｍ
ＯＳトランジスタＭ３のゲートは、第２ポンピング部２
００の第２インバータ回路出力であるノードＮ１３に接
続される。また、第１ポンピング部１００の第１インバ
ータ回路の出力は、ノードＮ３から第２スイッチング部
５００の第２スイッチングトランジスタＭ８のゲートに
接続されている。
ス電圧発生回路の第１ポンピング部と同様に、一部がｐ
−ＭＯＳトランジスタＭ１と接地端子Ｖｓｓ側に接続さ
れたｎ−ＭＯＳトランジスタＭ２とで構成される第１イ
ンバータ回路の入力として各ゲートに接続され、上記ｐ
およびｎ−ＭＯＳトランジスタＭ１およびＭ２のソース
／ドレインは共通に接続され、上記第１インバータ回路
の出力としてノードＮ３から接地端子Ｖｓｓに接続され
たｎ−ＭＯＳトランジスタＭ５のゲートに供給される。
また、上記ノードＮ２の信号の他の一部は、インバータ
Ｘ１、Ｘ２、Ｘ３を介してポンピングキャパシタＭ４の
一方電極に接続され、上記ポンピングキャパシタＭ４の
他方電極は、上記ｎ−ＭＯＳトランジスタＭ２とＭ５の
ドレインおよびソースに共通のノードＮ５に接続されて
いる。上記接続点であるノードＮ５は第１スイッチング
部４００の第１スイッチングトランジスタであるｎ−Ｍ
ＯＳトランジスタＭ３のソースに接続され、上記ｎ−Ｍ
ＯＳトランジスタＭ３のゲートは、第２ポンピング部２
００の第２インバータ回路出力であるノードＮ１３に接
続される。また、第１ポンピング部１００の第１インバ
ータ回路の出力は、ノードＮ３から第２スイッチング部
５００の第２スイッチングトランジスタＭ８のゲートに
接続されている。
【００１８】上記駆動信号発生部３００におけるノード
Ｎ２２の出力は、インバータＸ１２を経て第２ポンピン
グ部２００に連結され、ノードＮ１２に接続される。
Ｎ２２の出力は、インバータＸ１２を経て第２ポンピン
グ部２００に連結され、ノードＮ１２に接続される。
【００１９】ノードＮ１２を経た信号は、上記第１ポン
ピング部１００の場合と同様にして、一部はｐ−ＭＯＳ
トランジスタＭ６とｎ−ＭＯＳトランジスタＭ７とで構
成される第２インバータ回路の出力として、ノードＮ１
３から接地端子Ｖｓｓに連結されたｎ−ＭＯＳトランジ
スタＭ１０に接続され、他の一部がインバータＸ６、Ｘ
７、Ｘ８を介してポンピングキャパシタＭ９の一方電極
に接続され、上記ポンピングキャパシタＭ９の他方電極
は、上記ｎ−ＭＯＳトランジスタＭ７とＭ１０とのドレ
インおよびソースに共通のノードＮ１４に接続され、上
記ノードＮ１４は第２スイッチング部５００の第２スイ
ッチングトランジスタであるｎ−ＭＯＳトランジスタＭ
８のソースに接続されている。
ピング部１００の場合と同様にして、一部はｐ−ＭＯＳ
トランジスタＭ６とｎ−ＭＯＳトランジスタＭ７とで構
成される第２インバータ回路の出力として、ノードＮ１
３から接地端子Ｖｓｓに連結されたｎ−ＭＯＳトランジ
スタＭ１０に接続され、他の一部がインバータＸ６、Ｘ
７、Ｘ８を介してポンピングキャパシタＭ９の一方電極
に接続され、上記ポンピングキャパシタＭ９の他方電極
は、上記ｎ−ＭＯＳトランジスタＭ７とＭ１０とのドレ
インおよびソースに共通のノードＮ１４に接続され、上
記ノードＮ１４は第２スイッチング部５００の第２スイ
ッチングトランジスタであるｎ−ＭＯＳトランジスタＭ
８のソースに接続されている。
【００２０】つぎに、本発明によるバックバイアス電圧
発生回路の動作を説明する。図１に示す駆動信号発生部
３００において、発振器の交流波形信号ＯＳＣが低電位
になれば図２（ａ）に示すようにインバータＸ１０を経
たノードＮ２０の電位が上昇し、これに従いノードＮ２
２が低電位に下降し、そのため上記交流波形信号ＯＳＣ
が低電位のときノードＮ２２が低電位になり、第１ＮＯ
ＲゲートＧ１の出力であるノードＮ２１の第１駆動信号
は高電位になる。そして、上記交流波形信号ＯＳＣが低
電位から高電位に上昇するとノードＮ２１の電位は下降
し、インバータＸ１０を経てノードＮ２０の電位が下降
することになり、上記ノードＮ２１が下降したのち第２
ＮＯＲゲートＧ２の出力であるノードＮ２２の電位が上
昇することになる。したがって、図２（ｂ）に示すよう
に第１駆動信号のノードＮ２１の電位と第２駆動信号の
ノードＮ２２の電位とが、同時に高電位になる場合は発
生しない。
発生回路の動作を説明する。図１に示す駆動信号発生部
３００において、発振器の交流波形信号ＯＳＣが低電位
になれば図２（ａ）に示すようにインバータＸ１０を経
たノードＮ２０の電位が上昇し、これに従いノードＮ２
２が低電位に下降し、そのため上記交流波形信号ＯＳＣ
が低電位のときノードＮ２２が低電位になり、第１ＮＯ
ＲゲートＧ１の出力であるノードＮ２１の第１駆動信号
は高電位になる。そして、上記交流波形信号ＯＳＣが低
電位から高電位に上昇するとノードＮ２１の電位は下降
し、インバータＸ１０を経てノードＮ２０の電位が下降
することになり、上記ノードＮ２１が下降したのち第２
ＮＯＲゲートＧ２の出力であるノードＮ２２の電位が上
昇することになる。したがって、図２（ｂ）に示すよう
に第１駆動信号のノードＮ２１の電位と第２駆動信号の
ノードＮ２２の電位とが、同時に高電位になる場合は発
生しない。
【００２１】ノードＮ２１の信号はインバータＸ１１を
経て第１ポンピング部１００を動作させ、ノードＮ２２
の信号はインバータＸ−１２を経て第２ポンピング部２
００を動作させる。上記ノードＮ２１が高電位に上昇す
ればインバータＸ１１を介して低電位に反転され、ｐ−
ＭＯＳトランジスタＭ１とｎ−ＭＯＳトランジスタＭ２
のゲートに印加される。したがって、上記ｎ−ＭＯＳト
ランジスタＭ２はオフし、電源端子Ｖｃｃの電圧がｐ−
ＭＯＳトランジスタＭ１を介してｎ−ＭＯＳトランジス
タＭ５をターンオンさせる。この際、インバータＸ１１
を経た低電位が再びインバータＸ１、Ｘ２、Ｘ３を介し
て高電位に反転され、ポンピングキャパシタＭ４の一方
端子に印加され、他方端子の電圧はターンオンした上記
ｎ−ＭＯＳトランジスタＭ５を介して、接地端子Ｖｓｓ
にバイパスするため、上記ポンピングキャパシタＭ４に
は電源端子Ｖｃｃの電圧が充電される。上記ポンピング
キャパシタＭ４における他方端子のノードＮ５の電圧
は、従来のバイアス電圧回路の場合と異なり、図３に示
すように一部の短期間だけ僅かに低くなる以外は、バッ
クバイアス電圧ＶＢＢより低くなることがない。
経て第１ポンピング部１００を動作させ、ノードＮ２２
の信号はインバータＸ−１２を経て第２ポンピング部２
００を動作させる。上記ノードＮ２１が高電位に上昇す
ればインバータＸ１１を介して低電位に反転され、ｐ−
ＭＯＳトランジスタＭ１とｎ−ＭＯＳトランジスタＭ２
のゲートに印加される。したがって、上記ｎ−ＭＯＳト
ランジスタＭ２はオフし、電源端子Ｖｃｃの電圧がｐ−
ＭＯＳトランジスタＭ１を介してｎ−ＭＯＳトランジス
タＭ５をターンオンさせる。この際、インバータＸ１１
を経た低電位が再びインバータＸ１、Ｘ２、Ｘ３を介し
て高電位に反転され、ポンピングキャパシタＭ４の一方
端子に印加され、他方端子の電圧はターンオンした上記
ｎ−ＭＯＳトランジスタＭ５を介して、接地端子Ｖｓｓ
にバイパスするため、上記ポンピングキャパシタＭ４に
は電源端子Ｖｃｃの電圧が充電される。上記ポンピング
キャパシタＭ４における他方端子のノードＮ５の電圧
は、従来のバイアス電圧回路の場合と異なり、図３に示
すように一部の短期間だけ僅かに低くなる以外は、バッ
クバイアス電圧ＶＢＢより低くなることがない。
【００２２】一方、第２ポンピング部２００において
も、ノードＮ２２が低電位に下降するので、インバータ
Ｘ１２を介して高電位になったｐ−ＭＯＳトランジスタ
Ｍ６およびｎ−ＭＯＳトランジスタＭ７のゲートに電圧
が印加されるので、ｐ−ＭＯＳトランジスタＭ６とｎ−
ＭＯＳトランジスタＭ１０とはオフし、ｎ−ＭＯＳトラ
ンジスタＭ７がターンオンする。この際、ノードＮ１２
の電位はインバータＸ６、Ｘ７、Ｘ８を介して低電位に
反転され、ポンピングキャパシタＭ９の一方端子に印加
されるので、キャパシタのカップリング効果により他方
端子には接地端子Ｖｓｓの電圧より低い負電圧が印加さ
れる（ノードＮ２２が高電位のときに、電源端子Ｖｃｃ
の電圧がポンピングキャパシタＭ９に加えられていると
仮定する）。
も、ノードＮ２２が低電位に下降するので、インバータ
Ｘ１２を介して高電位になったｐ−ＭＯＳトランジスタ
Ｍ６およびｎ−ＭＯＳトランジスタＭ７のゲートに電圧
が印加されるので、ｐ−ＭＯＳトランジスタＭ６とｎ−
ＭＯＳトランジスタＭ１０とはオフし、ｎ−ＭＯＳトラ
ンジスタＭ７がターンオンする。この際、ノードＮ１２
の電位はインバータＸ６、Ｘ７、Ｘ８を介して低電位に
反転され、ポンピングキャパシタＭ９の一方端子に印加
されるので、キャパシタのカップリング効果により他方
端子には接地端子Ｖｓｓの電圧より低い負電圧が印加さ
れる（ノードＮ２２が高電位のときに、電源端子Ｖｃｃ
の電圧がポンピングキャパシタＭ９に加えられていると
仮定する）。
【００２３】この際、上記第１ポンピング部１００にお
けるノードＮ３の電圧が第２スイッチングトランジスタ
Ｍ８のゲートに印加され、コンダクタンスを大きくして
ノードＮ１４からバックバイアス電圧端子ＶＢＢに電子
が移動し、上記バックバイアス電圧端子ＶＢＢの電圧を
降下させる。そして、上記第１ポンピング部１００の第
１スイッチングトランジスタＭ３では、そのゲートに接
地端子Ｖｓｓの電圧よりも低いノードＮ１３の電圧が印
加されてターンオフするので、ノードＮ５に電子が移動
するのを防ぐことができる。その後、交流波形信号ＯＳ
Ｃが変って電位が上昇すると、上記説明とは逆に、第１
ポンピング部１００と第２ポンピング部２００とが互い
に入れ替って動作する。すなわち、交替してポンピング
することになる。
けるノードＮ３の電圧が第２スイッチングトランジスタ
Ｍ８のゲートに印加され、コンダクタンスを大きくして
ノードＮ１４からバックバイアス電圧端子ＶＢＢに電子
が移動し、上記バックバイアス電圧端子ＶＢＢの電圧を
降下させる。そして、上記第１ポンピング部１００の第
１スイッチングトランジスタＭ３では、そのゲートに接
地端子Ｖｓｓの電圧よりも低いノードＮ１３の電圧が印
加されてターンオフするので、ノードＮ５に電子が移動
するのを防ぐことができる。その後、交流波形信号ＯＳ
Ｃが変って電位が上昇すると、上記説明とは逆に、第１
ポンピング部１００と第２ポンピング部２００とが互い
に入れ替って動作する。すなわち、交替してポンピング
することになる。
【００２４】本発明では、スイッチングトランジスタを
オフする電圧をポンピング部の出力を利用して正確にオ
フさせ、上記スイッチングトランジスタをオンしたの
ち、電圧を電源端子Ｖｃｃの電圧にしてコンダクタンス
を高めている。すなわち、交流波形信号ＯＳＣの出力電
圧にしたがって、スイッチングトランジスタのゲートに
バックバイアス電圧と電源端子Ｖｃｃの電圧を印加する
ので、従来のバックバイアス電圧発生回路に比較して、
著しく効率がよいバックバイアス電圧発生回路を得るこ
とができる。
オフする電圧をポンピング部の出力を利用して正確にオ
フさせ、上記スイッチングトランジスタをオンしたの
ち、電圧を電源端子Ｖｃｃの電圧にしてコンダクタンス
を高めている。すなわち、交流波形信号ＯＳＣの出力電
圧にしたがって、スイッチングトランジスタのゲートに
バックバイアス電圧と電源端子Ｖｃｃの電圧を印加する
ので、従来のバックバイアス電圧発生回路に比較して、
著しく効率がよいバックバイアス電圧発生回路を得るこ
とができる。
【００２５】
【発明の効果】上記のように本発明によるバックバイア
ス電圧発生回路は、発振器の出力を受けて、１つが低電
位になったのち他の１つが高電位に上昇する、第１駆動
信号と第２駆動信号を発生する駆動信号発生部と、上記
第１駆動信号を受けてポンピングキャパシタの一方電極
に電荷を注入し、上記ポンピングキャパシタの他方電極
の電位をバックバイアス電圧端子よりも低い電位にする
第１ポンピング部と、上記第２駆動信号を受けてポンピ
ングキャパシタの一方電極に電荷を注入し、上記ポンピ
ングキャパシタの他方電極の電位をバックバイアス電圧
端子よりも低い電位にする第２ポンピング部と、上記第
１ポンピング部の出力がバックバイアス電圧端子の電圧
よりも低くなる場合は、上記バックバイアス電圧端子に
接続するために、上記バックバイアス電圧端子の電圧よ
り高い電圧でオンになり、上記第１ポンピング部の出力
がバックバイアス電圧端子の電圧よりも高い場合には、
上記バックバイアス電圧端子に電流が流れるのを防止す
るために、ターンオフする第１スイッチング部と、上記
第２ポンピング部の出力がバックバイアス電圧端子の電
圧よりも低くなる場合は、上記バックバイアス電圧端子
に接続するために、上記バックバイアス電圧端子の電圧
よりも高い電圧でターンオンし、上記第２ポンピング部
の出力がバックバイアス電圧端子の電圧よりも高い場合
は、上記バックバイアス電圧端子に電流が流れるのを防
止するために、ターンオフする第２スイッチング部とを
備えることにより、ポンピングキャパシタの一方端子の
電圧がバックバイアス電圧よりも低くなる間に、スイッ
チングトランジスタがオンになりバックバイアス電圧端
子と接続されるので、ポンピングキャパシタに注入され
る電荷が全てバックバイアス電圧端子に到達することに
なり、ポンピングキャパシタの接合により、基板に電子
が注入するのを防ぐことができる。しかも、ノードＮ２
１とノードＮ２２の端子が同時に高電位になることはな
いので、バックバイアス電圧端子から、電流がノードＮ
５、Ｎ１４に逆流するのを容易に防ぐことができる。
ス電圧発生回路は、発振器の出力を受けて、１つが低電
位になったのち他の１つが高電位に上昇する、第１駆動
信号と第２駆動信号を発生する駆動信号発生部と、上記
第１駆動信号を受けてポンピングキャパシタの一方電極
に電荷を注入し、上記ポンピングキャパシタの他方電極
の電位をバックバイアス電圧端子よりも低い電位にする
第１ポンピング部と、上記第２駆動信号を受けてポンピ
ングキャパシタの一方電極に電荷を注入し、上記ポンピ
ングキャパシタの他方電極の電位をバックバイアス電圧
端子よりも低い電位にする第２ポンピング部と、上記第
１ポンピング部の出力がバックバイアス電圧端子の電圧
よりも低くなる場合は、上記バックバイアス電圧端子に
接続するために、上記バックバイアス電圧端子の電圧よ
り高い電圧でオンになり、上記第１ポンピング部の出力
がバックバイアス電圧端子の電圧よりも高い場合には、
上記バックバイアス電圧端子に電流が流れるのを防止す
るために、ターンオフする第１スイッチング部と、上記
第２ポンピング部の出力がバックバイアス電圧端子の電
圧よりも低くなる場合は、上記バックバイアス電圧端子
に接続するために、上記バックバイアス電圧端子の電圧
よりも高い電圧でターンオンし、上記第２ポンピング部
の出力がバックバイアス電圧端子の電圧よりも高い場合
は、上記バックバイアス電圧端子に電流が流れるのを防
止するために、ターンオフする第２スイッチング部とを
備えることにより、ポンピングキャパシタの一方端子の
電圧がバックバイアス電圧よりも低くなる間に、スイッ
チングトランジスタがオンになりバックバイアス電圧端
子と接続されるので、ポンピングキャパシタに注入され
る電荷が全てバックバイアス電圧端子に到達することに
なり、ポンピングキャパシタの接合により、基板に電子
が注入するのを防ぐことができる。しかも、ノードＮ２
１とノードＮ２２の端子が同時に高電位になることはな
いので、バックバイアス電圧端子から、電流がノードＮ
５、Ｎ１４に逆流するのを容易に防ぐことができる。
【００２６】また、本発明のバックバイアス電圧発生回
路では、ノードＮ５の電圧がバックバイアス電圧より低
くなるのは、一部の短期間における僅かな電圧差だけで
あるから、ポンピングキャパシタの電極から基板に電子
が注入されることがなく、ポンピング効率を向上するこ
とができる。
路では、ノードＮ５の電圧がバックバイアス電圧より低
くなるのは、一部の短期間における僅かな電圧差だけで
あるから、ポンピングキャパシタの電極から基板に電子
が注入されることがなく、ポンピング効率を向上するこ
とができる。
【図１】本発明によるバックバイアス電圧発生回路の一
実施の形態を示す図である。
実施の形態を示す図である。
【図２】上記実施の形態の駆動信号波形を示す図で、
（ａ）は発振器信号が低電位の場合を示し、（ｂ）は第
１駆動信号と第２駆動信号の電位をそれぞれ示す図であ
る。
（ａ）は発振器信号が低電位の場合を示し、（ｂ）は第
１駆動信号と第２駆動信号の電位をそれぞれ示す図であ
る。
【図３】上記実施の形態におけるバックバイアス電圧発
生回路の動作説明図である。
生回路の動作説明図である。
【図４】従来のバックバイアス電圧発生回路を示す図で
ある。
ある。
【図５】従来のバックバイアス電圧発生回路の動作説明
図である。
図である。
１００…第１ポンピング部 ２００…第２ポンピング部 ３００…駆動信号発生部 ４００…第１スイッチング部 ５００…第２スイッチング部 Ｇ１…第１ＮＯＲゲート Ｇ２…第２ＮＯＲゲート Ｍ３…第１スイッチングトランジスタ Ｍ４、Ｍ９…ポンピングキャパシタ Ｍ８…第２スイッチングトランジスタ ＶＢＢ…バックバイアス電圧端子
フロントページの続き (56)参考文献 特開 昭62−120122（ＪＰ，Ａ) 特開 昭60−246659（ＪＰ，Ａ) 特開 昭63−132468（ＪＰ，Ａ) 特開 昭59−11662（ＪＰ，Ａ) 特開 平２−305222（ＪＰ，Ａ) 特開 平４−253368（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03K 19/094 G11C 11/408 H01L 21/822 H01L 27/04
Claims (2)
- 【請求項１】発振器の出力を受けて、１つが低電位にな
ったのち他の１つが高電位に上昇する、第１駆動信号と
第２駆動信号を発生し、かつ２入力を有する第１および
第２ＮＯＲゲートの出力が、互いに異なるＮＯＲゲート
の一方の入力側に接続され、上記第１ＮＯＲゲートの他
の入力端子には上記発振器の出力を接続し、上記第２Ｎ
ＯＲゲートの他の入力端子には上記発振器の出力をイン
バータを介して接続し、上記第１および第２のＮＯＲゲ
ートの出力が同時に高電位にならないようにした駆動信
号発生部と、上記第１駆動信号を受けてポンピングキャ
パシタの一方電極に電荷を注入し、上記ポンピングキャ
パシタの他方電極の電位をバックバイアス電圧端子より
も低い電位にする第１ポンピング部と、上記第２駆動信
号を受けてポンピングキャパシタの一方電極に電荷を注
入し、上記ポンピングキャパシタの他方電極の電位をバ
ックバイアス電圧端子よりも低い電位にする第２ボンピ
ング部と、上記第１ポンピング部の出力がバックバイア
ス電圧端子の電圧よりも低くなる場合は、上記バックバ
イアス電圧端子に接続するために、上記バックバイアス
電圧端子の電圧よりも高い電圧が制御端子に印加されて
オンになり、上記第１ポンピング部の出力がバックバイ
アス電圧端子の電圧よりも高い場合には、上記バックバ
イアス電圧端子に電流が流れるのを防止するために、タ
ーンオフする第１スイッチング部と、上記第２ボンピン
グ部の出力がバックバイアス電圧端子の電圧よりも低く
なる場合は、上記バックバイアス電圧端子に接続するた
めに、上記バックバイアス電圧端子の電圧よりも高い電
圧が制御端子に印加されてオンになり、上記第２ポンピ
ング部の出力がバックバイアス電圧端子の電圧よりも高
い場合は、上記バックバイアス電圧端子に電流が流れる
のを防止するために、ターンオフする第２スイッチング
部とを備えたバックバイアス電圧発生回路。 - 【請求項２】上記第１ポンピング部には上記ポンピング
キヤパシタを充電する際に高電位を出す第１インバータ
回路を有し、上記第２ポンピング部には上記ポンピング
キヤパシタを充電する際に高電位を出す第２インバータ
回路を有し、上記第１スイッチング部は上記第２インバ
ータ回路の出力にゲートを接続した第１スイッチング ト
ランジスタで構成し、上記第２スイッチング部は上記第
１インバータ回路の出力にゲートを接続した第２スイッ
チングトランジスタで構成して、上記第１および第２の
スイッチングトランジスタがターンオフになるときは、
上記ゲートに加わるバックバイアス電圧端子の電圧より
も低いポンピング部の出力電圧でターンオフして電流の
逆流を防ぎ、ターンオンになるときはゲートに電源端子
電圧が印加されコンダクタンスを向上させるようにした
ことを特徴とする請求項１記載のバックバイアス電圧発
生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8343447A JP2905749B2 (ja) | 1996-12-24 | 1996-12-24 | バックバイアス電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8343447A JP2905749B2 (ja) | 1996-12-24 | 1996-12-24 | バックバイアス電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181198A JPH09181198A (ja) | 1997-07-11 |
| JP2905749B2 true JP2905749B2 (ja) | 1999-06-14 |
Family
ID=18361592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8343447A Expired - Fee Related JP2905749B2 (ja) | 1996-12-24 | 1996-12-24 | バックバイアス電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2905749B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100317197B1 (ko) * | 1999-12-27 | 2001-12-24 | 박종섭 | 기판 바이어스 회로 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4733108A (en) * | 1982-06-28 | 1988-03-22 | Xerox Corporation | On-chip bias generator |
| JPS60246659A (ja) * | 1985-04-05 | 1985-12-06 | Oki Electric Ind Co Ltd | 基板バイアス発生回路 |
| JPS62120122A (ja) * | 1985-11-20 | 1987-06-01 | Mitsubishi Electric Corp | 基板電圧発生回路 |
| JPH0691458B2 (ja) * | 1986-11-25 | 1994-11-14 | 株式会社東芝 | 基板電位生成回路 |
| JPH02305222A (ja) * | 1989-05-19 | 1990-12-18 | Fujitsu Ltd | 基板バイアス電圧発生装置 |
-
1996
- 1996-12-24 JP JP8343447A patent/JP2905749B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09181198A (ja) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5444362A (en) | Dual back-bias voltage generating circuit with switched outputs | |
| JP3550197B2 (ja) | 半導体メモリ装置の電圧昇圧回路 | |
| JP4332450B2 (ja) | 高電圧発生器 | |
| JPH0614529A (ja) | 昇圧電位発生回路 | |
| US11183924B2 (en) | Voltage multiplier circuit with a common bulk and configured for positive and negative voltage generation | |
| US6366482B1 (en) | Voltage conversion circuit | |
| RU2195760C2 (ru) | Устройство для умножения напряжения с малой зависимостью выходного напряжения от напряжения питания | |
| US6208197B1 (en) | Internal charge pump voltage limit control | |
| JPH0777076B2 (ja) | 基板電圧発生器のチャージポンプ回路 | |
| JP3638641B2 (ja) | 昇圧電位発生回路 | |
| JPH08103098A (ja) | 電子的スイッチのスイッチング用レベルシフタを有する集積形制御回路 | |
| JPH0778472A (ja) | 半導体集積回路 | |
| WO1999014857A1 (en) | Boosted voltage driver | |
| JP2000067578A (ja) | 基板バイアス電圧発生回路 | |
| RU2189686C2 (ru) | Схема для генерации отрицательных напряжений | |
| JPH06150652A (ja) | 半導体集積回路 | |
| JP2905749B2 (ja) | バックバイアス電圧発生回路 | |
| JPH11308856A (ja) | チャージポンプ回路装置 | |
| KR20090071860A (ko) | 크로스 커플 전하펌프방식의 저전압 ｄｒａｍ용 고전압발생기 | |
| KR940006072Y1 (ko) | 백바이어스전압발생회로 | |
| JP3354708B2 (ja) | 半導体昇圧回路 | |
| JPH0974738A (ja) | 半導体装置 | |
| JPH10247690A (ja) | 低電圧動作発振器 | |
| KR100238867B1 (ko) | 반도체 메모리 장치의 승압회로 | |
| JP3764176B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |