KR100317197B1 - 기판 바이어스 회로 - Google Patents

기판 바이어스 회로 Download PDF

Info

Publication number
KR100317197B1
KR100317197B1 KR1019990062521A KR19990062521A KR100317197B1 KR 100317197 B1 KR100317197 B1 KR 100317197B1 KR 1019990062521 A KR1019990062521 A KR 1019990062521A KR 19990062521 A KR19990062521 A KR 19990062521A KR 100317197 B1 KR100317197 B1 KR 100317197B1
Authority
KR
South Korea
Prior art keywords
node
voltage
switching means
substrate bias
clock pulse
Prior art date
Application number
KR1019990062521A
Other languages
English (en)
Other versions
KR20010058288A (ko
Inventor
민경식
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990062521A priority Critical patent/KR100317197B1/ko
Publication of KR20010058288A publication Critical patent/KR20010058288A/ko
Application granted granted Critical
Publication of KR100317197B1 publication Critical patent/KR100317197B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명은 기판 바이어스 회로에 관한 것으로, 스위칭 소자의 임계전압 Vt에 의한 손실이 발생하지 않도록 하여 충분한 크기의 전압을 출력단에 전달함으로써 저전압 회로의 신뢰도를 높일 수 있도록 하는데 그 목적이 있다.
본 발명에 따른 기판 바이어스 회로는 제 1 내지 제 5 충전 수단, 제 1 및 제 2 전압강하 수단, 제 1 내지 제 4 스위칭 수단을 포함하여 이루어진다. 제 1 충전수단은 제 1 노드에 연결되어 클럭 펄스 신호의 반전된 신호에 의해 충전 및 방전이 이루어진다. 제 2 충전 수단은 제 2 노드에 연결되어 클럭 펄스 신호에 의해 충전 및 방전이 이루어진다. 제 1 전압강하 수단은 제 2 노드와 접지 사이에 연결되어 제 3 노드의 전압에 의해 전압강하 크기가 가변 제어된다. 제 1 스위칭 수단은 제 1 노드와 접지 사이에 연결되어 제 2 노드의 전압에 의해 스위칭된다. 제 2 스위칭 수단은 제 1 노드와 출력단 사이에 연결되어 제 2 노드의 전압에 의해 스위칭된다. 제 3 충전 수단은 제 4 노드에 연결되어 클럭 펄스바 신호의 반전된 신호에 의해 충전 및 방전이 이루어진다. 제 4 충전 수단은 클럭 펄스바 신호의 입력단과 제 3 노드 사이에 연결되어 클럭 펄스바 신호에 의해 충전 및 방전이 이루어진다. 제 2 전압강하 수단은 제 3 노드와 접지 사이에 연결되어 제 2 노드의 전압에 의해 전압강하 크기가 가변 제어된다. 제 3 스위칭 수단은 제 4 노드와 접지 사이에 연결되어 제 3 노드의 전압에 의해 스위칭된다. 제 4 스위칭 수단은 제 4 노드와 출력단 사이에 연결되어 제 3 노드의 전압에 의해 스위칭된다. 제 5 충전 수단은 출력단과접지 사이에 연결되어 제 2 스위칭 수단과 제 4 스위칭 수단을 통하여 공급되는 전하가 충전되어 기판 바이어스 전압을 발생시킨다.

Description

기판 바이어스 회로{SUBSTRATE BIAS CIRCUIT}
본 발명은 반도체 집적회로에 관한 것으로, 특히 기판 바이어스 회로에 관한 것이다.
기판 바이어스 전압(Substrate Bias Voltage) 또는 백 바이어스 전압(Back Bias Voltage)라고 불리는 VBB 전압은 엔모스 트랜지스터를 둘러싸고 있는 P-웰에 인가되며, VDD=5V의 전원으로부터 -2V∼-3V 정도의 전압을 발생시키는 내부 기판 바이어스 회로에 의해 생성된다. VBB를 인가하는 이유는 여러 가지인데, 일반적으로 다음과 같은 이유를 들 수 있다.
첫째, 반도체 메모리 내의 PN 접합부가 부분적으로 순방향 바이어스 되는 것을 방지하여 메모리 셀의 데이터 손실이나 래치 업 등이 발생하지 않도록 한다.
둘째, 바디 이펙트(Body Effect)에 따른 모스 트랜지스터의 임계전압 Vt(Threshold Voltage Vt)의 변화를 감소시켜서 회로 동작의 안정화를 꾀한다. 반도체 메모리 등에서는 Vt의 변화의 폭이 너무 크면 워드라인 전압의 승압 폭을 그만큼 크게 해야 하는데 Vt의 변화가 작으면 워드라인 전압의 승압 폭 역시 작아지므로 그만큼 소자의 신뢰도가 향상된다.
도 1은 종래의 하이브리드 펌핑 VBB 발생회로인데, Vt의 영향을 줄여서 저전압에서도 비교적 양호한 VBB를 얻을 수 있다.
먼저, 두 개의 캐패시터(104)(110)에는 발진 회로에서 만들어진 클럭 펄스 신호 CLK가 입력된다. 캐패시터(104)에는 CLK가 인버터(102)에 의해서 반전되어 입력되고, 또 다른 캐패시터(110)에는 CLK가 그대로 입력된다. 즉 두 개의 캐패시터(104)(110)에는 서로 반대 위상의 CLK가 입력된다.
캐패시터(104)의 다른 쪽, 즉 노드(114)에는 피모스 트랜지스터(106)와 엔모스 트랜지스터(108)가 병렬 연결된다. 이 엔모스 트랜지스터(108)를 통하여 출력되는 전압이 기판전압 VBB이다. 이 엔모스 트랜지스터(108)와 피모스 트랜지스터(106)의 각각의 게이트는 캐패시터(110)의 충전 전압에 의해 제어된다. 116은 부하 캐패시터(Load Capacitor)이다.
또 다른 캐패시터(110)의 다른 쪽, 즉 노드(116)에는 피모스 트랜지스터(112)가 연결된다. 이 피모스 트랜지스터(112)는 게이트와 드레인이 서로 VSS에 연결되어 있어 Vt의 임계전압을 갖는 다이오드로 동작한다.
CLK가 하이레벨로 상승하여 캐패시터(104)를 VSS로 충전하고 캐패시터(110)를 VDD로 충전할 때, 캐패시터(110)에는 VDD-Vtp112(Vtp112=피모스 트랜지스터(112)의 임계전압)만큼의 전압이 충전된다. 반대로 CLK가 로우레벨로 하강하여 캐패시터(110)를 VSS로 충전하면 이전 클럭에서 캐패시터(110)에 저장된 전하 때문에 피모스 트랜지스터(106)와 엔모스 트랜지스터(108)의 게이트 전압은 모두 -VDD+Vtp112로 된다. 이때는 피모스 트랜지스터(106)가 턴 온 상태이고 엔모스 트랜지스터(108)가 턴 오프 상태이므로 캐패시터(104)에 VDD만큼 저장된 전하는 다음 클럭에서 캐패시터(104)가 VSS로 충전될 때 부하 캐패시터(116)에 전달된다. 이때는 피모스 트랜지스터(106)가 턴 오프 상태이고 엔모스 트랜지스터(108)가 턴 온 상태이므로 캐패시터(104)와 부하 캐패시터(116)의 전하 공유(Charge Sharing)에 의해서 -VDD×C1 만큼의 전하가 부하 캐패시터(116)에 전달된다.
VDD가 충분히 큰 경우에는 -VDD의 전압이 부하 캐패시터(116)에 모두 전달되지만 저전압 회로를 구현하기 위하여 VDD가 작은 경우에는 피모스 트랜지스터(106)(112)의 Vtp 때문에 -VDD의 전압이 모두 전달되지 않고 약 -2VDD+2Vtp 정도의 전압이 전달된다. 만약 저전압 회로의 구현에 의해 VDD가 2Vtp보다 작은 경우에는 전달 경로에서의 손실에 의해 필요한 크기의 전압을 출력단에 전달하지 못한다.
이에 본 발명에 따른 기판 바이어스 회로에서는 스위칭 소자의 Vt에 의한 손실이 발생하지 않도록 하여 충분한 크기의 전압을 출력단에 전달함으로써 저전압 회로의 신뢰도를 높일 수 있도록 하는데 그 목적이 있다.
이와 같은 목적의 본 발명은 제 1 내지 제 5 충전 수단, 제 1 및 제 2 전압강하 수단, 제 1 내지 제 4 스위칭 수단을 포함하여 이루어진다. 제 1 충전수단은 제 1 노드에 연결되어 클럭 펄스 신호의 반전된 신호에 의해 충전 및 방전이 이루어진다. 제 2 충전 수단은 제 2 노드에 연결되어 클럭 펄스 신호에 의해 충전 및 방전이 이루어진다. 제 1 전압강하 수단은 제 2 노드와 접지 사이에 연결되어 제 3 노드의 전압에 의해 전압강하 크기가 가변 제어된다. 제 1 스위칭 수단은 제 1 노드와 접지 사이에 연결되어 제 2 노드의 전압에 의해 스위칭된다. 제 2 스위칭 수단은 제 1 노드와 출력단 사이에 연결되어 제 2 노드의 전압에 의해 스위칭된다. 제 3 충전 수단은 제 4 노드에 연결되어 클럭 펄스바 신호의 반전된 신호에 의해 충전 및 방전이 이루어진다. 제 4 충전 수단은 클럭 펄스바 신호의 입력단과 제 3 노드 사이에 연결되어 클럭 펄스바 신호에 의해 충전 및 방전이 이루어진다. 제 2 전압강하 수단은 제 3 노드와 접지 사이에 연결되어 제 2 노드의 전압에 의해 전압강하 크기가 가변 제어된다. 제 3 스위칭 수단은 제 4 노드와 접지 사이에 연결되어 제 3 노드의 전압에 의해 스위칭된다. 제 4 스위칭 수단은 제 4 노드와 출력단 사이에 연결되어 제 3 노드의 전압에 의해 스위칭된다. 제 5 충전 수단은 출력단과 접지 사이에 연결되어 제 2 스위칭 수단과 제 4 스위칭 수단을 통하여 공급되는 전하가 충전되어 기판 바이어스 전압을 발생시킨다.
도 1은 종래의 하이브리드 펌핑 VBB 발생회로를 나타낸 도면이다.
도 2는 본 발명에 따른 기판 바이어스 회로를 나타낸 도면이다.
* 도면의 주요 부분에 대한 부호의 설명 *
CLK : 클럭 펄스 신호 /CLK : 클럭 펄스바 신호
102, 202, 212 : 인버터 104, 110, 116, 204, 214, 228, 234 : 캐패시터
VBB : 기판 바이어스 전압 108, 208, 218 : 엔모스 트랜지스터
106, 112, 206, 210, 216, 220 : 피모스 트랜지스터
이와 같이 이루어지는 본 발명에 따른 기판 바이어스 회로의 바람직한 실시예를 도 2를 참조하여 설명하면 다음과 같다. 도 2는 본 발명에 따른 기판 바이어스 회로를 나타낸 도면이다.
도 2에 나타낸 바와 같이, 본 발명에 따른 기판전압 발생회로는 기본적으로 크로스 커플형(Cross Coupled)이며, 입력되는 클럭 펄스 CLK의 위상이 서로 반대인 것을 제외하면 부하 캐패시터(222)를 중심으로 좌우 대칭형이다.
먼저, 두 개의 캐패시터(204)(228)에는 발진 회로에서 만들어진 클럭 펄스 신호 CLK가 입력된다. 캐패시터(204)에는 CLK가 인버터(202)에 의해서 반전되어 입력되고, 또 다른 캐패시터(228)에는 CLK가 그대로 입력된다. 즉 두 개의 캐패시터(204)(228)에는 서로 반대 위상의 CLK가 입력된다.
캐패시터(204)의 다른 쪽, 즉 노드(224)에는 피모스 트랜지스터(206)와 엔모스 트랜지스터(208)가 병렬 연결된다. 이 엔모스 트랜지스터(208)를 통하여 출력되는 전압이 기판전압 VBB이다. 이 엔모스 트랜지스터(208)와 피모스 트랜지스터(106)의 각각의 게이트는 캐패시터(228)의 충전 전압에 의해 제어된다. 도 2에서 222는 부하 캐패시터(Load Capacitor)이다.
캐패시터(228)의 다른 쪽, 즉 노드(226)에는 피모스 트랜지스터(210)가 연결된다. 이 피모스 트랜지스터(210)의 게이트는 노드(226)에 대응하는 노드(232)의 전압에 의해 제어된다. 따라서 피모스 트랜지스터(210)의 Vtp는 노드(232)의 전압 레벨에 따라 가변적이다.
인버터(212)와 엔모스 트랜지스터(218), 두 개의 피모스 트랜지스터(216)(220), 두 개의 캐패시터(214)(232)가 위에 설명한 구조와 대칭을 이루도록 구성된다. 이미 언급한 바와 같이 노드(232)의 전압은 피모스 트랜지스터(210)의 게이트를 제어하고, 노드(226)의 전압은 피모스 트랜지스터(220)의 게이트를 제어한다. 단, 좌측 회로단과 우측 회로단에 입력되는 CLK의 위상은 서로 반대이기 때문에 동작 역시 상보적으로 이루어진다.
이와 같이 구성된 본 발명에 따른 기판 바이어스 회로의 동작은 다음과 같다.
첫 번째 단계에서, CLK가 VDD 레벨로 상승하면, 피모스 트랜지스터(206)의 게이트 전압 즉, 노드(226)의 전압은 VDD-Vtp210이다. 이때 /CLK는 VSS 레벨로 하강하므로 피모스 트랜지스터(220)의 소스 전압 즉 노드(232)의 전압은 -Vtp220이다. 따라서 피모스 트랜지스터(210)의 게이트 전압 역시 -Vtp210이다. 이와 같이 피모스 트랜지스터(210)의 게이트 전압이 소스 전압에 대해서 충분히 낮으므로 Vtp210의 값이 매우 낮아져서 캐패시터(228)는 거의 VDD 레벨에 가깝게 충전된다.
두 번째 단계에서, CLK가 VSS 레벨로 하강하면, 캐패시터(228) 양단 전압의 부호가 반대로 되어 피모스 트랜지스터(206)와 엔모스 트랜지스터(208)의 각각의 게이트에는 -VDD 전압이 가해진다. 따라서 피모스 트랜지스터(206)가 턴 온 되고 엔모스 트랜지스터(208)는 턴 오프 되어 캐패시터(204)가 VDD 레벨까지 충전된다. 이때 엔모스 트랜지스터(208)가 턴 오프 상태이므로 캐패시터(204)에 충전된 전하는 부하 캐패시터(222)에 전달되지 않는다.
세 번째 단계에서, CLK가 다시 VDD 레벨로 상승하면 캐패시터(204) 양단 전압의 부호가 반대로 되어 전류는 노드(224)에서 인버터(202) 쪽으로 흐르므로 캐패시터(204)에 충전되어 있던 전하는 엔모스 트랜지스터(208) 쪽으로 이동한다. 첫 번째 단계에서 설명하였듯이 이 때 엔모스 트랜지스터(208)의 게이트에는 거의 VDD에 가까운 전압이 가해지기 때문에 엔모스 트랜지스터(208)가 턴 온 되고 두 번째 단계에서 캐패시터(204)에 충전되어 있던 VDD·C204만큼의 전하가 그대로 부하 캐패시터(222)에 전달된다.
본 발명에 따른 기판 바이어스 회로는 스위칭 소자의 Vt에 의한 손실이 발생하지 않도록 하여 필요한 크기의 전압을 출력단에 전달함으로써 저전압 회로의 신뢰도를 높이는 효과를 제공한다.
뿐만 아니라 본 발명에 따른 기판 바이어스 회로는 좌우 대칭의 크로스 커플형이어서 위에 설명한 첫 번째 단계에서 세 번째 단계의 과정이 CLK가 입력되는 동안 상보적으로 이루어지기 때문에 부하 캐패시터(222)의 충전이 매우 빠르게 진행된다.

Claims (7)

  1. 기판 바이어스 회로에 있어서,
    제 1 노드에 연결되어 클럭 펄스 신호의 반전된 신호에 의해 충전 및 방전이 이루어지는 제 1 충전수단과;
    제 2 노드에 연결되어 상기 클럭 펄스 신호에 의해 충전 및 방전이 이루어지는 제 2 충전수단과;
    상기 제 2 노드와 접지 사이에 연결되어 제 3 노드의 전압에 의해 전압강하 크기가 가변 제어되는 제 1 전압강하 수단과;
    상기 제 1 노드와 상기 접지 사이에 연결되어 상기 제 2 노드의 전압에 의해 스위칭 되는 제 1 스위칭 수단과;
    상기 제 1 노드와 출력단 사이에 연결되어 상기 제 2 노드의 전압에 의해 스위칭 되는 제 2 스위칭 수단과;
    제 4 노드에 연결되어 클럭 펄스바 신호의 반전된 신호에 의해 충전 및 방전이 이루어지는 제 3 충전수단과;
    상기 클럭 펄스바 신호의 입력단과 상기 제 3 노드 사이에 연결되어 상기 클럭 펄스바 신호에 의해 충전 및 방전이 이루어지는 제 4 충전수단과;
    상기 제 3 노드와 접지 사이에 연결되어 제 2 노드의 전압에 의해 전압강하 크기가 가변 제어되는 제 2 전압강하 수단과;
    상기 제 4 노드와 접지 사이에 연결되어 상기 제 3 노드의 전압에 의해 스위칭 되는 제 3 스위칭 수단과;
    상기 제 4 노드와 상기 출력단 사이에 연결되어 상기 제 3 노드의 전압에 의해 스위칭 되는 제 4 스위칭 수단과;
    상기 출력단과 접지 사이에 연결되어 상기 제 2 스위칭 수단과 상기 제 4 스위칭 수단을 통하여 공급되는 전하가 충전되어 기판 바이어스 전압을 발생시키는 제 5 충전수단을 포함하는 기판 바이어스 회로.
  2. 청구항 1에 있어서, 상기 제 1 전압강하 수단은 상기 제 2 노드의 전압이 소스에 공급되고, 상기 제 3 노드의 전압에 의해 게이트가 제어되는 피모스 트랜지스터인 것이 특징인 기판 바이어스 회로.
  3. 청구항 1에 있어서, 상기 제 2 전압강하 수단은 상기 제 3 노드의 전압이 소스에 공급되고, 상기 제 2 노드의 전압에 의해 게이트가 제어되는 피모스 트랜지스터인 것이 특징인 기판 바이어스 회로.
  4. 청구항 1에 있어서, 상기 제 1 스위칭 수단은 상기 제 1 노드의 전압이 소스에 공급되고, 상기 제 2 노드의 전압에 의해 게이트가 제어되는 피모스 트랜지스터인 것이 특징인 기판 바이어스 회로.
  5. 청구항 1에 있어서, 상기 제 2 스위칭 수단은 상기 제 1 노드와 상기 출력단 사이에 연결되어 상기 제 2 노드의 전압에 의해 게이트가 제어되는 엔모스 트랜지스터인 것이 특징인 기판 바이어스 회로.
  6. 청구항 1에 있어서, 상기 제 3 스위칭 수단은 상기 제 4 노드의 전압이 소스에 공급되고, 상기 제 3 노드의 전압에 의해 게이트가 제어되는 피모스 트랜지스터인 것이 특징인 기판 바이어스 회로.
  7. 청구항 1에 있어서, 상기 제 4 스위칭 수단은 상기 제 4 노드와 상기 출력단 사이에 연결되어 상기 제 3 노드의 전압에 의해 게이트가 제어되는 엔모스 트랜지스터인 것이 특징인 기판 바이어스 회로.
KR1019990062521A 1999-12-27 1999-12-27 기판 바이어스 회로 KR100317197B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990062521A KR100317197B1 (ko) 1999-12-27 1999-12-27 기판 바이어스 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990062521A KR100317197B1 (ko) 1999-12-27 1999-12-27 기판 바이어스 회로

Publications (2)

Publication Number Publication Date
KR20010058288A KR20010058288A (ko) 2001-07-05
KR100317197B1 true KR100317197B1 (ko) 2001-12-24

Family

ID=19630056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990062521A KR100317197B1 (ko) 1999-12-27 1999-12-27 기판 바이어스 회로

Country Status (1)

Country Link
KR (1) KR100317197B1 (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06195971A (ja) * 1992-10-29 1994-07-15 Mitsubishi Electric Corp 基板電位発生回路
KR960025701A (ko) * 1994-12-21 1996-07-20 김광호 반도체 메모리장치의 기판전압 조절회로
JPH08315574A (ja) * 1995-04-26 1996-11-29 Samsung Electron Co Ltd 基板電圧発生回路
JPH09181198A (ja) * 1996-12-24 1997-07-11 Lg Semicon Co Ltd バックバイアス電圧発生回路
JPH09245478A (ja) * 1997-01-30 1997-09-19 Oki Electric Ind Co Ltd 基板バイアス発生回路
JPH10289580A (ja) * 1997-04-11 1998-10-27 Ricoh Co Ltd 基板バイアス回路
KR19990019749A (ko) * 1997-08-29 1999-03-15 김영환 기판 바이어스전압 펌핑회로
KR19990069372A (ko) * 1998-02-07 1999-09-06 구본준 반도체 소자의 기판전압 인가회로

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06195971A (ja) * 1992-10-29 1994-07-15 Mitsubishi Electric Corp 基板電位発生回路
KR960025701A (ko) * 1994-12-21 1996-07-20 김광호 반도체 메모리장치의 기판전압 조절회로
JPH08315574A (ja) * 1995-04-26 1996-11-29 Samsung Electron Co Ltd 基板電圧発生回路
JPH09181198A (ja) * 1996-12-24 1997-07-11 Lg Semicon Co Ltd バックバイアス電圧発生回路
JPH09245478A (ja) * 1997-01-30 1997-09-19 Oki Electric Ind Co Ltd 基板バイアス発生回路
JPH10289580A (ja) * 1997-04-11 1998-10-27 Ricoh Co Ltd 基板バイアス回路
KR19990019749A (ko) * 1997-08-29 1999-03-15 김영환 기판 바이어스전압 펌핑회로
KR19990069372A (ko) * 1998-02-07 1999-09-06 구본준 반도체 소자의 기판전압 인가회로

Also Published As

Publication number Publication date
KR20010058288A (ko) 2001-07-05

Similar Documents

Publication Publication Date Title
US6373321B1 (en) CMOS semiconductor device
KR100363142B1 (ko) 3상태논리게이트회로를갖는반도체집적회로
US5128560A (en) Boosted supply output driver circuit for driving an all N-channel output stage
US6249169B1 (en) Transistor output circuit
US6353356B1 (en) High voltage charge pump circuits
US4670668A (en) Substrate bias generator with power supply control means to sequence application of bias and power to prevent CMOS SCR latch-up
US6075404A (en) Substrate biasing circuit and semiconductor integrated circuit device
US5343088A (en) Charge pump circuit for a substrate voltage generator of a semiconductor memory device
US5469099A (en) Power-on reset signal generator and operating method thereof
KR20000004876A (ko) 동적 임계치 mos 트랜지스터를 사용한 버퍼
US6385124B2 (en) Semiconductor device including a memory cell array
JPH0757462A (ja) 電荷ポンプ
KR100218078B1 (ko) 외부전원전압의 변동이나 환경온도의 변화에 대한 출력전압의 변동을 억제할 수 있는 기판전위발생회로
US20050168241A1 (en) Level shifter
KR950003911B1 (ko) 기판 바이어스 발생장치
US6259299B1 (en) CMOS level shift circuit for integrated circuits
WO2004006435A1 (ja) 半導体集積回路装置及びそれを用いた半導体システム
US5786723A (en) Voltage switching circuit for a semiconductor memory device
JP3875285B2 (ja) 半導体集積回路の中間電圧発生回路
KR0159324B1 (ko) 데이터 출력회로
KR100605591B1 (ko) 반도체 소자의 승압전압 발생기
KR100317197B1 (ko) 기판 바이어스 회로
US6288603B1 (en) High-voltage bidirectional switch made using high-voltage MOS transistors
US7570106B2 (en) Substrate voltage generating circuit with improved level shift circuit
EP0109004B1 (en) Low power clock generator

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee