JPH06121525A - 基板バイアス発生装置 - Google Patents
基板バイアス発生装置Info
- Publication number
- JPH06121525A JPH06121525A JP4268956A JP26895692A JPH06121525A JP H06121525 A JPH06121525 A JP H06121525A JP 4268956 A JP4268956 A JP 4268956A JP 26895692 A JP26895692 A JP 26895692A JP H06121525 A JPH06121525 A JP H06121525A
- Authority
- JP
- Japan
- Prior art keywords
- channel mos
- ring oscillator
- substrate bias
- bias generator
- mos transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 必要とされる負電圧発生能力に応じて外部か
らの切替え信号によりリングオッシレータ１０Ａの発振
周期を変化させる基板バイアス発生装置を得る。 【構成】 リングオッシレータを構成する各Ｎチャネル
ＭＯＳトランジスタ１ａ，１ｂ，１ｎのアース側に並列
接続ＮチャネルＭＯＳトランジスタ４ａ−５ａ，４ｂ−
５ｂ，４ｎ−５ｎを接続すると共に、各ＰチャネルＭＯ
Ｓトランジスタ２ａ，２ｂ，２ｎの電源側に並列接続Ｐ
チャネルＭＯＳトランジスタ６ａ−７ａ，６ｂ−７ｂ，
６ｎ−７ｎを接続した。
らの切替え信号によりリングオッシレータ１０Ａの発振
周期を変化させる基板バイアス発生装置を得る。 【構成】 リングオッシレータを構成する各Ｎチャネル
ＭＯＳトランジスタ１ａ，１ｂ，１ｎのアース側に並列
接続ＮチャネルＭＯＳトランジスタ４ａ−５ａ，４ｂ−
５ｂ，４ｎ−５ｎを接続すると共に、各ＰチャネルＭＯ
Ｓトランジスタ２ａ，２ｂ，２ｎの電源側に並列接続Ｐ
チャネルＭＯＳトランジスタ６ａ−７ａ，６ｂ−７ｂ，
６ｎ−７ｎを接続した。
Description
【０００１】
【産業上の利用分野】この発明は、ＤＲＡＭ等の半導体
装置の基板に負電位を基板バイアスとして供給するため
の基板バイアス発生装置に関するものである。
装置の基板に負電位を基板バイアスとして供給するため
の基板バイアス発生装置に関するものである。
【０００２】
【従来の技術】図２は、従来の基板バイアス発生装置の
構成を示す回路図である。図において、１ａ，１ｂ，１
ｎはＮチャネルＭＯＳトランジスタ、２ａ，２ｂ，２ｎ
はＰチャネルＭＯＳトランジスタ、３は電源、１０はリ
ングオッシレータであって、電源３とアースの間で直列
に接続されたトランジスタ２ａと１ａ、２ｂと１ｂ，２
ｎと１ｎから成るインバータをｎ個この場合は３個リン
グ状に接続したものである。従って、トランジスタ２ｎ
と１ｎの接続点は接続点Ａを介してトランジスタ２ａ及
び１ａのゲートに接続されている。２０はチャージポン
プ回路であって、リングオッシレータ１０中の接続点Ａ
に一端が接続されたコンデンサ２１と、このコンデンサ
２１の他端にゲートと例えばドレインが接続され且つソ
ースがアースされたＮチャネルＭＯＳトランジスタ２２
と、例えばソースが接続点Ｂでコンデンサ２１の他端に
接続され且つゲートとドレインがノード２４に接続され
たＮチャネルＭＯＳトランジスタ２３とで構成されてい
る。
構成を示す回路図である。図において、１ａ，１ｂ，１
ｎはＮチャネルＭＯＳトランジスタ、２ａ，２ｂ，２ｎ
はＰチャネルＭＯＳトランジスタ、３は電源、１０はリ
ングオッシレータであって、電源３とアースの間で直列
に接続されたトランジスタ２ａと１ａ、２ｂと１ｂ，２
ｎと１ｎから成るインバータをｎ個この場合は３個リン
グ状に接続したものである。従って、トランジスタ２ｎ
と１ｎの接続点は接続点Ａを介してトランジスタ２ａ及
び１ａのゲートに接続されている。２０はチャージポン
プ回路であって、リングオッシレータ１０中の接続点Ａ
に一端が接続されたコンデンサ２１と、このコンデンサ
２１の他端にゲートと例えばドレインが接続され且つソ
ースがアースされたＮチャネルＭＯＳトランジスタ２２
と、例えばソースが接続点Ｂでコンデンサ２１の他端に
接続され且つゲートとドレインがノード２４に接続され
たＮチャネルＭＯＳトランジスタ２３とで構成されてい
る。
【０００３】従来の基板バイアス発生装置は上述したよ
うに構成されており、その動作を、図３の波形図を参照
しながら以下に詳しく説明する。電源３＝Ｖccの投入時
点では接続点Ａの電位がローレベル＝ＧＮＤにあるの
で、このローレベルによってＰチャネルＭＯＳトランジ
スタ２ａがターンオンされ、その結果ＮチャネルＭＯＳ
トランジスタ１ｂ、ＰチャネルＭＯＳトランジスタ２ｎ
が逐次ターンオンされ、接続点Ａの電位はハイレベル＝
Ｖccまで上がる。その後間もなくコンデンサ２１の分極
作用により接続点Ｂの電位がＶccになるのでＮチャネル
ＭＯＳトランジスタ２２はターンオンされ、接続点Ｂの
電位は下がる。しかしながら、ＮチャネルＭＯＳトラン
ジスタ２２のしきい値電位Ｖthのために、接続点Ｂの電
位はＶthにおいて一定になる。この間、ＮチャネルＭＯ
Ｓトランジスタ２３がオフであるので、ノード２４の電
位はＧＮＤに留る。
うに構成されており、その動作を、図３の波形図を参照
しながら以下に詳しく説明する。電源３＝Ｖccの投入時
点では接続点Ａの電位がローレベル＝ＧＮＤにあるの
で、このローレベルによってＰチャネルＭＯＳトランジ
スタ２ａがターンオンされ、その結果ＮチャネルＭＯＳ
トランジスタ１ｂ、ＰチャネルＭＯＳトランジスタ２ｎ
が逐次ターンオンされ、接続点Ａの電位はハイレベル＝
Ｖccまで上がる。その後間もなくコンデンサ２１の分極
作用により接続点Ｂの電位がＶccになるのでＮチャネル
ＭＯＳトランジスタ２２はターンオンされ、接続点Ｂの
電位は下がる。しかしながら、ＮチャネルＭＯＳトラン
ジスタ２２のしきい値電位Ｖthのために、接続点Ｂの電
位はＶthにおいて一定になる。この間、ＮチャネルＭＯ
Ｓトランジスタ２３がオフであるので、ノード２４の電
位はＧＮＤに留る。
【０００４】その後接続点Ａのハイレベルによって今度
はＮチャネルＭＯＳトランジスタ１ａがターンオンさ
れ、その結果ＰチャネルＭＯＳトランジスタ２ｂ、Ｎチ
ャネルＭＯＳトランジスタ１ｎが逐次ターンオンされ、
接続点Ａの電位はローレベルに下がる。そうすると、接
続点Ｂの電位がＶth−ＶccになるのでＮチャネルＭＯＳ
トランジスタ２３はターンオンされ、これによりノード
２４の電位はマイナス側に引っ張られてＧＮＤから下が
る。その後間もなく接続点Ｂの電位はＶthのためにＧＮ
Ｄより低い或る電位において一定になる。この間、Ｎチ
ャネルＭＯＳトランジスタ２２はオフである。
はＮチャネルＭＯＳトランジスタ１ａがターンオンさ
れ、その結果ＰチャネルＭＯＳトランジスタ２ｂ、Ｎチ
ャネルＭＯＳトランジスタ１ｎが逐次ターンオンされ、
接続点Ａの電位はローレベルに下がる。そうすると、接
続点Ｂの電位がＶth−ＶccになるのでＮチャネルＭＯＳ
トランジスタ２３はターンオンされ、これによりノード
２４の電位はマイナス側に引っ張られてＧＮＤから下が
る。その後間もなく接続点Ｂの電位はＶthのためにＧＮ
Ｄより低い或る電位において一定になる。この間、Ｎチ
ャネルＭＯＳトランジスタ２２はオフである。
【０００５】その後、上述した動作サイクルを繰り返す
ことによりリングオッシレータ１０が一定の周期をもつ
パルスを発生すると、接続点Ａの電位はハイレベルをＶ
ccそしてローレベルをＧＮＤとするパルスになり、接続
点Ｂの電位はハイレベルをＶthそしてローレベルをＶth
−Ｖccとするパルスになる。更に、ノード２４の電位は
接続点Ａがローレベルになる毎に１ステップ低下して最
終的に（Ｖth−Ｖcc）＋Ｖth＝２Ｖth−Ｖccになり、こ
の負電位がチャージポンプ回路２０から基板（図示しな
い）に供給されるのである。
ことによりリングオッシレータ１０が一定の周期をもつ
パルスを発生すると、接続点Ａの電位はハイレベルをＶ
ccそしてローレベルをＧＮＤとするパルスになり、接続
点Ｂの電位はハイレベルをＶthそしてローレベルをＶth
−Ｖccとするパルスになる。更に、ノード２４の電位は
接続点Ａがローレベルになる毎に１ステップ低下して最
終的に（Ｖth−Ｖcc）＋Ｖth＝２Ｖth−Ｖccになり、こ
の負電位がチャージポンプ回路２０から基板（図示しな
い）に供給されるのである。
【０００６】
【発明が解決しようとする課題】以上のように従来の基
板バイアス発生装置では、リングオッシレータの発振周
期が一定であるので、この発振周期により定められるチ
ャージポンプ回路の単位時間当りの動作回数も一定とな
るため、負電圧発生能力及び消費電流も一定となる。し
たがって、この基板バイアス発生装置を外部信号によっ
てリフレッシュサイクルの切替えを行うＤＲＡＭに適用
した場合、リフレッシュサイクルの変化に応じて負電圧
発生能力が変わるにもかかわらず、従来の基板バイアス
発生装置では一定の能力でしか負電圧を供給できず、負
電圧発生能力が少なくてもよい場合に必要以上の消費電
流が流れるという問題点があった。
板バイアス発生装置では、リングオッシレータの発振周
期が一定であるので、この発振周期により定められるチ
ャージポンプ回路の単位時間当りの動作回数も一定とな
るため、負電圧発生能力及び消費電流も一定となる。し
たがって、この基板バイアス発生装置を外部信号によっ
てリフレッシュサイクルの切替えを行うＤＲＡＭに適用
した場合、リフレッシュサイクルの変化に応じて負電圧
発生能力が変わるにもかかわらず、従来の基板バイアス
発生装置では一定の能力でしか負電圧を供給できず、負
電圧発生能力が少なくてもよい場合に必要以上の消費電
流が流れるという問題点があった。
【０００７】この発明は、このような問題点を解決する
ためになされたもので、外部からの切替え信号により、
リングオッシレータの発振周期を変化させることのでき
る基板バイアス発生装置を得ることを目的としている。
ためになされたもので、外部からの切替え信号により、
リングオッシレータの発振周期を変化させることのでき
る基板バイアス発生装置を得ることを目的としている。
【０００８】
【課題を解決するための手段】この発明に係る基板バイ
アス発生装置は、外部からの切替え信号によって発振周
期が変化させられるリングオッシレータを用いたもので
ある。
アス発生装置は、外部からの切替え信号によって発振周
期が変化させられるリングオッシレータを用いたもので
ある。
【０００９】
【作用】この発明における基板バイアス発生装置は、外
部からの切替え信号によりリングオッシレータの発振周
期を変化させ、負電圧発生能力が小さくてもよい場合に
チャージポンプ回路の単位時間当りの動作回数を減少さ
せて消費電流を小さくする。
部からの切替え信号によりリングオッシレータの発振周
期を変化させ、負電圧発生能力が小さくてもよい場合に
チャージポンプ回路の単位時間当りの動作回数を減少さ
せて消費電流を小さくする。
【００１０】
【実施例】実施例１．図１は、この発明の一実施例を示
す回路図である。図において、１ａ〜１ｎ，２ａ〜２
ｎ，３，２０〜２４は従来装置におけるものと同じであ
る。リングオッシレータ１０Ａは、ＮチャネルＭＯＳト
ランジスタ１ａ〜１ｎ、ＰチャネルＭＯＳトランジスタ
２ａ〜２ｎ、電源３に加えて、各ＮチャネルＭＯＳトラ
ンジスタ１ａ，１ｂ，１ｎとアースの間で互いに並列に
接続されたＮチャネルＭＯＳトランジスタ４ａ及び５
ａ，４ｂ及び５ｂ，４ｎ及び５ｎ、並びに電源３と各Ｐ
チャネルＭＯＳトランジスタ２ａ，２ｂ，２ｎとの間で
互いに並列に接続されたＰチャネルＭＯＳトランジスタ
６ａ及び７ａ，６ｂ及び７ｂ，６ｎ及び７ｎを有してい
る。なお、ＮチャネルＭＯＳトランジスタ４ａ及びＰチ
ャネルＭＯＳトランジスタ６ａのゲートは接続点Ａに接
続され、ＮチャネルＭＯＳトランジスタ５ａ〜５ｎのゲ
ートは外部からのリフレッシュサイクル切替え信号φが
入力される信号線３１に接続され、そしてＰチャネルＭ
ＯＳトランジスタ７ａ〜７ｎのゲートは切替え信号φの
反転信号が入力される信号線３２に接続されている。信
号線３１，３２にはインバータ３０のそれぞれ入力側、
出力側が接続されている。
す回路図である。図において、１ａ〜１ｎ，２ａ〜２
ｎ，３，２０〜２４は従来装置におけるものと同じであ
る。リングオッシレータ１０Ａは、ＮチャネルＭＯＳト
ランジスタ１ａ〜１ｎ、ＰチャネルＭＯＳトランジスタ
２ａ〜２ｎ、電源３に加えて、各ＮチャネルＭＯＳトラ
ンジスタ１ａ，１ｂ，１ｎとアースの間で互いに並列に
接続されたＮチャネルＭＯＳトランジスタ４ａ及び５
ａ，４ｂ及び５ｂ，４ｎ及び５ｎ、並びに電源３と各Ｐ
チャネルＭＯＳトランジスタ２ａ，２ｂ，２ｎとの間で
互いに並列に接続されたＰチャネルＭＯＳトランジスタ
６ａ及び７ａ，６ｂ及び７ｂ，６ｎ及び７ｎを有してい
る。なお、ＮチャネルＭＯＳトランジスタ４ａ及びＰチ
ャネルＭＯＳトランジスタ６ａのゲートは接続点Ａに接
続され、ＮチャネルＭＯＳトランジスタ５ａ〜５ｎのゲ
ートは外部からのリフレッシュサイクル切替え信号φが
入力される信号線３１に接続され、そしてＰチャネルＭ
ＯＳトランジスタ７ａ〜７ｎのゲートは切替え信号φの
反転信号が入力される信号線３２に接続されている。信
号線３１，３２にはインバータ３０のそれぞれ入力側、
出力側が接続されている。
【００１１】上述したように構成された基板バイアス発
生装置では、外部からの切替え信号φがハイレベルの時
には、このハイレベルによってＮチャネルＭＯＳトラン
ジスタ５ａ，５ｂ，５ｎがオンになり且つインバータ３
０によるローレベルによってＰチャネルＭＯＳトランジ
スタ７ａ，７ｂ，７ｎがオンになるので、リングオッシ
レータ１０Ａは図２に示した従来のリングオッシレータ
１０と同様にＮチャネルＭＯＳトランジスタ１ａ〜１ｎ
とＰチャネルＭＯＳトランジスタ２ａ〜２ｎとのみで動
作することになる。しかしながら、切替え信号φがロー
レベルになる時には、上述したＮチャネルＭＯＳトラン
ジスタ５ａ〜５ｎ及びＰチャネルＭＯＳトランジスタ７
ａ〜７ｎがオフになるため、リングオッシレータ１０Ａ
はＮチャネルＭＯＳトランジスタ４Ａ〜４ｎ及びＰチャ
ネルＭＯＳトランジスタ６ａ〜６ｎを介して動作するこ
とになる。これは、切替え信号φがハイレベルの時に比
べてローレベルの時にはゲート長の長いＭＯＳトランジ
スタを用いたことになり、その結果リングオッシレータ
１０Ａの発振周期も切替え信号φがローレベルの時には
ハイレベルの時よりも長くなる。
生装置では、外部からの切替え信号φがハイレベルの時
には、このハイレベルによってＮチャネルＭＯＳトラン
ジスタ５ａ，５ｂ，５ｎがオンになり且つインバータ３
０によるローレベルによってＰチャネルＭＯＳトランジ
スタ７ａ，７ｂ，７ｎがオンになるので、リングオッシ
レータ１０Ａは図２に示した従来のリングオッシレータ
１０と同様にＮチャネルＭＯＳトランジスタ１ａ〜１ｎ
とＰチャネルＭＯＳトランジスタ２ａ〜２ｎとのみで動
作することになる。しかしながら、切替え信号φがロー
レベルになる時には、上述したＮチャネルＭＯＳトラン
ジスタ５ａ〜５ｎ及びＰチャネルＭＯＳトランジスタ７
ａ〜７ｎがオフになるため、リングオッシレータ１０Ａ
はＮチャネルＭＯＳトランジスタ４Ａ〜４ｎ及びＰチャ
ネルＭＯＳトランジスタ６ａ〜６ｎを介して動作するこ
とになる。これは、切替え信号φがハイレベルの時に比
べてローレベルの時にはゲート長の長いＭＯＳトランジ
スタを用いたことになり、その結果リングオッシレータ
１０Ａの発振周期も切替え信号φがローレベルの時には
ハイレベルの時よりも長くなる。
【００１２】次に、このリングオッシレータ１０Ａの出
力パルスを受けて、チャージポンプ回路２０は従来の技
術の項において説明した動作と同じ動作を行うが、外部
からの切替え信号φによってリングオッシレータ１０Ａ
の発振周期が長くされるのに応じて、チャージポンプ回
路２０の単位時間当りの動作回数も減少し、負電圧発生
能力も消費電力も減少する。
力パルスを受けて、チャージポンプ回路２０は従来の技
術の項において説明した動作と同じ動作を行うが、外部
からの切替え信号φによってリングオッシレータ１０Ａ
の発振周期が長くされるのに応じて、チャージポンプ回
路２０の単位時間当りの動作回数も減少し、負電圧発生
能力も消費電力も減少する。
【００１３】実施例２．図１には並列接続された１組の
ＮチャネルＭＯＳトランジスタ４ａ−５ａ，４ｂ−５
ｂ，４ｎ−５ｎ及びＰチャネルＭＯＳトランジスタ６ａ
−７ａ，６ｂ−７ｂ，６ｎ−７ｎしか示さなかったが、
これらを複数組直列接続すれば更に発振周期を長くで
き、ひいては不要な電力を消費しなくても済む。
ＮチャネルＭＯＳトランジスタ４ａ−５ａ，４ｂ−５
ｂ，４ｎ−５ｎ及びＰチャネルＭＯＳトランジスタ６ａ
−７ａ，６ｂ−７ｂ，６ｎ−７ｎしか示さなかったが、
これらを複数組直列接続すれば更に発振周期を長くで
き、ひいては不要な電力を消費しなくても済む。
【００１４】
【発明の効果】この発明は、以上説明したように外部か
らの切替え信号によって発振周期が変化させられるリン
グオッシレータを用いたので、チャージポンプ回路の単
位時間当りの動作回数を減少させ、回路全体の消費電流
や消費電力を少なくできるという効果を奏する。
らの切替え信号によって発振周期が変化させられるリン
グオッシレータを用いたので、チャージポンプ回路の単
位時間当りの動作回数を減少させ、回路全体の消費電流
や消費電力を少なくできるという効果を奏する。
【図１】この発明の一実施例を示す回路図である。
【図２】従来の基板バイアス発生装置を示す回路図であ
る。
る。
【図３】図２の基板バイアス発生装置の動作説明用波形
図である。
図である。
１０Ａ リングオッシレータ ２０ チャージポンプ回路 φ 外部からの切替え信号
Claims (1)
- 【請求項１】 外部からの切替え信号によって発振周期
が変化させられるリングオッシレータと、このリングオ
ッシレータの出力に基づいて負電位を発生し且つ基板に
供給するチャージポンプ回路とを備えたことを特徴とす
る基板バイアス発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4268956A JPH06121525A (ja) | 1992-10-07 | 1992-10-07 | 基板バイアス発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4268956A JPH06121525A (ja) | 1992-10-07 | 1992-10-07 | 基板バイアス発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06121525A true JPH06121525A (ja) | 1994-04-28 |
Family
ID=17465638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4268956A Pending JPH06121525A (ja) | 1992-10-07 | 1992-10-07 | 基板バイアス発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06121525A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008259420A (ja) * | 1996-07-29 | 2008-10-23 | Hynix Semiconductor Inc | 半導体基板用のチャージポンプ |
-
1992
- 1992-10-07 JP JP4268956A patent/JPH06121525A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008259420A (ja) * | 1996-07-29 | 2008-10-23 | Hynix Semiconductor Inc | 半導体基板用のチャージポンプ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5208557A (en) | Multiple frequency ring oscillator | |
| US4236199A (en) | Regulated high voltage power supply | |
| USRE35141E (en) | Substrate bias generating circuit | |
| US6154088A (en) | Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit | |
| JPH0114712B2 (ja) | ||
| JPH0614529A (ja) | 昇圧電位発生回路 | |
| JP2004355788A (ja) | 高電圧発生器 | |
| KR0165988B1 (ko) | 안정된 부성 전위를 발생시키기 위한 전압 발생기 회로 | |
| KR100478866B1 (ko) | 저전력발진기 | |
| KR100294584B1 (ko) | 반도체메모리장치의기판바이어스전압발생회로 | |
| US4843258A (en) | Drive circuit with a ring oscillator for a semiconductor device | |
| JPH11260053A (ja) | 半導体記憶装置の昇圧回路 | |
| JPH06121525A (ja) | 基板バイアス発生装置 | |
| JPH08237938A (ja) | 内部電圧発生回路 | |
| JPH02137254A (ja) | 基板電位検知回路 | |
| JP2978671B2 (ja) | 半導体メモリ装置 | |
| CN117254775B (zh) | 一种自偏置振荡电路 | |
| JPH09245478A (ja) | 基板バイアス発生回路 | |
| JPS5992620A (ja) | クロツク発生回路 | |
| JPH0799625B2 (ja) | 基板バイアス電圧発生器 | |
| KR0143035B1 (ko) | 챠지 펌프회로 | |
| JP3354708B2 (ja) | 半導体昇圧回路 | |
| KR950003391B1 (ko) | 링 발진기와 고전압 전위검출회로를 가진 고전압 발생회로 | |
| JPH05205468A (ja) | ダイナミックｒａｍの基板電圧発生回路 | |
| JPH09181597A (ja) | レベルシフト回路 |