JP2737943B2 - 電源電圧変換回路 - Google Patents
電源電圧変換回路Info
- Publication number
- JP2737943B2 JP2737943B2 JP63211227A JP21122788A JP2737943B2 JP 2737943 B2 JP2737943 B2 JP 2737943B2 JP 63211227 A JP63211227 A JP 63211227A JP 21122788 A JP21122788 A JP 21122788A JP 2737943 B2 JP2737943 B2 JP 2737943B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- supply voltage
- conversion circuit
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は外部電源から与えられた電圧を変換してある
値の電圧を得る電源電圧変換回路に関する。
値の電圧を得る電源電圧変換回路に関する。
従来よく知られている差動増幅器を用いた電源電圧変
換回路はファレンス電圧発生回路と差動増幅器およびド
ライバ回路により構成されている。
換回路はファレンス電圧発生回路と差動増幅器およびド
ライバ回路により構成されている。
第２図は従来のかかる一例を説明するための電源電圧
変換回路図である。
変換回路図である。
第２図に示すように、差動増幅器２′としてオペアン
プが用いられている。この回路は例えば大負荷容量を持
つバスラインのある電圧値への充電およびその電圧値の
維持といったような用途に用いられる。まず、レファレ
ンス電圧発生回路１は外部電源電圧（VCC）をある所望
の値（VREF）に変換する。そのレファレンス電圧をオペ
アンプ２′の反転入力端子に供給し、そのオペアンプ
２′と負荷ドライバ［図ではソースがVCC、ゲートがオ
ペアンプの出力、ドレインが電源電圧変換回路の出力た
る変換電圧ノード（intVCC）に接続されたＰチャネル型
MOSトランジスタ］３からなる回路がバスライン等の充
電および定電圧の維持を行う。
プが用いられている。この回路は例えば大負荷容量を持
つバスラインのある電圧値への充電およびその電圧値の
維持といったような用途に用いられる。まず、レファレ
ンス電圧発生回路１は外部電源電圧（VCC）をある所望
の値（VREF）に変換する。そのレファレンス電圧をオペ
アンプ２′の反転入力端子に供給し、そのオペアンプ
２′と負荷ドライバ［図ではソースがVCC、ゲートがオ
ペアンプの出力、ドレインが電源電圧変換回路の出力た
る変換電圧ノード（intVCC）に接続されたＰチャネル型
MOSトランジスタ］３からなる回路がバスライン等の充
電および定電圧の維持を行う。
例えば、ノードintVCCの電位がVREFよりも低くなると
オペアンプ２′の出力はLOWレベルへと向い、従ってド
ライバPMOSトランジスタが導通しノードintVCCへ電流が
供給されintVCC電位があがる。逆に、intVCCの電位がV
REFよりも高くなるとオペアンプ２′の出力が高電位に
なりintVCCへの電流の供給が止まる。この一連の動作に
よりintVCCレベルが変換電圧に保たれる。
オペアンプ２′の出力はLOWレベルへと向い、従ってド
ライバPMOSトランジスタが導通しノードintVCCへ電流が
供給されintVCC電位があがる。逆に、intVCCの電位がV
REFよりも高くなるとオペアンプ２′の出力が高電位に
なりintVCCへの電流の供給が止まる。この一連の動作に
よりintVCCレベルが変換電圧に保たれる。
しかし、第２図に示されるような従来の電源電圧変換
回路を用いて大きな負荷容量をもつバスライン等を定電
圧に充電あるいは維持を行う時には、差動増幅器２′に
多大な電流を供給していなければならない。従って、こ
の差動増幅器２′に電流を供給するトランジスタも電流
駆動能力のあるものにする必要がある。例えば、この電
源電圧変換回路をDRAMのビット線のハイレベルの供給に
応用するときなど、実際に変換電圧が必要とされるのは
センスアンプ起動時である。すなわち、変換電圧を必要
とするのが全回路動作のうちのある特定の期間だけであ
る場合には、スタンバイ時の消費電力の浪費につなが
る。
回路を用いて大きな負荷容量をもつバスライン等を定電
圧に充電あるいは維持を行う時には、差動増幅器２′に
多大な電流を供給していなければならない。従って、こ
の差動増幅器２′に電流を供給するトランジスタも電流
駆動能力のあるものにする必要がある。例えば、この電
源電圧変換回路をDRAMのビット線のハイレベルの供給に
応用するときなど、実際に変換電圧が必要とされるのは
センスアンプ起動時である。すなわち、変換電圧を必要
とするのが全回路動作のうちのある特定の期間だけであ
る場合には、スタンバイ時の消費電力の浪費につなが
る。
この問題の解決策としては、既に用いられている方法
として、1986年発行のアイ・イー・イー、ジャーナル・
オブ・ソリッド・ステート・サーキットの第21巻の５
（IEEE Journal of Solid State Circuit vol.SC−21N
o.5）608ページのFig.7等に示されている。すなわち、
上記文献の例は前述のように電源電圧変換回路をDRAMの
ビット線電位の供給に応用したものである。
として、1986年発行のアイ・イー・イー、ジャーナル・
オブ・ソリッド・ステート・サーキットの第21巻の５
（IEEE Journal of Solid State Circuit vol.SC−21N
o.5）608ページのFig.7等に示されている。すなわち、
上記文献の例は前述のように電源電圧変換回路をDRAMの
ビット線電位の供給に応用したものである。
第３図は第２図に示す変換回路を低消費電力化するた
めの改造を行った電源電圧変換回路図である。
めの改造を行った電源電圧変換回路図である。
第３図に示すように、かかる例は上述した文献に示す
回路の概念を示している。まず、センスアンプ起動時、
すなわち変換電圧（本例では3.5V）が必要な時には、ク
ロックφをLOWレベルにおとすことにより、レファレン
ス電圧発生回路１に接続されたトランジスタQ1（コンダ
クタンス大）を導通させ、アンプ２′に大電流を供給し
てドライバ回路３により大負荷の駆動を行う。一方、セ
ンス動作が終了し、もはや変換電圧を必要としない時に
は、クロックφをHIGHレベルにすることにより、アンプ
２′に流れる電流をトランジスタQ2（コンダクタンス
小）による分のみにし、消費電流を小さくしている。
回路の概念を示している。まず、センスアンプ起動時、
すなわち変換電圧（本例では3.5V）が必要な時には、ク
ロックφをLOWレベルにおとすことにより、レファレン
ス電圧発生回路１に接続されたトランジスタQ1（コンダ
クタンス大）を導通させ、アンプ２′に大電流を供給し
てドライバ回路３により大負荷の駆動を行う。一方、セ
ンス動作が終了し、もはや変換電圧を必要としない時に
は、クロックφをHIGHレベルにすることにより、アンプ
２′に流れる電流をトランジスタQ2（コンダクタンス
小）による分のみにし、消費電流を小さくしている。
上述した第３図に示す変換回路においては、トランジ
スタQ1が非導通状態となった瞬間に、ドライバ回路３を
構成するトランジスタQDを駆動するOUTのノードの電位
がさがってしまう。しかも、この時トランイスタQ2の電
流供給能力が小さいため、ノードOUTのレベルがHIGHに
なるのに長時間を必要とする。このため、トランジスタ
QDの導通時にintVCCレベルが所望の変換電圧を越える高
電位になってしまうという欠点がある。
スタQ1が非導通状態となった瞬間に、ドライバ回路３を
構成するトランジスタQDを駆動するOUTのノードの電位
がさがってしまう。しかも、この時トランイスタQ2の電
流供給能力が小さいため、ノードOUTのレベルがHIGHに
なるのに長時間を必要とする。このため、トランジスタ
QDの導通時にintVCCレベルが所望の変換電圧を越える高
電位になってしまうという欠点がある。
本発明の目的は、スタンバイ時の消費電力を零とし、
且つ変換電圧として必要以上の高電圧を供給しないよう
にする電源電圧変換回路を提供することにある。
且つ変換電圧として必要以上の高電圧を供給しないよう
にする電源電圧変換回路を提供することにある。
本発明の電源電圧変換回路は、レファレンス電圧を発
生するレファレンス電圧発生回路と、二つの入力端子を
有しその一方の入力端子に前記レファレンス電圧発生回
路の出力を印加するとともに内部に活性化および非活性
化を制御するための第一のスイッチを備えた差動増幅器
と、前記差動増幅器の出力により駆動され前記差動増幅
器のもう一方の入力端子に出力をフィードバックする負
荷ドライブ回路と、前記負荷ドライブ回路の活性化およ
び非活性化を制御するとともに、前記第一のスイッチと
は逆のタイミングで動作する第二のスイッチとを有して
構成される。
生するレファレンス電圧発生回路と、二つの入力端子を
有しその一方の入力端子に前記レファレンス電圧発生回
路の出力を印加するとともに内部に活性化および非活性
化を制御するための第一のスイッチを備えた差動増幅器
と、前記差動増幅器の出力により駆動され前記差動増幅
器のもう一方の入力端子に出力をフィードバックする負
荷ドライブ回路と、前記負荷ドライブ回路の活性化およ
び非活性化を制御するとともに、前記第一のスイッチと
は逆のタイミングで動作する第二のスイッチとを有して
構成される。
本発明の電源電圧変換回路は、変換電圧必要時には第
一の内部スイッチによって差動増幅器を活性化して定電
圧を供給する。逆に、変換電圧を要しない場合には前記
内部スイッチを遮断して非活性化するとともに、その時
第二の内部スイッチにより負荷ドライブ部の回路を遮断
し、非活性時に必要以上の高電位の本回路の出力たる変
換電圧ノードに与えないようにする。このことにより、
消費電力削減をはかるとともに本電源電圧変換回路を内
蔵する回路の正常な動作を保証するものである。
一の内部スイッチによって差動増幅器を活性化して定電
圧を供給する。逆に、変換電圧を要しない場合には前記
内部スイッチを遮断して非活性化するとともに、その時
第二の内部スイッチにより負荷ドライブ部の回路を遮断
し、非活性時に必要以上の高電位の本回路の出力たる変
換電圧ノードに与えないようにする。このことにより、
消費電力削減をはかるとともに本電源電圧変換回路を内
蔵する回路の正常な動作を保証するものである。
次に、本発明の実施例について図面を用いて説明す
る。
る。
第１図は本発明の一実施例を説明するための電源電圧
変換回路の構成図である。
変換回路の構成図である。
第１図に示すように、本実施例は差動増幅器としてオ
ペアンプを例示しているが、実際には差動増幅器であれ
ばそれに限ることはない。本実施例はレファレンス電圧
を発生するレファレンス電圧発生回路１と、このレファ
レンス電圧（VREF）発生回路１からの出力を一方の入力
とし、且つintVCC出力をフィードバックして他方の入力
とし、その差電圧を増幅して出力する差動増幅器２と、
intVCCのノードへ電流を供給し負荷を駆動するドライバ
回路３とを備えている。このレファレンス電圧発生回路
１は外部より与えられる電源電圧VCCを変換してある値
の電圧値を提供する回路であれば任意の形式の回路でよ
い。また、負荷ドライバ回路３は外部電源VCCより内部
電源線intVCCに電流を供給する回路であり、第１図では
Ｐチャネル型MOSFETで例示しているが、これも前記目的
を果たすものであればＮチャネル型MOSFETでも、バイポ
ーラトランジスタでも、あるいは複数のトランジスタよ
りなる回路を用いてもよい。
ペアンプを例示しているが、実際には差動増幅器であれ
ばそれに限ることはない。本実施例はレファレンス電圧
を発生するレファレンス電圧発生回路１と、このレファ
レンス電圧（VREF）発生回路１からの出力を一方の入力
とし、且つintVCC出力をフィードバックして他方の入力
とし、その差電圧を増幅して出力する差動増幅器２と、
intVCCのノードへ電流を供給し負荷を駆動するドライバ
回路３とを備えている。このレファレンス電圧発生回路
１は外部より与えられる電源電圧VCCを変換してある値
の電圧値を提供する回路であれば任意の形式の回路でよ
い。また、負荷ドライバ回路３は外部電源VCCより内部
電源線intVCCに電流を供給する回路であり、第１図では
Ｐチャネル型MOSFETで例示しているが、これも前記目的
を果たすものであればＮチャネル型MOSFETでも、バイポ
ーラトランジスタでも、あるいは複数のトランジスタよ
りなる回路を用いてもよい。
ここで、本発明の特徴的な点は、差動増幅器２に内蔵
されたトランジスタQSW1と、負荷ドライブ回路３を構成
するＰチャネルMISFETのゲートに接続されるトランジス
タQSW2とを設けることにある。これらのトランジスタ
は、QSW1が非動作時に差動増幅器２を非活性化するよう
に設けられたスイッチであり、QSW2が非動作時に負荷ド
ライバ回路３を遮断するように設けられたスイッチであ
る。制御信号CLK1によって差動増幅器２を活性化／非活
性化させるスイッチ（QSW1）を、前述したように、差動
増幅器内部に設け、また制御信号CLK2によりドライバ回
路３を制御するスイッ（QSW2）として差動増幅器２の出
力ノードOUTと電源VCCの間にトランスファゲートを設け
ている。本例では、ドライバ回路３がPMOSFETであるの
で、このトランスファゲートQSW2を閉じ、ドライバ３を
構成するPMOSFETのゲートにVCC＝5Vをかけることによっ
てドライバ３を非活性化できる。
されたトランジスタQSW1と、負荷ドライブ回路３を構成
するＰチャネルMISFETのゲートに接続されるトランジス
タQSW2とを設けることにある。これらのトランジスタ
は、QSW1が非動作時に差動増幅器２を非活性化するよう
に設けられたスイッチであり、QSW2が非動作時に負荷ド
ライバ回路３を遮断するように設けられたスイッチであ
る。制御信号CLK1によって差動増幅器２を活性化／非活
性化させるスイッチ（QSW1）を、前述したように、差動
増幅器内部に設け、また制御信号CLK2によりドライバ回
路３を制御するスイッ（QSW2）として差動増幅器２の出
力ノードOUTと電源VCCの間にトランスファゲートを設け
ている。本例では、ドライバ回路３がPMOSFETであるの
で、このトランスファゲートQSW2を閉じ、ドライバ３を
構成するPMOSFETのゲートにVCC＝5Vをかけることによっ
てドライバ３を非活性化できる。
もちろん、本発明の変換回路としては、上述した回路
に限ることなく、QSW1は差動増幅器２の活性化／非活性
化の制御を、QSW2はドライバ回路３の活性化／非活性化
の制御を、それぞれ行なう機能を果たすことができるス
イッチであればよい。このQSW1、QSW2のスイッチの設け
方等は実際の差動増幅器やドライバ回路の構造等により
異なる。また、QSW1およびQSW2の制御信号CLK1,CLK2は
同じ信号を用いてもよいし、別の信号を用いてもよい。
この制御信号CLK1,CLK2のタイミングも回路により異な
るが、基本は動作時にスイッチQSW1を導通状態に、QSW2
を非導通状態にして働かせ、非動作時には逆にQSW1を非
動通状態に、QSW2を導通状態として電源電圧変換回路を
非活性化するという点である。
に限ることなく、QSW1は差動増幅器２の活性化／非活性
化の制御を、QSW2はドライバ回路３の活性化／非活性化
の制御を、それぞれ行なう機能を果たすことができるス
イッチであればよい。このQSW1、QSW2のスイッチの設け
方等は実際の差動増幅器やドライバ回路の構造等により
異なる。また、QSW1およびQSW2の制御信号CLK1,CLK2は
同じ信号を用いてもよいし、別の信号を用いてもよい。
この制御信号CLK1,CLK2のタイミングも回路により異な
るが、基本は動作時にスイッチQSW1を導通状態に、QSW2
を非導通状態にして働かせ、非動作時には逆にQSW1を非
動通状態に、QSW2を導通状態として電源電圧変換回路を
非活性化するという点である。
かかる構成の電源電圧変換回路により、待機時の低消
費電力化をはかるとともに、その際に不必要な電流を供
給せず、電源電圧変換回路の出力である定電圧のノード
に必要以上の高電位を与えないようにすることができ
る。
費電力化をはかるとともに、その際に不必要な電流を供
給せず、電源電圧変換回路の出力である定電圧のノード
に必要以上の高電位を与えないようにすることができ
る。
以上説明したように、本発明の電源電圧変換回路は第
一のスイッチおよび第二のスイッチを用いることによ
り、差動増幅器の非活性化時にはスタンバイ時の消費電
力を零とするので、消費電力の大幅な削減がはかれると
いう効果があるとともに、非活性時に負荷ドライバ回路
を働かさないので、必要以上の高電位を供給することが
ないという効果がある。
一のスイッチおよび第二のスイッチを用いることによ
り、差動増幅器の非活性化時にはスタンバイ時の消費電
力を零とするので、消費電力の大幅な削減がはかれると
いう効果があるとともに、非活性時に負荷ドライバ回路
を働かさないので、必要以上の高電位を供給することが
ないという効果がある。
第１図は本発明の一実施例を説明するための電源電圧変
換回路図、第２図は従来の一例を説明するための電源電
圧変換回路、第３図は第２図に示す電圧変換回路を低消
費電力化するための改善を行なった電源電圧変換回路図
である。 １……レファレンス電圧発生回路、２……差動増幅器、
３……負荷ドライバ回路、QSW1……第一のスイッチ、QS
W2……第二のスイッチ、CKL1,CKL2……制御信号。
換回路図、第２図は従来の一例を説明するための電源電
圧変換回路、第３図は第２図に示す電圧変換回路を低消
費電力化するための改善を行なった電源電圧変換回路図
である。 １……レファレンス電圧発生回路、２……差動増幅器、
３……負荷ドライバ回路、QSW1……第一のスイッチ、QS
W2……第二のスイッチ、CKL1,CKL2……制御信号。
Claims (1)
- 【請求項１】レファレンス電圧を発生するレファレンス
電圧発生回路と、二つの入力端子を有しその一方の入力
端子に前記レファレンス電圧発生回路の出力を印加する
とともに内部に活性化および非活性化を制御するための
第一のスイッチを備えた差動増幅器と、前記差動増幅器
の出力により駆動され前記差動増幅器のもう一方の入力
端子に出力をフィードバックする負荷ドライブ回路と、
前記負荷ドライブ回路の活性化および非活性化を制御す
るとともに、前記第一のスイッチとは逆のタイミングで
動作する第二のスイッチとを有することを特徴とする電
源電圧変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63211227A JP2737943B2 (ja) | 1988-08-24 | 1988-08-24 | 電源電圧変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63211227A JP2737943B2 (ja) | 1988-08-24 | 1988-08-24 | 電源電圧変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0259806A JPH0259806A (ja) | 1990-02-28 |
| JP2737943B2 true JP2737943B2 (ja) | 1998-04-08 |
Family
ID=16602390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63211227A Expired - Lifetime JP2737943B2 (ja) | 1988-08-24 | 1988-08-24 | 電源電圧変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2737943B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7095273B2 (en) | 2001-04-05 | 2006-08-22 | Fujitsu Limited | Voltage generator circuit and method for controlling thereof |
| JP5505000B2 (ja) * | 2010-03-17 | 2014-05-28 | 富士通株式会社 | 半導体回路装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2759969B2 (ja) * | 1988-07-29 | 1998-05-28 | ソニー株式会社 | 内部降圧回路 |
-
1988
- 1988-08-24 JP JP63211227A patent/JP2737943B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0259806A (ja) | 1990-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6549474B2 (en) | Method and circuit for regulating the output voltage from a charge pump circuit, and memory device using same | |
| US6304469B1 (en) | Charge pump circuit including level shifters for threshold voltage cancellation and clock signal boosting, and memory device using same | |
| KR100284296B1 (ko) | 내부전원 발생회로 | |
| US4074148A (en) | Address buffer circuit in semiconductor memory | |
| JPH07182860A (ja) | 半導体メモリ装置のワード線駆動回路 | |
| JP3879892B2 (ja) | 半導体メモリ装置 | |
| KR910001532B1 (ko) | 시프트레지스터를 사용한 메모리장치 | |
| JP3204132B2 (ja) | 駆動回路 | |
| US6326837B1 (en) | Data processing circuit having a waiting mode | |
| JP2734551B2 (ja) | 電源電圧変換回路 | |
| TW403911B (en) | Boosted voltage driver | |
| JPH03196208A (ja) | パワー・ブースト・システムを備えた電圧レギュレータ装置 | |
| JPH07220472A (ja) | 内部電源回路 | |
| KR0173934B1 (ko) | 내부전원전압 공급장치 | |
| KR960042726A (ko) | 외부제어신호에 적응 동작하는 승압회로를 갖는 반도체 메모리 장치 | |
| JP2737943B2 (ja) | 電源電圧変換回路 | |
| JPH02268018A (ja) | Ｔｔｌ―ｃｍｏｓレベルトランスレータ | |
| US4843258A (en) | Drive circuit with a ring oscillator for a semiconductor device | |
| US4195238A (en) | Address buffer circuit in semiconductor memory | |
| JP2643325B2 (ja) | 電源電圧変換回路 | |
| JPH1074394A (ja) | 半導体記憶装置 | |
| US20010026189A1 (en) | Intermediate voltage control circuit having reduced power consumption five | |
| JPH0793987A (ja) | 半導体集積回路装置 | |
| JP3179419B2 (ja) | 昇圧回路装置 | |
| JP3370256B2 (ja) | 分周器およびクロック生成回路 |