KR940008150B1 - 반도체 메모리 장치의 백바이어스레벨 감지회로 - Google Patents

Abstract

내용 없음.

Description

반도체 메모리 장치의 백바이어스레벨 감지회로

제1도는 백바이어스 제너레이터의 기본구성을 보여주는 블럭다이어그램.

제2도는 종래의 백바이어스 레벨감지회로의 써키트다이어그램.

제3도는 제2도에 따른 동작파형도.

제4도는 본 발명에 따른 백바이어스 레벨감지회로의 일실시예.

제5도는 본 발명에 따른 백바이어스 레벨감지회로의 다른 일시예.

제6도는 본 발명에 따른 백바이어스 레벨감지회로를 제1도의 백바이어스 제너레이터에 적용한 실시예.

제7도는 본 발명에 따른 전압파형도.

본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 백바이어스 제너레이터이 백바이어스 레벨감지회로에 관한 것이다.

일반적으로 반도체 기판상에 집적된 반도체 메모리장치에서는, 모오스 트랜지스터들의 드레쉬홀드전압의 안정화, 기생용량(parasitic capacitance)의 감소 및 외부 신호의 언더슈트(undershoot)로 인한 오동작 방지 등을 위하여, 기판에 소정레벨의 음전압을 인가시켜 준다. 디램(dynamic RAM)의 경우 메모리셀이 엔형의 모오스트랜지스터 및 엔형의 도전성을 가지며 폴리실리콘(또는 엔형의 확산영역)으로된 캐패시터로 구성되어 있는 경우에, 기판측(또는 캐패시터의 플레이트전극)에 일정한 레벨의 음전압(-2V∼-2.5V)을 인가시켜 주어야 한다. 이 정전압을 백바이어스전압(back-bias voltage) 또는 기판전압(substrate voltage)이라고 한다.

일반적으로 백바이어스전압을 발생시키는 장치(이하"백바이어스 제너레이터"라 칭함)는, 백바이어스전압을 소정레벨의 음전압으로 만들기 위한 펌프회로와, 상기 펌프회로를 구동시키기 위한 오실레이터와, 현재의 백바이어스 전압레벨을 감지하고 이 감지결과에 따라 상기 오실레이터의 구동을 제어하기 위한 백바이어스 감지회로로 구성된다. 상기와 같은 백바이어스 제너레이터의 개략적인 구성이 제1도에 도시되어 있다.

제1도에서, 오실레이터(100)는 통상 인버터체인으로 구성되어 있으며, 펌프회로(300)는 드라이버(200)를 통하여 인가되는 상기 오실레이터(100)의 출력인 펌핑클럭에 응답하여 백바이어스전압 VBB을 펌핑하는 캐패시터를 구비하고 있다. 그리고, 상기 백바이어스전압 VBB와 상기 오실레이터사이의 궤환경로에 구비된 백바이어스레벨 감지회로(400)는, 상기 백바이어스전압 VBB의 현재의 레벨을 감지한 결과에 따라 오실레이터(100)의 출력상태를 변화시킨다. 즉, 현재의 백바이어스전압의 레벨이 원하는 레벨보다 낮은 절대값을 가지고 있는 상태라면(이때에는 백바이어스전압레벨의 절대값을 상승시켜야 하므로), 상기 백바이어스레벨 감지회로(400)는 이 상태를 오실레이터(100)에 반영시키고, 오실레이터(100)는 백바이어스레벨 감지회로(400)의 출력에 의하여 상기 펌프회로(300)를 활성화시키는 신호(또는 펌핑클럭)를 출력한다. 그 결과 상기 펌프회로(300)는 펌핑동작을 수행하여 현재 레벨이 저하된 백바이어스전압 VBB을 소정의 원하는 레벨까지 만들어 준다. 본 명세서상에서 백바이어스 레벨의 크기는 절대값을 기준으로 함을 알아두기 바란다. 반대로, 현재의 백바이어스전압 VBB의 레벨이 소정의 원하는 레벨보다 높은 상태에 있다면(이때에는 백바이어스전압의 레벨을 떨어뜨려야 하므로), 마찬가지로 현재의 상태를 반영하는 상기 백바이어스레벨 감지회로(400)의 출력에 의하여 오실레이터(100)는 상기 펌프회로(300)가 더이상 펌핑동작을 하지 못하도록 하는 출력을 발생시킨다.

상기와 같은 동작을 행하는 백바이어스 레벨감지회로에 있어서는, 무엇보다도 백바이어스 전압자체에 직접적으로 영향을 주지않으면서 효율적인 감지동작을 수행하는 것이 필요하다. 종래에 개시된 백바이어스레벨 감지회로의 구성의 일례는 저항 또는 저항성소자들로 구성된 분압회로(voltage divider)를 사용한 것이 있다. 이는 미합중국 특허 제4,471,290호(1984년 9월 11일 등록)에 개시된 것으로서, 상기 특허에서의 백바이어스레벨 감지회로는, 백바이어스전압과 접지전압사이에 직렬연결된 저항 R1,R2로 구성된 분압회로를 포함하고 있다. 상기 두개의 저항사이의 노드는 레벨센서의 입력에 연결되어 있다. 그래서, 상기 분압회로의 노드에는 항상(R2/(R1+R2))VBB의 전압이 형성되어 있고, 이 분압된 전압레벨이 상기 레벨센서에서 소정의 기준레벨과 비교된다. 이 레벨센서는 상기 비교결과를 오실레이터로 반영한다.

그러나, 상기 특허에서는 저항 R1과 R2를 통하여 백바이어스전압단과 접지전압단사이에 전류가 항상 흐르기 때문에, 상술한 기판내의 홀(hole)들에 의한 백바이어스전압의 디그리데이션(degradation)외에 상기 저항들을 통한 전류(예를들면, 접지전압단에서 백바이어스 전압단으로의 전류)에 의한 디그리데이션이 유발될 수 있다.

종래의 감지회로로서의 또다른 형태가 제2도에 도시되어 있다. 제2도의 백바이어스레벨 감지회로(4)는 모오스 트랜지스터를 다이오드형태로 접속함에 의한 정류특성을 이용한 것이다. 제2도를 참조하면, 전원전압단(Vcc)으로부터 직렬연결된 두개의 모오스 트랜지스터(21,23)의 사이에 위치한 출력노드(22)와, 상기 출력노드에 연결되는 지연회로(26)와, 채널의 일단과 게이트가 상기 백바이어스전압단 VBB에 접속되고 채널의 차단이 상기 n모오스 트랜지스터(23)의 채널과 연결된 p모오스 트랜지스터(24)로 구성되어 있다. 상기 출력노드(22)의 전위는 지연회로(26)를 통하여 제1도의 오실레이터(100)로 인가된다.

도시된 바와같이, p모오스 트랜지스터(21)와 n모오스 트랜지스터(23)는 항상 턴온되어 있으므로, 출력노드(22)의 전압레벨은 상기 p모오스 트랜지스터(21)와 n모오스 트랜지스터(23) 및 p모오스 트랜지스터(24)의 저항비에 의하여 결정되기 때문에, 제2도의 회로는 저항수단 또는 분압수단으로 작용한다. 또한 출력노드(22)의 전위는 상기 트랜지스터들(21,23,24)의 크기에 의해 미리 조정할 수 있다(VBBD).

제3도의 파형도를 참조하여 상기 제2도의 종래의 백바이어스 레벨감지회로의 동작을 살펴본다. 제3도에서는 시간(T)에 따라 백바이어스전압 VBB(A), 전원전압단(Vcc)에서 백바이어스전압단(VBB)로 흐르는 패스전류 1×(B), 출력노드(22)의 전위 V22(C), 지연회로(26)의 출력전압 V26 (D), 오실레이터(100)의 출력전압 VOSC(E)를 각각 나타내고 있다. 상기 패스전류 Ix는 백바이어스전압 VBB의 레벨이 증가함에 따라서 커진다. 제3도의 (a)에 도시된 바와같이, 시각 t1이전에 있어서는 VBB가 VBBD보다 더 낮은 음의 값(더 큰 절대치)을 가진 상태이므로, 상기 패스전류 Ix는 증가하고 있다. 이는 상기 백바이어스전압단으로 전류가 흘러 들어감을 의미하기 때문에, 결과적으로 백바이어스전압 VBB의 레벨이 상기 패스전류 Ix로 인하여(기판의 홀전류에 의한 영향과 함께) 원하지 않게 상승한다(백바이어스 전압의 디그리데이션(degradation). 시각 t1에서는 VBB가 VBBD와 같아지는 시점이고, 시각 t1이후부터는 VBB가 VBBD보다 작은 절대치를 가진 상태이므로 상기 패스전류 Ix는 감소하기 시작하고 출력노드(22)의 전위 V22는 상승하기 시작한다. 이때 백바이어스전압 VBB도 유입되는 패스전류 Ix가 줄어들고 상기 출력노드(22)의 전위가 "하이"상태로 인식된 후, 지연회로(26)의 출력이 오실레이터(100)에 "하이"상태로 입력된다(제3도의 (d)). 그러면 오실레이터(100)는 인에이블상태가 되어 제3도의 (e)와 같은 펌핑클럭을 펌프회로(300)로 공급하며 이것에 의하여 상기 펌프회로(300)가 시각 t2부터 백바이어스전압 펌핑동작을 시작한다. 펌핑에 의하여 백바이어스전압 VBB이 소정의 레벨로 가고 있는 중에, 시각 t3에서 VBB의 레벨이 VBBD를 넘어 서게되면, 상기 출력노드전위 VDD는 낮아지고, 이것에 의하여 상기 오실레이터(100)에는 "로우"상태의 신호가 입력되기 때문에, 펌핑동작이 중단된다(시각 t4). 시각 t4에서 펌핑동작이 끝나는 순간에도 상기 패스전류 Ix는 계속 백바이어스전압단 VBB로 흐르고 있기 때문에, 상기 백바이어스전압은 다시 저레벨쪽으로 향한다. 그러다가 상기 백바이어스전압 VBB가 VBBD보다 낮은 레벨로 떨어지면, 다시 상기 시각 t1으로 부터의 과정과 같은 현상들이 반복된다.

상술한 바와같이, 제2도에 도시된 종래의 회로에서는 백바이어스전압단(VBB)이 백바이어스전압을 감지하는 전류에 의해 직접적으로 영향을 받도록 설계되어 있기 때문에, 백바이어스전압을 디그리데이션시키는 고유의 원인 즉 기판의 홀전류에 의한 것 외에 상기 패스전류(백바이어스전압의 레벨을 감지하는 전류가 됨)에 의한 악영향이 유발되는 것이다. 이는 결과적으로 오실레이터 및 펌프회로의 잦은 동작/비동작상태를 불가피하게 만들기 때문에, 백바이어스제너레이터의 전체 소비전류의 상승은 물론 회로의 신뢰성(특히 백바이어스레벨감지회로의 신뢰성)을 저하시키는 문제점이 있다.

더우기 제3도의(a)에 도시된 바와같이, 펌핑에 의하여 백바이어스전압이 급격하게 소정의 레벨로 가는 순간에 백바이어스전압단에서는 피크전류가 발생되고, 이러한 피크전류가 상기와 같이 잦은 펌핑동작에 따라 빈번하게 생기면 회로의 오동작 내지는 칩의 불량화를 초래함은 물론, 상기 p모오스 트랜지스터(24)의 게이트 산화막의 졀연파괴를 쉽게 일으킬 수 있다. 전술한 미국특허에 개시된 것이나, 제2도의 회로의 경우나 모두 백바이어스전압이 그것의 감지전류에 의해 직접적으로 영향을 받는다는 점에서 동일한 악현상을 유발시킬 수 있으며, 이들 외에 상술한 종래의 회로와 같은 백바이어스레벨 감지방식을 채택하고 있는 다른 종래의 회로들에 있어서도 마찬가지일 것이다.

따라서 본 발명의 목적은 백바이어스 제너레이터에 있어서 신뢰성이 높은 백바이어스레벨 감지동작을 수행할 수 있는 회로를 제공함에 있다.

또한 본 발명의 다른 목적은 백바이어스 제너레이터에 있어서 전체의 동작소비전류를 줄일 수 있는 회로를 제공함에 있다.

상기 목적들을 달성하기 위하여 본 발명은, 기판에 소정레벨의 기판전압을 공급하는 펌프회로를 갖는 반도체 메모리장치에서 상기 기판전압의 레벨을 검출하여 상기 펌프회로의 동작을 제어하기 위한 제어신호를 출력하는 감지노드를 가지는 기판전압레벨 감지회로에 있어서, 상기 감지노드에 일정레벨의 바이어스전압을 공급하는 수단과, 상기 감지노드와 접지단 사이에 채널이 접속되고 상기 채널의 도통되는 정도가 상기 기판 전압의 크기에 제어되는 감지용 절연게이트 트랜지스터를 구비함을 특징으로 한다.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.

제4도는 본 발명에 따른 백바이어스레벨 감지회로의 일실시예를 보여준다. 제4도에서, 피모오스 트랜지스터(31) 및 엔모오스 트랜지스터(33)와 지연회로(36)는 제2도의 p모오스 트랜지스터(21) 및 n모오스 트랜지스터(23)와 지연회로(26)와 동일한 방식으로 구성되어 있다. 그러나, 상기 엔모오스 트랜지스터(33)와 접지전압단 Vss사이에는 게이트가 백바이어스전압 VBB에 접속된 피모오스 트랜지스터(34)가 설치되어 있다. 피모오스 트랜지스터(31) 및 엔모오스 트랜지스터(33)의 채널들사이에 위치한 감지노드(32)의 전위는 상기 모오스 트랜지스터(34)의 동작상태에 따라 결정된다.

제5도는 본 발명의 다른 실시예는 보여준다. 제5도에서는 도시된 바와같이, 채널의 일단이 게이트에 각각 접속된 피모오스 트랜지스터들(41,44,46)이 전원전압 단 Vcc와 접지전압단 Vss사이에 직렬연결되어 있다. 상기 피모오스 트랜지스터(44 및 46)사이에는 바이어스노드(45)가 위치한다. 상기 피모오스 트랜지스터들(41,44,46)과 바이어스노드(45)는 하나의 바이어스회로를 구성하며, 상기 피모오스 트랜지스터들이 동일한 사이즈(size)를 가진다면 바이어스노드(45)의 전위는 (1/3)Vcc가 된다. 사기 바이어스노드(45)는 전원 전압단 Vcc와 감지노드(49)사이에 채널이 연결된 피모오스 트랜지스터(48)의 게이트에 접속된다. 상기 피모오스 트랜지스터(48)는 바이어스노드(45)의 일정전압을 게이트로 받기 때문에, 상기 감지노드(49)로 일정한 전류를 흘려 충전시키기 위한 부하소자로 사용된다. 상기 감지노드(49)와 접지전압단 Vss 사이에는 게이트가 백바이어스전압 VBB에 접속된 피모오스 트랜지스터(50)가 설치되어 있다. 제5도의 실시예에 있어서도, 상기 제4도의 실시예에서와 마찬가지로, 감지노드(49)의 전위는 상기 피모오스 트랜지스터(50)의 동작상태에 따라 결정된다.

제4도와 제5도에 있어서, 백바이어스전압 VBB에 접속된 게이트를 가지는 트랜지스터(34) 및 (50)이 모두 피모오스 트랜지스터로 되어 있으나, 절연된 게이트등에 의하여 채널의 전류가 제어될 수 있는 다른 반도체소자로써도 같은 구성방식에 의하여 채용할 수 있음을 알아두기 바란다.

제6도는 본 발명에 따른 제5도의 백바이어스레벨 감지회로(40)를 백바이어스제너레이터에 실장한 경우의 전체회로를 나타낸다. 도시된 바와같이, 백바이어스전압 VBB은 펌프회로(300)의 출력단과 백바이어스 레벨 감지회로(40)의 피모오스 트랜지스터(50)의 게이트에 공통으로 접속되어 있다. 상기 백바이어스레벨 감지회로(40)의 감지노드(49)는 지연회로(51)를 통하여 오실레이터(100)의 입력용 낸드게이트(61)의 일입력단에 연결되어 있다. 상기 낸드게이트(61)의 일입력단의 논리상태에 의하여 오실레이터(100)의 인에이블 또는 디스에이블상태가 결정됨은 쉽게 알 수 있다. 상기 오실레이터(100)는 통상적으로 잘 알려진 것으로서, 인버터(62) 및 (63)의 각 출력(101) 및 (102)이 드라이버(200)를 통하여 펌프회로(300)로 공급된다. 상기 펌프회로(300)는 피모오스 캐패시터들 및 피모오스 트랜지스터들로 구성되어 있기 때문에, 펌핑신호선(301,302,303,304)로 들어오는 펌핑클럭이 "로우"상태일 때에 백바이어스전압 VBB을 절대치가 높아지는 음의 레벨로 펌핑할 수 있음을 알 수 있다.

상기 제6도의 회로에서, 백바이어스레벨 감지회로(40)를 제외한 오실레이터(100), 드라이버(200) 및 펌프회로(300)는 상기 제1도와 같은 백바이어스 제너레이터에서 사용될 수 있는 공지의 것들이다.

제7도는 본 발명에 따른 백바이어스레벨 감지동작과 그에 따른 백바이어스 제너레이터의 동작을 설명하기 위한 파형도이다. 제7도에는, 시간 T에 따른, 백바이어스전압 VBB의 레벨변화(A), 백바이어스레벨 감지회로에서 피모오스 트랜지스터(50)를 통해 접지전압단 Vss로 흐르는 전류 150의 변화(B), 상기 전류 150에 따라 변동하는 감지노드(49)의 전압 V49의 변화(C), 변화(C), 지연회로(51)의 출력전압 V52(D), 오실레이터(100)의 출력신호 V101 (또는 V102)를 각각 나타낸다.

그러면, 상기 제6도의 회로도와 제7도의 파형도를 참조하여 본 발명에 따른 백바이어스레벨 감지동작의 실시예를 설명한다. 하기의 설명에서는, 제6도에 도시된 바와같이, 본 발명의 다른 실시예인 제5도의 백바이어스레벨 감지회로(40)를 채용한 경우에 대하여 동작설명이 되지만, 제4도의 회로(30)를 채용한 경우에도 동일하게 설명될 수 있음을 알아두기 바란다.

먼저, 제7도의 (a)에서, 시각 T11이전에 있어서는, 현재의 백바이어스전압 VBB의 레벨(이하 기술되는 모든 레벨의 크기는 절대치를 기준으로 함)이 백바이어스레벨 감지회로의 감지노드가 펌핑회로를 구동시키는 오실레이터를 인에이블시킬 수 있는 전위 VBBD보다 높은 전위를 가지기 때문에 백바이어스 제너레이터가 동작하지 않는 상태에 있다. 피모오스 트랜지스터(50)의 게이트전압이 되는 상기 백바이어스전압 VBB는 점점 레벨이 낮아지면서 피모오스 트랜지스터(50)의 전도성을 줄이는 쪽으로 간다. 마침내, VBB가 시각 T11을 지나면서 VBBD보다 레벨이 작아지면, 상기 시각 T11이후부터 전류 150의 양은 줄어들기 시작한다. 시각 t11부터, 상기 전류 150이 줄기 시작하면, 감지노드(49)의 전압 V49는 점점 상승한다(제7도의 (c)). 이"하이"상태의 감지노드전압 V49는 지연회로(51)로 입력되고, 상기 지연회로(51)는 소정시간 후에 "하이"상태의 출력신호 V52를 오실레이터(100)에 인가한다(제7도의 (d)). 즉, 현재의 백바이어스 전압 VBB가 디그리데이션된 상태이기 때문에, 이를 펌핑하여 원래의 주어진 레벨로 만들 필요가 있음을 알리는 것이다. 상기 오실레이터(100)에서는, 상기 "하이"상태의 입력신호가 낸드게이트(61)로 입력되었으므로, 인에이블상태가 되고, 인에이블되어 있는 동안(즉 전압 V52가 "하이"상태인 동안)에 인버터(62) 및 (63)을 통하여 제7도의 (e)와 같은 링(ring)신호를 출력한다. 상기 오실레이터(100)에서 링신호가 출력되는 동안(시각 t12에서 시각 t13까지). 펌프회로(300)가 동작함에 의하여 백바이어스전압 VBB은 다시 원하는 레벨로 간다. 상기 백바이어스전압 VBB이 펌핑동작에 의하여 소정의 레벨로 상승하는 중에, 상기 VBBD보다 레벨이 커짐에 의해 감지전류 150이 다시 상승하기 시작하고 감지전압 V49가 하강하기 시작하면, 더이상의 펌핑동작이 필요없는 상태임을 감지하고 오실레이터(100)를 디스에이블시킨다. 이 경우에는 상기 오실레이터(100)의 출력은 물론 드라이버(200)의 출력들이 모두 "로우"상태를 유지하고 있기 때문에, 상기 펌프회로(300)는 펌핑동작을 수행할 수 없다. 그리하여 상기 시각 T13후에 기판내에 홀전류에 의한 백바이어스전압 VBB의 디그리데이션이 일어나고, 그로 인해 상기 감지전류 150이 접지전압단으로 흐르지 않는 한 백바이어스전압은 현재의 레벨을 유지한다.

위로부터 알 수 있는 바와같이, 본 발명에 있어서는 백바이어스전압은 순수하게 기판자체의 고유특성 즉 홀전유에 의해서만 디그리데이션되고, 이로 인해 레벨이 저하될 때 낮아진 백바이어스전압이 상기 오실레이터를 동작시킴에 의해 백바이어스전압을 다시 소정의 원하는 레벨로 상승시킬 수가 있다.

그러나 전술한 종래의 경우에 있어서는, 백바이어스 전압이 백바이어스레벨을 감지하는 감지전류로 인하여 직접적으로 디그레이션됨을 알 수 있기 때문에, 양자에 있어서 감지전류와 백바이어스전압 사이의 관계는 뚜렷한 차이가 있는 것이다.

상기 본 발명의 실시예에 있어서는, 백바이어스전압에 의하여 제어되는 감지용 트랜지스터를 피모오스 트랜지스터로 하였으나, 소정의 동작트립레벨을 가지는 다른 형태의 절연게이트 트랜지스터 또는 반도체소자로도 가능하게 구성할 수 있다.

본 발명에서는 백바이어스전압을 음의 레벨인 경우에 관하여 설명하였으나, 상기 백바이어스전압을 양의 레벨로 하는 경우에는 제4도, 제5도 또는 제6도의 트랜지스터(50)를 양의 드레쉬홀드전압을 가지는 절연게이트 트랜지스터로 구성하고 제6도의 펌프회로(300)를 엔형의 모오스트랜지스터 및 엔형의 모오스캐패시터로 구성하면 가능할 것이다.

또한 본 발명에서는 백바이어스전압을 직접 트랜지스터(50)의 게이트로 인가하였으나, 그 인가방법에 있어서는 본 발명의 기술적 범위내에서 다르게 할 수 있고, 그외에 본 발명에 따른 실시예는 본 발명의 기술적 범위내에서 다양하게 적용될 수 있음을 이 분야에서 통상의 기술지식을 가진 자라면 쉽게 이해할 수 있을 것이다.

그리고 상기 본 발명의 실시예에서 사용하는 전원전압은 반도체 메모리장치의 외부에서 들어오는 외부전원전압을 직접 사용할 수도 있고, 상기 외부전원전압을 소정레벨의 내부전압으로 변환하여 사용할 수도 있다. 이는 상기와 같은 감지회로를 가진 반도체 메모리장치의 동작전압의 범위에 따라 조정할 수 있다.

상술한 바와같이, 본 발명은 반도체 메모리 장치의 백바이어스 제너레이터에 있어서, 백바이어스 전압의 레벨로서 전압감지전류를 제어하고 상기 전압감지전류의 통로와는 백바이어스 전압단의 직접적으로 연결되지 않도록 함으로써, 대기시에 상기 감지전류로 인한 백바이어스 전압의 디그리데이션현상을 줄이는 효과가 있다.

또한 본 발명은 백바이어스 레벨감지회로의 자체적인 동작에 기인한 잦은 펌핑동작을 억제할 수 있기 때문에, 백바이어스 제너레이터의 동작소비전류를 줄이는 이점이 있다. 더우기 본 발명은 디그리데이션되어 있는 백바이어스전압이 소정의 원하는 레벨로 트랜지션될 때 유기되는 백바이어스전압단에서의 피크전압의 발생회수를 줄임으로써, 노이즈가 유지되는 것을 억제할 수 있는 이점이 있다.

Claims (7)

1. 기판에 소정레벨의 기판전압을 공급하는 펌프회로를 갖는 반도체 메모리 장치에서 상기 기판전압의 레벨을 검출하여 상기 펌프회로의 동작을 제어하기 위한 제어신호를 출력하는 감지노드를 기판전압레벨 감지회로에 있어서, 상기 감지노드에 일정레벨의 바이어스전압을 공급하는 바이어스수단과, 상기 감지노드와 접지단 사이에 채널이 접속되고 상기 채널이 도통되는 정도가 상기 기판전압의 레벨에 제어되는 감지용 절연게이트 트랜지스터를 구비함을 특징으로 하는 기판전압레벨 감지회로.
2. 제1도전형의 기판에 소정레벨의 기판전압을 공급할 수 있는 펌프회로와 상기 펌프회로에 펌핑클럭을 공급하는 오실레이터를 가지는 기판전압 발생장치의 기판전압레벨 감지회로에 있어서, 상기 펌프회로의 출력단에 게이트가 접속되고 접지전압단에 채널의 일단이 연결되고 상기 오실레이터의 입력단에 채널의 타단이 연결된 제1도전형의 제1절연게이트 전계효과 트랜지스터와, 상기 제1절연게이트 전계효과 트랜지스터의 채널의 타단과 전원전압단 사이에 채널이 연결되고 일정한 바이어스 전압단에 게이트가 접속된 제1도전형의 제2절연게이트 전계효과 트랜지스터를 구비함을 특징으로 하는 기판전압레벨 감지회로.
3. 제2항에 있어서, 상기 제2절연게이트 전계효과 트랜지스터는 상기 일정한 바이어스 전압의 레벨보다 낮은 레벨의 트레쉬홀드전압을 가짐을 특징으로 하는 기판전압레벨 감지회로.
4. 제2항에 있어서, 상기 제1절연게이트 전계효과 트랜지스터의 채널의 타단과 상기 오실레이터의 입력단사이에 지연회로를 더 구비함을 특징으로 하는 기판전압레벨 감지 회로.
5. 반도체 기판에 소정레벨의 기판전압을 공급할 수 있는 펌프회로와 상기 펌프회로에 펌핑클럭을 공급하는 오실레이터를 가지는 기판전압 발생장치의 기판전압레벨 감지회로에 있어서, 기판전압레벨을 감지하는 노드와, 전원전압단과 상기 노드사이에 연결된 제1정적 저항수단과, 상기 노드에 한쪽 전극이 접속된 제2정적 저항수단과, 상기 제2정적 저항수단의 다른 한쪽전극과 상기 오실레이터의 입력측에 한쪽전극이 공통으로 접속되고 접지전압단에 다른 한쪽전극이 접속되고 상기 펌프회로의 출력단에 제어전극이 접속된 동적 저항수단으로 구성됨을 특징으로 하는 기판전압레벨 감지회로.
6. 제5항에 있어서, 상기 제1정적 저항수단이 접지전압단에 접속된 게이트를 가지는 피채널 모오스 트랜지스터로 됨을 특징으로 하는 기판전압레벨 감지회로.
7. 제5항에 있어서, 상기 제2정적 저항수단이 전원전압단에 접속된 게이트를 가지는 엔채널 모오스 트랜지스터임을 특징으로 하는 기판전압레벨 감지회로.