KR0123849B1 - 반도체 디바이스의 내부 전압발생기 - Google Patents

반도체 디바이스의 내부 전압발생기

Info

Publication number
KR0123849B1
KR0123849B1 KR1019940007354A KR19940007354A KR0123849B1 KR 0123849 B1 KR0123849 B1 KR 0123849B1 KR 1019940007354 A KR1019940007354 A KR 1019940007354A KR 19940007354 A KR19940007354 A KR 19940007354A KR 0123849 B1 KR0123849 B1 KR 0123849B1
Authority
KR
South Korea
Prior art keywords
voltage
current
internal voltage
semiconductor device
oscillation
Prior art date
Application number
KR1019940007354A
Other languages
English (en)
Other versions
KR950030145A (ko
Inventor
최고희
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019940007354A priority Critical patent/KR0123849B1/ko
Priority to DE29522151U priority patent/DE29522151U1/de
Priority to DE19505502A priority patent/DE19505502C2/de
Priority to JP7067470A priority patent/JPH07303369A/ja
Priority to US08/419,212 priority patent/US5561385A/en
Publication of KR950030145A publication Critical patent/KR950030145A/ko
Application granted granted Critical
Publication of KR0123849B1 publication Critical patent/KR0123849B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 반도체 디바이스내에서 필요한 전압을 발생하여 일정한 레벨을 유지하면서 내부전압을 공급하기 위한 반도체 내부전압발생기로서, 클럭신호를 정류하여 직류전압을 발생하는 차지펌퍼와; 제어신호에 의하여 발진주기가 변화도록 된 가변주파수발진기와; 차지펌퍼의 출력전압에 의하여 유지되는 대상전압의 전압레벨을 검출하여 가변주파수발진기를 제어하는 제어신호를 발생시키는 전압제어수단을 구비하여 이루어진다.
가변주파수발진기는 발진기와 전력제어수단을 구비하여 구성되고, 전압제어수단은 전압레벨검출기와 발진제어부를 포함하여 구성된다.

Description

반도체 디바이스의 내부 전압발생기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래 반도체 메모리 디바이스에서 이용되는 전압발생기의 회로도.
제2도는 종래 반도체 메모리 디바이스의 내부 백바이어스 전압발생기의 블록도.
제3도는 본 발명의 반도체 디바이스의 내부 전압발생기의 블록도.
제4도는 본 발명의 반도체 디바이스의 내부 전압발생기의 구체 회로도.
제5도는 본 발명의 다른 실시예의 내부 전압발생기의 구체 회로도.
제6도는 본 발명의 주요 신호 파형을 보인 파형도.
본 발명은 반도체 메모리 디바이스에서 이용되는 전압발생기에 관한 것으로서, 특히 차지펌핑(charge pumping)시 발진 주기를 리니어하게 가변시켜 펌핑량을 제어하는 전압제어수단을 가진 전압발생기로서 백바이어스 전압발생기, 내부고전압(VPP)발생기, 또는 내부파워전압(Vcc)발생기로 이용되기에 적당하도록한 반도체 디바이스에서 이용되는 내부 전압발생기에 관한 것이다.
반도체소자내에는 외부에서 공급되는 전원전압과는 다른 전압을 필요로하는 경우가 있는데, 이런 전압에는 온도와 외부전원의 전압변동의 영향을 줄여서 회로의 신뢰성을 높이기 위하여 모스디바이스의 기판에 가하는 백바이어스전압이라든지, 워드라인 선택시 메모리셀의 패스 트랜지스트의 전압강하를 막으려는 목적으로 워드라인에 가하는 고전압 등을 들수 있다.
이 백바이어스 전압(Vbb라고 한다)발생기는 제2도에 도시된 바와 같이, 제1Vbb 제너레이터(G1) 및 제2Vbb 제너레이터(G2)로 구성된다.
제1Vbb 제너레이터(G1)는 제1발진부(OSC1)와 정류부(REC)로 이루어져 있고, 제2Vbb 제너레이터(G2)는 제2발진부(OSC2)와 정류부(REC)로 이루어져 있다.
제1Vbb 제너레이터(G1) 및 제2Vbb 제너레이터(G2)는 제1도에 보인 바와 같은 전압발생기회로로 구성된다.
세개의 낸드게이트의 제1입력을 각각 직렬로 연결하고 최종의 낸드게이트의 출력을 다시 최초의 낸드게이트의 입력으로 연결하여 발진순환신호가 순환하게 하여 발진기를 만들고, 이 발진기의 출력을 버퍼회로(12)를 거쳐서 펌핑 캐패시터(C1)의 제1전극에 인가한다. 이 캐패시터의 제2전극에는 트랜지스터(16)(17)(각각 정류소자의 기능을 한다)로 정류기가 연결된다.
그리고 3개의 낸드게이트(NAND1,NAND2,NAND3)의 제2입력을 공통으로 콤몬시켜서 발진기 인에이블신호에 연결한다.
여기에서 제2Vbb 제너레이터(G2)의 펌핑 캐패시터는 큰 용량을 사용하고, 제1Vbb 제너레이터(G1)의 캐패시터는 상대적으로 적은 용량의 캐패시터를 사용한다.
이 회로의 전압발생동작은 전원(Vcc)이 인가되고 발진기(OSC)를 동작시키는 발진기인에이블신호 EN이 낸드게이트의 제2입력에 각각 입력되면 발진하게되어 발진출력이 나오게 된다.
이 발진출력신호가 하이(전압상태)일때는 펌핑캐패시터를 구동하는 버퍼회로(12)를 거쳐서 펌핑캐패시터의 제1전극(단자)(14)를 하이로 만든다. 이때 펌핑캐패시터의 제2전극(15)도 카플링 작용에 의하여 하이로 전압이 상승한다.
이 펌핑캐패시터의 제2전극(15) 전위가 +단자의 전위(예 접지전위 GND)보다 높으면 제1정류소자(16)을 도통시켜서 +단자의 전위와 연결한다.
다음에 이 발진출력신호가 로우(전압상태)로 변하면, 펌핑캐패시터를 구동하는 버퍼회로(12)를 거쳐서 펌핑캐패시터의 제1전극(14)이 로우가 되고, 펌핑캐패시터의 제2전극(15)도 카플링 작용에 의하여 로우로 전압이 하강한다.
그러면 펌핑캐패시터의 제2전극(15) 전위가 +단자의 전위보다 낮아져서 제1정류소자(16)를 부도통되게 하고, 펌핑캐패시터의 제2전극(15) 전위가 -단자의 전위(예 백바이어스전위 -Vbb)보다 낮아지면 제2정류소자(17)을 도통시켜서 -단자의 전위와 연결한다.
다음에 이 발진출력신호가 다시 하이로 되어 동작을 되풀이 하게 되어, 결국 +단자의 전자를 -단자쪽으로 이동시키는 펌핑동작을 하게 되어 전압을 발생시킨다.
이렇게 동작하는 제1Vbb 제너레이터(G1)에 의한 마이너스 전압발생량은 매우 미약하여 스탠바이(STAND-BY)시 칩이 동작되지 않을 때의 트랜지스터들의 누설량 만큼만 보상할 정도로 설계된다.
그리고, 제2Vbb 제너레이터(G2)에 의한 마이너스 전압발생량은 많게하여 반도체 디바이스가 정상적으로 동작할 때의 트랜지스터들의 누설량 만큼을 보상하게 설계된다.
전압발생량을 많게 할려면 펌핑캐패시터를 구동하는 버퍼회로의 용량을 크게함과 아울러 펌핑캐패시터 및 정류소자의 크기도 크게 한다.
또 칩에 처음 파워를 인가할 때 VBB를 빠르게 원하는 수준의 전압까지 상승시켜 주기 위해서 부스트 펌프를 사용하는 경우도 있는데, 이는 칩에 처음 파워를 인가하는 것을 파워 업 디덱터에서 검출해서 발진주파수를 높게하여 펌핑동작을 고속으로 일으키도록 한다.
제2도의 회로에서 계속해서 마이너스 전압이 인가되어 Vbb의 전압 레벨이 일정치 이하가 되면 백바이어스 전압검출부(VLD부)에서 백바이어스 전압검출신호를 내보내어 전압발생기 인에이블신호가 공급되지 못하게 하여 전압을 일정하게 유지되게 한다.
이외에도 미국 특허 제4,794,278호, 제4,964,082호, 제4,985,869호등에 백바이어스 발생기에 관한 기술들이 공개되어 있는데, 이러한 종래 기술에서는 칩이 스탠바이 상태일 경우는, 대부분의 트랜지스터들이 오프상태이고, 이퀄라이저 또는 프리차지 트랜지스터 등만의 동작으로 누설전류의 양은 상대적으로 적게되므로 이 상태에서는 드라이빙 능력이 작은 Vbb 제너레이터만을 동작시켜 스탠바이시 전력소모를 줄이고, 칩이 액티브로 되거나 Vbb 전압 레벨이 소정레벨(-3Vth)이 되지않은 경우에는 드라이빙 능력이 큰 Vbb 제너레이터를 동작시켜서 칩이 액티브되어 많은 트랜지스터들이 동작되면서 상대적으로 많은 누설전류로 인하여 Vbb 전압이 상승하려는 것을 막을 수 있게 하고 있다.
이러한 종래의 전압발생기는 발진 주기가 고정되기 때문에, 액티브(Active)와 스탠바이(Stand-by) 두 경우에 동작상태가 변하는 다수의 트랜지스터들의 동작으로 인한 누설전류에 민감하게 동작하지 못하고, 누설전류의 평균을 구해 발진주기를 결정해야하며, 큰 펌핑캐패시터를 동작시키기 위한 피크 전류가 높게되어 전압변동을 야기하고 반도체 메모리 디바이스의 신뢰성이 저하되는 문제점이 발생하게 된다.
종래의 백바이어스발생기의 동작 콘트롤을 타이밍 콘트롤 회로의 제어에 의해서 적당한 시점에 디지탈적으로 온/오프시키도록 제어하므로써 회로동작상태에 따라 각각 동작하는 주파수 범위가 다른 발진기를 여러개 구비하고 이들을 제어해서 알맞은 주파수의 발진주파수를 얻게되며 이를 이용해서 부전압을 얻게되므로서 여러개의 발진기 및 제어회로들이 필요하게 되고 따라서 회로구성이 복잡하게 되며 발생기를 리니어하게 제어하지 못하므로써 정밀한 VBB 전압 제어가 어렵게 된다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 반도체 메모리 디바이스에서 이용되는 내부전압발생기, 특히 백바이어스전압발생기, 내부고전압발생기, 또는 내부파워전압발생기로 이용되기에 적당하도록 차지펌핑량을 발진 주기를 제어하여 단위 시간당 펌핑되는 전력발생량을 리니어하게 제어하여 전압을 일정하게 유지시키려는 것이다.
종래와 같이 대용량 차지펌퍼와 소용량 차지펌퍼를 사용하여 스탠바이시, 칩 동작시, 파우어-업시 적당한 차지펌퍼를 선택하여 동작시키는 방법을 사용하지 아니하고, 발진 주기를 리니어하게 변화시켜 펌핑회수를 조절하므로써 부하변동에 리니어하게 대응하도록 하기위한 것이다.
그래서 상대적으로 큰 캐패시터를 사용할 필요가 없고 큰 캐패시터를 구동하기 위한 트랜지스터의 사이즈가 크지 아니하여도 되므로 피크 전류를 줄일 수 있으며, 발진 주기도 목적에 따라 조절 가능하므로 손쉽게 단위 시간당 펌핑 차지량을 크게 하거나 작게 할 수 있도록 하기위한 것이다.
본 발명은 반도체 디바이스내에서 필요한 전압을 발생하여 일정한 레벨을 유지하면서 내부전압을 공급하기 위한 반도체 내부전압발생기로서, 클럭신호를 정류하여 직류전압을 발생하는 차지펌퍼와; 제어신호에 의하여 발진주기가 변화토록 된 가변주파수발진기와; 차지펌퍼의 출력전압에 의하여 유지되는 대상전압의 전압레벨을 검출하여 가변주파수발진기를 제어하는 제어신호를 발생시키는 전압제어수단을 구비하여 이루어진다.
가변주파수발진기는, 홀수개의 반전소자를 체인형태로 연결하여 발진기와, 각 반전소자에 공급하는 전력을 제어신호에 의하여 제어하는 전력제어수단을 구비하여 구성되고, 전력제어수단은 반전소자와 전원 사이에 모스트랜지스터를 삽입하고, 모스트랜지스터의 게이트전압을 제어신호에 연결하여 공급되는 전류량을 제어하는 방식으로 된 것이다. 이 가변주파수발진기는 제어신호에 따라 리니어하게 발진주파수가 변화될 수 있도록 된다.
전압제어수단은, 기준전압레벨과 현재의 내부전압의 차이를 검출하여 신호전압을 발생하는 전압레벨검출기와, 전압레벨검출기의 신호전압을 받아서 신호전압의 크기에 상응하는 전류를 흐르게 하는 전류전압의 형태로 제어신호를 발생하는 발진제어부를 포함하여 구성된다.
발진제어부는, 신호전압을 게이트로 받아서 전압검출전류 Idet를 흘리는 하나의 모스트랜지스터와, 전류 Idet의 크기에 비례하는 콘트롤전류 Ictl을 흐르게 하는 전류밀러로 구성되고, 콘트롤전류 Ictl을 흐르게하는 전류밀러는 전압검출전류 Idet를 받아서 콘트롤전류 Ictl를 흐르게하고 이 Ictl에 대응하는 전류전압을 발생하는 제1전류밀러와, 콘트롤전류 Ictl를 받아서 이 Ictl에 대응하는 전류전압을 발생하는 제2전류밀러를 포함한다.
가변주파수발진기와 차지펌퍼 사이에 발진파형을 증폭하고 구형파로 만드는 인버터로 구성된 구동회로를 추가로 구비하면 더욱 효과적이다.
전압레벨검출기는 다수의 pMOS 트랜지스터와 다수의 nMOS 트랜지스터를 직렬로 연결하고 제일처음 pMOS 트랜지스터는 전원에 연결하고, 제일마지막 nMOS 트랜지스터는 내부전압단자에 연결하여 구성된다.
또 가변주파수발진기는, 홀수개의 반전소자를 직렬로 연결하여 출력측은 플립플롭의 세트입력에 연결하고 입력측은 플립플롭의 Q출력에 연결하며, 다른 홀수개의 반전소자를 직렬로 연결하여 출력측은 플립플롭의 리세트입력에 연결하고 입력측은 플립플롭의 *Q출력에 연결하여서 된 발진기를 포함하여 구성할 수도 있다.
이 경우에는 반전소자 중 하나이상에 전원전력이 제어되면서 공급되게 구성되고, 반전소자의 하나의 출력측에는 일정한 크기의 캐패시터가 출력과 접지사이에 연결되어서, 캐패시터의 크기와 제어되면 공급되는 전력량에 따라 발진주파수가 변화되도록 한다.
반전소자는 역시 pMOS 트랜지스터와 nMOS 트랜지스터를 직렬로 연결하여 구성한 인버터를 이용한다.
전압제어수단은, 기준전압레벨과 현재의 내부전압의 차이를 검출하여 신호전압을 발생하는 전압레벨검출기와, 전압레벨검출기의 신호전압을 받아서 신호전압의 크기에 상응하는 제어전류를 발생하는 발진제어부를 포함하여 구성되는데, 발진제어부는 신호전압을 게이트로 받아서 전압검출 전류 Idet를 흘리는 하나의 모스트랜지스터와, 전류 Idet의 크기에 비례하는 제어전류 Ictl을 흐르게 하는 전류밀러로 구성된다.
전원전력이 제어되면서 공급되는 반전소자는 첫번째 인버터이며, 첫번째 인버터에는 발진제어부의 전류밀러를 통하여 제어전류가 공급되도록 구성한다.
이하 첨부된 도면에 의해 본 발명의 일실시예인 백바이어스발생기를 상세히 설명한다.
제3도는 본 발명의 블록도이고, 제4도는 구체적인 회로도이며, 제5도는 본 발명의 또 다른 구체적인 실시예를 보인 회로도이고, 제6도는 제4도의 백바이어스전압발생기의 동작 타이밍도이다.
본 발명은 제3도에 도시한 블록도와 같이, 클럭신호를 정류하여 직류전압을 발생하는 차지펌퍼(31)와, 제어신호에 의하여 발진주기가 변화도록 구성된 가변주파수발진기(33)와, 차지펌퍼의 출력전압에 의하여 유지되는 대상전압 Vout의 전압레벨을 검출하여 가변주파수의 제어신호 Sc을 발생시키는 전압제어수단(35)을 구비한다.
가변주파수발진기는 입력신호를 반전시켜 출력하는 반전소자(인버터)의 출력을 입력측으로 피드백시켜서 발진시키는데, 신호가 반전소자를 통하여 전달될 때 전달되는 시간을 제어하여 발진 주파수를 변화시키는 방법을 이용한다. 즉 반전소자의 신호전달시간을 길게하면 클럭주파수가 적어지고, 반대로 반전소자의 신호전달시간이 짧으면 클럭주파수가 많아진다.
차지펌퍼는 종래기술과 같은 펌핑캐패시터와 정류소자로 구성되는 회로이고, 전압제어수단은 대상전압의 크기에 따라 제어신호를 발생하는 회로로 되어 있다.
그래서 일정한 전압으로 유지하고자 하는 대상전압(예 Vbb)이 일정한 레벨에 도달되지 아니하면 전압제어수단은 제어신호를 크게하여 가변주파수발진기의 주파수를 증가시켜서 차지펌핑되는 전력량을 증가시킨다. 대상전압(예 Vbb)이 일정한 레벨에 도달하면 전압제어수단은 제어신호를 작게하여 가변주파수발진기의 주파수를 감소시켜서 차지펌핑되는 전력량을 감소시킨다. 그리고 대상전압이 일정한 레벨 즉 기준전압과 차이나는크기에 따라 전압제어수단은 제어신호를 더욱 크게, 또는 더욱 적게 발생하여 가변주파수발진기의 주파수를 증가 또는 감소시켜서 차지펌핑되는 전력량을 조절하며 그래서 기준전압에 일정하게 유지되도록 한다.
반도체 디바이스 내에서 필요한 전압 Vout은 백바이어스전압 Vbb인 경우의 백바이어스전압발생기 회로가 제4도에 도시되어 있다.
제4도에 도시된 백바이어스전압발생기회로에서는 가변주파수발진기의 제어신호 Sc을 발생시키는 전압제어수단(35)이 레벨 검출부(36)와 발진제어부(37)로 이루어진다.
레벨검출부(36)의 입력단(41)은 -Vbb 단자에 연결되고, 레벨 검출부의 출력단(42)은 발진 및 드라이브 제어회로(37)에 연결되며 발진 및 드라이브 제어 회로(37)의 출력은(43,44)은 발진기(33) 및 드라이브회로(38)의 제어입력에 연결되며 발진제어부(37)와 레벨검출기(36)의 제어를 위해 Vbb 인에이블신호 EN이 연결된다.
가변주파수발진기(33)의 구성은 인버터(45) 다섯개(45-1…45-5)를 체인 형태로 연결하여 구성한다. 인버터의 개수는 하나 이상으로 홀수개이면 되고, 시미트 트리그 형태나 기타 R-C 회로를 이용해서 발진회로를 구성하여도 된다.
가변주파수발진기와 차지펌퍼사이에 드라이버회로를 삽입하였는데 이 드라이버회로는 반드시 필요한 것은 아니지만 회로동작을 원활히 하기위하여 삽입하는 것이 좋다.
드라이브회로(38)는 보통 고이득을 가진 버퍼회로를 이용하고, 이회로 역시 하나 이상의 인버터를 직렬로 연결하여 구성하면 된다. 이 예에서는 인버터(46) 세개(46-1,46-2,46-3)를 직렬로 연결하여 구성하였다.
차지펌프(31)회로는 보통 캐패시터 및 다이오드를 이용하여 구성하면 되는데, 이 예에서는 펌핑캐패시터(47)과 두개의 정류용 트랜지스터(48-1,48-2) 및 버퍼용 인버터(49-1,49-2)로 구성되는 정류부(39)를 형성한다. 또 이 정류부(39)를 두개 설치하여 두개가 서로 교대로 계속 펌핑동작을 하게 하여 펌핑용량을 두배로 하게 한다. 이렇게 하기위하여 한편에는 하나의 인버터(50)를 직렬로 삽입하며, 또 전원 Vcc가 인가된 후에 펌핑동작을 하도록 Vcc에 의해 동작되는 전달스위치(51)를 양 정류부에 직렬로 삽입하였다.
레벨검출부(36)는 MOS 트랜지스터의 문턱전압(VT)를 이용하도록 구성하였는데, 도시한 바와 같이, Vcc측에 pMOS 트랜지스터 5개(55)와 nMOS 트랜지스터 3개(56)를 직렬로 연결하고 -Vbb 단차 측의 두개의 nMOS 트랜지스터는 게이트를 드레인측에 연결하여 Vt만큼의 전압강하를 얻기위한 다이오드로 사용한다. 이 레벨검출기의 신호출력은 -Vbb 보다 3Vt만큼 높은 전압이 발생되는 노드인 -Vbb 단자에서 세번째 nMOS 트랜지스터의 드레인과 pMOS 트랜지스터의 연결점에서 출력시킨다. 이렇게 구성하지 아니하고 기타의 기준전압을 이용해서 레벨을 검출하도록 하여도 된다.
발진제어부(37)는 전압전류변환기(57) 및 전류앰프(58)로써 회로를 구성한다.
본 회로의 동작을 보면 발진기(33)에서 적당한 주파수의 구형파를 발생시키게 되고 이를 드라이버(38)회로에서 충분히 증폭해서 파형을 정형화한 다음 차지펌프회로(31)에 의해서 기판에 차지를 펌핑함(전자를 주입)으로써 부전압인 -VBB전압을 발생시키게 되며 레벨 검출기(36)에서 -VBB 레벨을 검출하게 되고, 이를 이용해서 발진제어부(37)에서 검출된 레벨을 이용해서 발진기 및 드라이버를 제어하기 위한 제어신호를 발생시킴으로 해서 전체적으로 적당한 VBB 레벨을 유지할 수 있도록 하게되며, 이러한 시스템 전체의 제어는 VBB 인에이블 신호 EN에 의해서 전체회로의 동작을 제어하게 된다.
전압제어수단의 VBB 인에이블 단자에 인가되는 인에이블 신호 EN가 로우에서 하이로 변하면, 백바이어스 전압발생기 전체의 회로가 동작을 시작하며, 맨처음 파워를 온하게 되면 기판 전압이 Vss 레벨 근처의 전압으로 결정되어 있으므로 레벨 검출기(36)의 출력단(42)의 신호 N1이 하이값을 출력하게 되고, 이 전압이 발진 및 구동 회로(37)의 입력에 인가되므로서 Vss와 전류검출노드 I사이에 연결된 MOS 트랜지스터(57)의 게이트 전압이 되므로 이 모스트랜지스터(57)가 충분히 온되므로 최대전류를 Idet를 흐르게 하고, 이 전류가 제1전류밀러(58)에 의해서 전류증폭되어 전류 Ictl을 제2전류밀러(59)에 흐르게 하고, 제1전류밀러의 게이트와 공통으로 연결된 pMOS 트랜지스터(61,62) 및 제2전류밀러의 게이트와 공통으로 연결된 nMOS 트랜지스터(63)의 카런트 전압이 발진기를 동작시키는 전력전류가 최대로 흐르도록 하여 인버터(45)들의 동작을 빠르게 하므로서 발진기의 발진주파수가 최대가 되는 구형파를 출력하게 되고, 이 구형파를 드라이버회로(38)에서 충분히 증폭하여 차지펌프(31)에 공급하므로서 VBB 전압레벨이 급격히 감소하기 시작하게되고, 이 VBB 전압을 레벨검출기(36)에서 MOS 트랜지스터의 VT를 이용해서 검출해서 다시 발진제어부에 피드백시키게 되므로 전류 Idet를 제어하고, 이 전류를 증폭해서 전류 Ictl을 콘트롤 하므로서 발진기의 발진주파수를 제어하게 한다.
즉 레벨검출기(36)에서 3개의 MOS VT이하로 VBB 전압레벨이 떨어지기 전까지는 N1을 하이로 유지해서 발진제어부에서 Ictl 전류를 최대전류로 유지하게 하므로 발진기(33)을 발진주파수를 최대치로 유지시키며 차지펌프량을 증가시킴으로써 빠르게 VBB 전압레벨에 접근하도록 하고, 이 전압레벨이 레벨검출기에서 검출되면 N1의 전압을 Vbb 레벨에 비례하는 전압으로 감소시키고, 이 때문에 Idet 및 Ictl 전류가 검소하게 되며 발진기의 인버터들의 동작속도가 느려지게 되고 따라서 발진주파수도 감소함으로 차지펌프양을 감소시키게 된다.
그래서 VBB 전압이 미리 정해진 일정 레벨로서 계속 유지되면 Idet가 제로가 되어 발진기의 발진동작이 정지하게 되고 따라서 이 회로에서의 파워 소비량도 감소하게 된다.
이렇게 전압이 안정된 후에 칩이 액티브 상태가 되어 회로의 동작에 따라 VBB의 로드가 변함으로해서 VBB 레벨이 변하게 되면 레벨검출기에서 이 변화된 전압에 비례해서 N1이 전압이 변화됨으로해서 Ictl 전류를 변화시키게 되고, 이때문에 발진기의 발진주파수를 변화시킴으로 해서 다시 미리 정해진 일정레벨의 VBB 전류레벨을 유지하도록 동작하며, 이러한 제어동작이 회로의 동작상태에 따라 로드의 변화양에 따라서 리니어하게 제어하게 된다.
제6도에 제4도 회로의 주요 신호의 동작파형을 도시하였다.
EN 신호가 하이로 되면 N1 노드의 전압이 VN1파형과 같이 하이로 높아지게 되고, 전류 Idet 및 Ictl이 도시된 바와 같은 크기로 흐르게 된다. 그러면 발진기가 동작하여 노드 N2의 전압이 VN2파형과 같이 빠른 주기로 발진하게되며, Vbb 전압이 하강하게 되고, Vbb가 P점에 이르면 Ictl이 영이 되어 발진이 중단되며, Vbb가 상승하여 Q점에 이르면 다시 발진이 시작되며 이때부터 발진주파수는 Vbb 전압의 상승폭에 따라 변화하게 된다.
본 발명의 제2실시예가 제5도에 도시되어 있다.
이 회로에서는 가변주파수발진기(33)와 발진제어부(37), 구동회로(38)만 제4도의 회로와 다소 차이가 있고, 차지펌퍼(31) 및 레벨검출기(36)은 제4도의 그것과 동일하다.
가변주파수발진기(33)의 구성은 다수개의 인버터와 하나의 플립플롭 FF으로 구성된다. 플립플롭의 세트입력 S에는 플립플롭의 Q출력에서 다수의 인버터(66-1,66-2…)를 거쳐서 세트입력 S에 입력되고, 플립플롭의 리세트입력 R에는 플립플롭의 *Q출력에서 다수의 인버터(65-1,65-2…)를 거쳐서 리세트입력 R에 입력된다. 각각의 입력이 통과하는 인버터 중에서 첫번째 인버터(65-1,66-1)에 가하여지는 전원에는 발진제어부의 전류 Ictl이 흐르도록 연결되어 있고, 또 그 출력과 Vss 사이에 캐패시터(67,68)가 연결되어 있다. 이 가변주파수발진기는 플립플롭의 상태가 세트와 리세트로 계속 상태가 변화되어 결국 발진파형을 출력하게 된다.
발진제어부(37)에는 제1전류밀러만 있고 전압레벨검출기의 N1 노드 전압에 의하여 전류 Idet가 흐르고, 이 전류에 의하여 Ictl이 흐르도록 연결되어 있다.
이렇게 구성된 본 회로의 동작을 보면 발진기(33)에서 적당한 주파수의 구형파를 발생시키게 되고 이를 드라이버(38)회로에서 충분히 증폭해서 파형을 정형화한 다음 차지펌프회로(31)에 의해서 기판에 차지를 펌핑함(전자를 주입)으로써 부전압인 -VBB 전압을 발생시키게 되며 레벨검출기(36)에서 -VBB 레벨을 검출하게 되고, 이를 이용해서 발진 및 드라이버 제어회로(37)에서 검출된 레벨을 이용해서 발진기 및 드라이버를 제어하기 위한 제어신호를 발생시킴으로 해서 전체적으로 적당한 VBB 레벨을 유지할 수 있도록 하게되며, 이러한 시스템 전체의 제어는 VBB 인에이블 신호 EN에 의해서 전체회로의 동작을 제어하게 된다.
전압제어수단의 VBB 인에이블 단자에 인가되는 인에이블 신호 EN가 로우에서 하이로 변하면, 백바이어스 전압발생기 전체의 회로가 동작을 시작하며, 맨처음 파워를 온하게 되면 기판 전압이 Vss 레벨 근처의 전압으로 결정되어 있으므로 레벨검출기(36)의 출력단(42)의 신호 N1이 하이값을 출력하게 되고, 이 전압이 발진 및 구동 회로 (37)의 입력에 인가됨으로써 Vss와 전류검출노드 I 사이에 연결된 MOS 트랜지스터(57)의 게이트 전압이 되므로 이 모스트랜지스터(57)가 충분히 온되므로 최대전류 Idet를 흐르게 하고, 이 전류가 제1전류밀러(58)에 의해서 전류증폭되어 전류 Ictl을 제2전류밀러(59)에 흐르게 하고, 제1전류밀러의 게이트와 공통으로 연결된 pMOS 트랜지스터(61,62) 및 제2전류밀러의 게이트와 공통으로 연결된 nMOS 트랜지스터(63)의 카런트 전압이 발진기를 동작시키는 전력전류가 최대로 흐르도록 하여 인버터(45)들의 동작을 빠르게 함으로써 발진기의 발진주파수가 최대가 되는 구형파를 출력하게 되고, 이 구형파를 드라이버회로(38)에서 충분히 증폭하여 차지펌프(31)에 공급함으로써 VBB 전압레벨이 급격히 감소하기 시작하게되고, 이 VBB 전압을 레벨검출기(36)에서 MOS 트랜지스터의 VT를 이용해서 검출해서 다시 발진제어부에 피드백시키게 되므로 전류 Idet를 제어하고, 이 전류를 증폭해서 전류 Ictl을 콘트롤 함으로써 발진기의 발진주파수를 제어하게 한다.
즉 레벨검출기(36)에서 3개의 MOS VT이하로 VBB 전압레벨이 떨어지기 전까지는 N1을 하이로 유지해서 발진제어부에서 Ictl 전류를 최대전류로 유지하게 함으로 발진기(33)을 발진주파수를 최대치로 유지시키며 차지펌프량을 증가시킴으로써 빠르게 VBB 전압레벨에 접근하도록 하고, 이 전압 레벨이 레벨검출기에서 검출되면 N1의 전압을 Vbb 레벨에 비례하는 전압으로 감소시키고, 이때문에 Idet 및 Ictl 전류가 감소하게 되며 발진기가 동작속도가 느려지게 되고 따라서 발진주파수도 감소함으로 차지펌프양을 감소시키게 된다.
그래서 VBB 전압이 미리 정해진 일정 레벨로서 계속 유지되면 Idet가 제로가 되어 발진기의 발진동작이 정지하게 되고 따라서 이 회로에서의 파워 소비량도 감소하게 된다.
이렇게 전압이 안정된 후에 칩이 액티브 상태가 되어 회로의 동작에 따라 VBB의 로드가 변함으로해서 VBB 레벨이 변하게 되면 레벨검출기에서 이 변화된 전압에 비례해서 N1이 전압이 변화됨으로 해서 Ictl 전류를 변화시키게 되고, 이 때문에 발진기의 발진주파수를 변화시킴으로 해서 다시 미리정해진 일정레벨의 VBB 전류레벨을 유지하도록 동작하며, 이러한 제어동작이 회로의 동작상태에 따라 로드의 변화양에 따라서 리니어하게 제어하게 된다.
제5도 회로의 주요 신호의 동작파형도 제6도와 같이 된다.
본 발명의 효과는 미리정해진 백바이어스 전압레벨을 안정하게 유지하기 위해서 발진기의 발진주파수를 리니어하게 변화시킴으로해서 회로의 동작에 따른 로드변화에 대한 정밀한 제어가 가능하게 되며, 또한 각각의 회로동작 상태에 따라서 종래에는 발진 주파수가 다른 여러개의 발진기를 설치하고 선택적으로 사용하던 것을 1개의 발진기로써 상태에 따라 자동적으로 대응해서 발진주파수를 변화시킴으로 타이밍 콘트롤 회로가 불필요하게 된다. 그래서 회로 크기의 감소 및 회로설계가 용이해지고 항상 정밀한 백바이어스 레벨제어가 가능해지는 효과가 있다.

Claims (21)

  1. 반도체 디바이스 내에서 필요한 전압을 발생하여 일정한 레벨을 유지하면서 내부전압을 공급하기 위한 반도체 내부전압발생기로서, 클럭신호를 정류하여 직류전압을 발생하는 차지펌퍼와; 제어신호에 의하여 발진주기가 변화도록 된 가변주파수발진기와; 상기 차지펌퍼의 출력전압에 의하여 유지되는 대상전압의 전압레벨을 검출하여 상기 가변주파수발진기를 제어하는 제어신호를 발생시키는 전압제어수단을 구비하는 반도체 디바이스의 내부 전압발생기.
  2. 제1항에 있어서, 상기 가변주파수발진기는, 홀수개의 반전소자를 체인형태로 연결하여 구성한 발진기와, 각 반전소자에 공급하는 전력을 제어신호에 의하여 제어하는 전력제어수단을 구비하여 구성되어서, 제어신호에 따라 리니어하게 발진주파수가 변화될 수 있도록 된 것이 특징인 반도체 디바이스의 내부 전압발생기.
  3. 제2항에 있어서, 상기 전력제어수단은 상기 반전소자와 전원 사이에 모스트랜지스터를 삽입하고, 모스트랜지스터의 게이트전압을 제어신호에 연결하여서 공급되는 전류량을 제어하는 방식으로 구성된 것이 특징인 반도체 디바이스의 내부 전압발생기.
  4. 제3항에 있어서, 상기 반전소자는 pMOS 트랜지스터와 nMOS 트랜지스터를 직렬로 연결하여 구성한 인버터이고, 상기 전력제어수단은 인버터의 pMOS 트랜지스터와전원사이에 삽입한 pMOS 트랜지스터와 인버터의 nMOS 트랜지스터와 접지전위사이에 삽입한 nMOS 트랜지스터로 구성되고, 제어신호가 전력제어수단의 각 트랜지스터의 게이트에 인가되는 것이 특징인 반도체 디바이스의 내부 전압발생기.
  5. 제1항에 있어서, 상기 전압제어수단은, 기준전압레벨과 현재의 내부전압의 차이를 검출하여 신호전압을 발생하는 전압레벨검출기와, 상기 전압레벨검출기의 신호전압을 받아서 신호전압의 크기에 상응하는 전류를 흐르게하는 전류전압의 형태로 제어신호를 발생하는 발진제어부를 포함하여 구성되는 것이 특징인 반도체 디바이스의 내부 전압발생기.
  6. 제5항에 있어서, 상기 발진제어부는, 상기 신호전압을 게이트로 받아서 전압검출 전류 Idet를 흘리는 하나의 모스트랜지스터와, 상기 전류 Idet의 크기에 비례하는 콘트롤전류 Ictl을 흐르게 하는 전류밀러로 구성되는 것이 특징인 반도체 디바이스이 내부 전압발생기.
  7. 제6항에 있어서, 상기 콘트롤전류 Ictl을 흐르게 하는 전류밀러는, 전압 검출 전류 Idet를 받아서 콘트롤전류 Ictl를 흐르게 하고 이 Ictl에 대응하는 전류전압을 발생하는 제1전류밀러와, 상기 콘트롤전류 Ictl를 받아서 이 Ictl에 대응하는 전류전압을 발생하는 제2전류밀러를 포함하는 것이 특징인 반도체 디바이스의 내부 전압발생기.
  8. 제7항에 있어서, 상기 제1전류밀러는 두개의 pMOS 트랜지스터로 구성되고, 상기 제2전류밀러는 두개의 nMOS 트랜지스터로 구성되는 것이 특징인 반도체 디바이스의 내부 전압발생기.
  9. 제1항에 있어서, 상기 가변주파수발진기와 상기 차지펌퍼 사이에 발진파형을 증폭하고 구형파로 만드는 구동회로를 추가로 구비하는 것이 특징인 반도체 디바이스의 내부 전압발생기.
  10. 제9항에 있어서, 상기 구동회로는 버퍼로 이루어지고, 이 버퍼와 전원사이에 전류제한 소자를 삽입하여 이루어지는 것이 특징인 반도체 디바이스의 내부 전압발생기.
  11. 제10항에 있어서, 상기 전류제한소자는 상기 전압제어수단의 제어신호를 받아서 대응하는 전류를 흘리는 모스트랜지스터로 구성되는 것이 특징인 반도체 디바이스의 내부 전압발생기.
  12. 제5항에 있어서, 상기 전압레벨검출기는 다수의 pMOS 트랜지스터와 다수의 nMOS 트랜지스터를 직렬로 연결하고, 제일 처음 pMOS 트랜지스터는 전원에 연결하고, 제일 마지막 nMOS 트랜지스터는 내부전압단자에 연결하여 구성되는 것이 특징인 반도체 디바이스의 내부 전압발생기.
  13. 제1항에 있어서, 상기 가변주파수발진기는, 홀수개의 반전소자를 직렬로 연결하여 그 마지막 반전소자의 출력측은 플립플롭의 세트입력에 연결하고, 그 처음 반전소자의 입력측은 플립플롭의 Q출력에 연결하며, 또 다른 홀수개의 반전소자를 직렬로 연결하여 그 마지막 반전소자의 출력측은 플립플롭의 리세트입력에 연결하고, 그 처음 반전소자의 입력측은 플립플롭의 *Q출력에 연결하여서 된 발진기를 포함하여서 이루어지는 것이 특징인 반도체 디바이스의 내부 전압발생기.
  14. 제13항에 있어서, 상기 반전소자 중 하나이상에 전원전력이 제어되면서 공급되게 구성되고, 상기 반전소자의 하나의 출력측에는 일정한 크기의 캐패시터가 출력과 접지사이에 연결되어서, 상기 캐패시터의 크기와 상기 제어되며 공급되는 전력량에 따라 발진주파수가 변화되게 구성된 것이 특징인 반도체 디바이스의 내부 전압발생기.
  15. 제14항에 있어서, 상기 반전소자는 pMOS 트랜지스터와 nMOS 트랜지스터를 직렬로 연결하여 구성한 인버터인 것이 특징인 반도체 디바이스의 내부 전압발생기.
  16. 제14항에 있어서, 상기 전압제어수단은, 기준전압레벨과 현재의 내부전압의 차이를 검출하여 신호전압을 발생하는 전압레벨검출기와, 상기 전압레벨검출기의 신호전압을 받아서 신호전압의 크기에 상응하는 제어전류를 발생하는 발진제어부를 포함하여 구성되는 것이 특징인 반도체 디바이스의 내부 전압발생기.
  17. 제16항에 있어서, 상기 발진제어부는, 상기 신호전압을 게이트로 받아서 전압검출전류 Idet를 흘리는 하나의 모스트랜지스터와, 상기 전류 Idet의 크기에 비례하는 제어전류 Ictl을 흐르게하는 전류밀러로 구성되는 것이 특징인 반도체 디바이스의 내부 전압발생기.
  18. 제17항에 있어서, 상기 전류밀러는 두개의 pMOS 트랜지스터로 구성되는 것이 특징인 반도체 디바이스의 내부 전압발생기.
  19. 제13항에 있어서, 상기 가변주파수발진기와 상기 차지펌퍼 사이에 발진파형을 증폭하고 구형파로 만드는 인버터로 구성된 구동회로를 추가로 구비하는 것이 특징인 반도체 디바이스의 내부 전압발생기.
  20. 제16항에 있어서, 상기 전압레벨검출기는 다수의 pMOS 트랜지스터와 다수의 nMOS 트랜지스터를 직렬로 연결하고 제일처음 pMOS 트랜지스터는 전원에 연결하고, 제일마지막 nMOS 트랜지스터는 내부전압단자에 연결하여 구성되는 것이 특징인 반도체 디바이스의 내부 전압발생기.
  21. 제14항에 있어서, 상기 전원전력이 제어되면서 공급되는 반전소자는 첫번째 인버터이며, 상기 첫번째 인버터에는 발진제어부의 전류밀러를 통하여 제어전류가 공급되도록 구성한 것이 특징인 반도체 디바이스의 내부 전압발생기.
KR1019940007354A 1994-04-08 1994-04-08 반도체 디바이스의 내부 전압발생기 KR0123849B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019940007354A KR0123849B1 (ko) 1994-04-08 1994-04-08 반도체 디바이스의 내부 전압발생기
DE29522151U DE29522151U1 (de) 1994-04-08 1995-02-17 Spannungsgenerator für ein Halbleiterbauelement
DE19505502A DE19505502C2 (de) 1994-04-08 1995-02-17 Spannungsgenerator für ein Halbleiterbauelement
JP7067470A JPH07303369A (ja) 1994-04-08 1995-03-27 半導体デバイス用内部電圧発生器
US08/419,212 US5561385A (en) 1994-04-08 1995-04-10 Internal voltage generator for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940007354A KR0123849B1 (ko) 1994-04-08 1994-04-08 반도체 디바이스의 내부 전압발생기

Publications (2)

Publication Number Publication Date
KR950030145A KR950030145A (ko) 1995-11-24
KR0123849B1 true KR0123849B1 (ko) 1997-11-25

Family

ID=19380646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940007354A KR0123849B1 (ko) 1994-04-08 1994-04-08 반도체 디바이스의 내부 전압발생기

Country Status (4)

Country Link
US (1) US5561385A (ko)
JP (1) JPH07303369A (ko)
KR (1) KR0123849B1 (ko)
DE (1) DE19505502C2 (ko)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08203270A (ja) * 1995-01-27 1996-08-09 Matsushita Electron Corp 半導体集積回路
US5872733A (en) * 1995-06-06 1999-02-16 International Business Machines Corporation Ramp-up rate control circuit for flash memory charge pump
US5612644A (en) * 1995-08-31 1997-03-18 Cirrus Logic Inc. Circuits, systems and methods for controlling substrate bias in integrated circuits
KR0167692B1 (ko) * 1995-09-14 1999-02-01 김광호 반도체 메모리장치의 차아지 펌프회로
KR0172758B1 (ko) * 1995-12-29 1999-03-30 김주용 주파수의 주기조절이 가능한 주파수발생기
KR0172370B1 (ko) * 1995-12-30 1999-03-30 김광호 다단펌핑 머지드 펌핑전압 발생회로
US5793224A (en) * 1996-06-18 1998-08-11 Micron Technology, Inc. Voltage generator for antifuse programming
US6064250A (en) * 1996-07-29 2000-05-16 Townsend And Townsend And Crew Llp Various embodiments for a low power adaptive charge pump circuit
TW362277B (en) * 1996-07-29 1999-06-21 Hynix Semiconductor Inc Charge pump for a semiconductor substrate
KR100224669B1 (ko) * 1996-12-10 1999-10-15 윤종용 내부 전원 전압 발생기 회로
US5818766A (en) * 1997-03-05 1998-10-06 Integrated Silicon Solution Inc. Drain voltage pump circuit for nonvolatile memory device
JP3090097B2 (ja) * 1997-06-30 2000-09-18 日本電気株式会社 昇圧回路及びその制御方法
FR2766303B1 (fr) * 1997-07-18 1999-09-03 Sgs Thomson Microelectronics Pompes de charge a frequence variable
US6194954B1 (en) * 1997-12-31 2001-02-27 Hyundai Electronics Industries Co., Ltd. Voltage controlled generator for semiconductor devices
US6005433A (en) * 1998-07-30 1999-12-21 Credence Systems Corporation Low charge injection mosfet switch
JP2000123575A (ja) * 1998-10-20 2000-04-28 Nec Corp 内部昇圧回路
EP1014547A3 (en) 1998-12-21 2000-11-15 Fairchild Semiconductor Corporation Low-current charge pump system
JP4115044B2 (ja) * 1999-06-23 2008-07-09 株式会社ルネサステクノロジ 電圧発生回路およびそれを備える半導体記憶装置
KR100300077B1 (ko) * 1999-07-28 2001-11-01 김영환 가변 오실레이션 주기를 갖는 차지펌프회로
DE19953882C2 (de) * 1999-11-09 2001-10-18 Infineon Technologies Ag Ladungspumpe zum Erzeugen von hohen Spannungen für Halbleiterschaltungen
JP4557342B2 (ja) * 2000-01-13 2010-10-06 富士通セミコンダクター株式会社 半導体装置
KR100348215B1 (ko) * 2000-06-30 2002-08-09 주식회사 하이닉스반도체 고전압 발생 회로
DE10032260B4 (de) 2000-07-03 2004-04-29 Texas Instruments Deutschland Gmbh Schaltungsanordnung zur Verdoppelung der Spannung einer Batterie
GB2366458B (en) * 2000-08-09 2004-08-11 Ericsson Telefon Ab L M Electronic circuit
US6388506B1 (en) * 2000-12-15 2002-05-14 Marvell International, Ltd. Regulator with leakage compensation
EP1237265A1 (en) * 2001-02-28 2002-09-04 EM Microelectronic-Marin SA Power efficient integrated charge pump using clock gating
JP2002272091A (ja) * 2001-03-06 2002-09-20 Rohm Co Ltd 倍電圧昇圧型ｄｃ／ｄｃコンバータ
US6664865B2 (en) * 2001-05-11 2003-12-16 Sequoia Communications Amplitude-adjustable oscillator
US7171170B2 (en) 2001-07-23 2007-01-30 Sequoia Communications Envelope limiting for polar modulators
US6985703B2 (en) 2001-10-04 2006-01-10 Sequoia Corporation Direct synthesis transmitter
US6891426B2 (en) * 2001-10-19 2005-05-10 Intel Corporation Circuit for providing multiple voltage signals
US7489916B1 (en) 2002-06-04 2009-02-10 Sequoia Communications Direct down-conversion mixer architecture
CN100382419C (zh) * 2002-09-11 2008-04-16 三菱电机株式会社 电压检测电路和使用它的内部电压发生电路
US6788130B2 (en) * 2002-09-25 2004-09-07 Texas Instruments Incorporated Efficient charge pump capable of high voltage operation
TWI220588B (en) * 2003-05-15 2004-08-21 Amic Technology Corp Regulated charge pump
ITRM20030512A1 (it) * 2003-11-05 2005-05-06 St Microelectronics Srl Circuito a pompa di carica a basso tempo di assestamento
US7609118B1 (en) 2003-12-29 2009-10-27 Sequoia Communications Phase-locked loop calibration system
US7496338B1 (en) 2003-12-29 2009-02-24 Sequoia Communications Multi-segment gain control system
TW200600995A (en) * 2004-02-19 2006-01-01 Int Rectifier Corp DC-DC regulator with switching frequency responsive to load
US20060043948A1 (en) * 2004-08-30 2006-03-02 Xuening Li Load transient frequency modulation in fixed frequency PWM regulator
US20060043949A1 (en) * 2004-08-30 2006-03-02 Xuening Li Load transient frequency modulation in fixed frequency PWM regulator
WO2005096777A2 (en) * 2004-04-02 2005-10-20 Texas Instruments Incorporated Load transient frequency modulation in fixed frequency pwm regulator
US7522017B1 (en) 2004-04-21 2009-04-21 Sequoia Communications High-Q integrated RF filters
US7672648B1 (en) 2004-06-26 2010-03-02 Quintics Holdings System for linear amplitude modulation
US7132878B2 (en) * 2004-11-18 2006-11-07 Chartered Semiconductor Manufacturing Ltd. Charge pump current source
CN100440697C (zh) * 2004-12-03 2008-12-03 罗姆股份有限公司 电荷泵电路的驱动电路和电源装置及发光装置
JP4587804B2 (ja) * 2004-12-22 2010-11-24 株式会社リコー ボルテージレギュレータ回路
US7479815B1 (en) 2005-03-01 2009-01-20 Sequoia Communications PLL with dual edge sensitivity
US7548122B1 (en) 2005-03-01 2009-06-16 Sequoia Communications PLL with switched parameters
US7675379B1 (en) 2005-03-05 2010-03-09 Quintics Holdings Linear wideband phase modulation system
US7595626B1 (en) 2005-05-05 2009-09-29 Sequoia Communications System for matched and isolated references
CN101496285A (zh) 2006-05-16 2009-07-29 巨杉通信公司 用于直接调频系统的多模式压控振荡器
JP5214138B2 (ja) * 2006-06-20 2013-06-19 モーメンティブ・パフォーマンス・マテリアルズ・インク ガラス品およびその製法
US9399000B2 (en) 2006-06-20 2016-07-26 Momentive Performance Materials, Inc. Fused quartz tubing for pharmaceutical packaging
US7679468B1 (en) 2006-07-28 2010-03-16 Quintic Holdings KFM frequency tracking system using a digital correlator
US7522005B1 (en) 2006-07-28 2009-04-21 Sequoia Communications KFM frequency tracking system using an analog correlator
US7894545B1 (en) 2006-08-14 2011-02-22 Quintic Holdings Time alignment of polar transmitter
US7920033B1 (en) 2006-09-28 2011-04-05 Groe John B Systems and methods for frequency modulation adjustment
KR100911193B1 (ko) * 2007-10-09 2009-08-06 주식회사 하이닉스반도체 반도체 집적회로의 전압 생성장치
CN101414787A (zh) * 2007-10-17 2009-04-22 鸿富锦精密工业（深圳）有限公司 负电压产生电路
KR100974210B1 (ko) * 2007-12-07 2010-08-06 주식회사 하이닉스반도체 벌크 전압 디텍터
JP5554910B2 (ja) * 2008-09-08 2014-07-23 ローム株式会社 チャージポンプ回路の制御回路およびそれらを利用した電源回路
US7859891B2 (en) * 2008-09-30 2010-12-28 Seagate Technology Llc Static source plane in stram
KR101094383B1 (ko) * 2009-12-14 2011-12-15 주식회사 하이닉스반도체 내부전압 발생기
JP2015159434A (ja) * 2014-02-24 2015-09-03 ソニー株式会社 電圧変換回路、および、電子回路
US9590500B2 (en) 2014-12-10 2017-03-07 Richwave Technology Corp. Voltage generator
US10680524B2 (en) 2014-12-10 2020-06-09 Richwave Technology Corp. Fast-charging voltage generator
JP2016149858A (ja) * 2015-02-12 2016-08-18 ルネサスエレクトロニクス株式会社 半導体装置
CN107565812B (zh) * 2017-10-27 2020-06-16 苏州浪潮智能科技有限公司 一种dc/dc转换器及能量获取系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4547682A (en) * 1983-10-27 1985-10-15 International Business Machines Corporation Precision regulation, frequency modulated substrate voltage generator
JPS6159688A (ja) * 1984-08-31 1986-03-27 Hitachi Ltd 半導体集積回路装置
US4656369A (en) * 1984-09-17 1987-04-07 Texas Instruments Incorporated Ring oscillator substrate bias generator with precharge voltage feedback control
US4794278A (en) * 1987-12-30 1988-12-27 Intel Corporation Stable substrate bias generator for MOS circuits
KR0134773B1 (ko) * 1988-07-05 1998-04-20 Hitachi Ltd 반도체 기억장치
KR910004737B1 (ko) * 1988-12-19 1991-07-10 삼성전자 주식회사 백바이어스전압 발생회로
US5003197A (en) * 1989-01-19 1991-03-26 Xicor, Inc. Substrate bias voltage generating and regulating apparatus
FR2677771A1 (fr) * 1991-06-17 1992-12-18 Samsung Electronics Co Ltd Circuit de detection de niveau de polarisation inverse dans un dispositif de memoire a semiconducteurs.
US5258662A (en) * 1992-04-06 1993-11-02 Linear Technology Corp. Micropower gate charge pump for power MOSFETS

Also Published As

Publication number Publication date
KR950030145A (ko) 1995-11-24
JPH07303369A (ja) 1995-11-14
US5561385A (en) 1996-10-01
DE19505502A1 (de) 1995-10-12
DE19505502C2 (de) 2000-10-05

Similar Documents

Publication Publication Date Title
KR0123849B1 (ko) 반도체 디바이스의 내부 전압발생기
US5982162A (en) Internal voltage generation circuit that down-converts external power supply voltage and semiconductor device generating internal power supply voltage on the basis of reference voltage
US5315166A (en) Substrate voltage generator and method therefor in a semiconductor device having selectively activated internal stepped-down power supply voltages
KR950002015B1 (ko) 하나의 오실레이터에 의해 동작되는 정전원 발생회로
KR0131746B1 (ko) 내부 강압전원 회로
KR100561986B1 (ko) 반도체집적회로장치
US5097303A (en) On-chip voltage regulator and semiconductor memory device using the same
US6194887B1 (en) Internal voltage generator
US7336121B2 (en) Negative voltage generator for a semiconductor memory device
US5243228A (en) Substrate bias voltage generator circuit
US7023262B2 (en) Negative voltage generator for a semiconductor memory device
US5264808A (en) Substrate potential adjusting apparatus
US6333669B1 (en) Voltage converting circuit allowing control of current drivability in accordance with operational frequency
JP3807799B2 (ja) 半導体装置
US6316985B1 (en) Substrate voltage generating circuit provided with a transistor having a thin gate oxide film and a semiconductor integrated circuit device provided with the same
US6194954B1 (en) Voltage controlled generator for semiconductor devices
US5179535A (en) Substrate bias voltage generating circuit including an internal frequency divider and driven by an externally applied clock signal
US5744997A (en) Substrate bias voltage controlling circuit in semiconductor memory device
US6882215B1 (en) Substrate bias generator in semiconductor memory device
KR100299816B1 (ko) 전압발생회로
US7768843B2 (en) Semiconductor memory device for generating back-BIAS voltage with variable driving force
JPH08249882A (ja) 半導体集積回路
KR100379555B1 (ko) 반도체 소자의 내부 전원 발생기
US6259310B1 (en) Apparatus and method for a variable negative substrate bias generator
JPS59193056A (ja) 基板バイアス電圧発生回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee