KR100281281B1

KR100281281B1 - 고전압 발생기

Info

Publication number: KR100281281B1
Application number: KR1019970081302A
Authority: KR
Inventors: 도재익
Original assignee: 김영환; 현대전자산업주식회사
Priority date: 1997-12-31
Filing date: 1997-12-31
Publication date: 2001-03-02
Also published as: KR19990061048A

Abstract

본 발명은 반도체 메모리 장치에서 전원전압보다 높은 고전압을 펌프의 원리를 이용하여 발생시키는 고전압 발생기에 관한 것으로, 특히 내부 전원전압을 제1 및 제2 프리차지 노드로 초기에 프리차지시키는 제1 및 제2 프리차지부와, 상기 제1 및 제2 프리차지 노드의 전위를 가변시키는 각각의 제어신호의 전위레벨에 따라 2개의 전류경로를 교대로 활성화시켜 일정 전위를 부트스트랩 노드로 전달하는 전류 경로 스위칭부와, 상기 부트스트랩 노드를 부트스트래핑 수단에 의해 고전압으로 부트스트래핑시켜 출력단으로 출력하는 고전압 출력부와, 상기 고전압 출력부의 래치-업 방지를 위해 고전압 출력노드로 외부 전원전압을 전달하는 래치-업 방지부를 구비함으로써, 동작전압이 높은 경우에도 래치-업 현상이 발생하지 않으며 높은 펌핑 효율을 갖도록 한 고전압 발생기에 관한 것이다.

Description

고전압 발생기

본 발명은 반도체 메모리 장치에서 전원전압보다 높은 고전압을 펌프의 원리를 이용하여 발생시키는 고전압 발생기에 관한 것으로, 특히 동작전압이 높은 경우에도 래치-업 현상이 발생하지 않으며 높은 펌핑효율을 갖도록 한 고전압 발생기에 관한 것이다.

일반적으로, 고전압(이하 'Vpp' 라 함) 발생기는 반도체 소자에서 제1 전원 전압(Vcc)보다 높은 전압을 요구하는 칩(chip)내의 회로에 일정한 고전압을 공급해 주는 장치로, Vpp전위 레벨을 검출한 신호를 출력하는 레벨 검출기와, 전하 펌핑을 주기적으로 하기 위한 펄스를 발생시키는 링 오실레이터와, Vpp전하를 펌핑해주는 Vpp 펌핑회로와, 상기 링 오실레이터에서 나오는 출력 펄스에 의해 상기 Vpp 펌핑 회로를 제어하는 펌프 제어 회로로 구성된다.

도 1 은 종래의 고전압 발생기의 제1 실시예를 나타낸 회로도로서, 복수개의 N채널 모스 트랜지스터(MN1~MN4)로 이루어져 초기에 인가되는 외부 전원전압(Vext)을 일정 레벨까지 프리차지시키는 클램프부(10)와, 제어신호(a, c) 전위레벨에 따라 프리차지 노드(N1, N3)가 일정 레벨의 프리차지를 유지토록 하는 프리차지부(C1, C3)와, 상기 제어신호(a, c)의 전위레벨에 따라 선택적으로 상기 클램프부(10)의 출력신호를 부트스트랩 노드(N2, N4)로 전달하는 제1 전달부(MN5, MN6)와, 상기 부트스트랩 노드(N2, N4)에 높은 전압을 차지하는 펌핑 캐패시터(C2, C4)와, 상기 부트스트랩 노드(N2, N4)와 펌핑된 전압을 최종 출력하여 고전압 인가단(Vpp)으로 전달하는 제2 전달부(MP1, MP2)로 구성된다.

상기 구성을 갖는 종래의 고전압 발생기의 동작은 먼저 제어신호(c)가 '하이'에서 '로우'로 천이하면 제6 N채널 모스 트랜지스터(MN6)가 턴-오프되어 부트스트랩 노드 중 일측인 제4 노드(N4)와 외부 전원전압(Vext) 인가단과의 경로는 차단된다. 이 후, 제어신호(d)가 '로우'에서 '하이' 로 천이하면 Vd(d신호의 전이전압)로 프리차지되어 있던 제4 노드(N4)가 'Vd + Vext' 로 된다. 이 상태에서 제어신호(b)가 '하이'에서 '로우'로 천이하면 상기 제2 P채널 모스 트랜지스터(MP2)를 턴-온시켜 상기 제4 노드(N4)의 전하(Vd + Vext)가 Vpp로 출력된다.

그리고, Vpp출력단으로 전하가 충분히 출력된 후 상기 제어신호(a)가 '로우'에서 '하이'로 천이하면 프리차지 노드의 일측인 제1 노드(N1)가 'Vext+Vt(MN2의 문턱전압)'이 되어 상기 제2 N채널 모스 트랜지스터(MN2)의 문턱전압(Vt2)이 제5 N채널 모스 트랜지스터(MN5)의 문턱전압(Vt5)보다 크면 상기 제 5 N채널 모스 트랜지스터(MN5)를 턴-온시킴으로써 제2 노드(N2)를 제어신호(b)의 전이전압인 Vb로 프리차지 된다. 그런다음, 상기 제어신호(a)가 '하이' 에서 '로우'로 다시 천이하면 상기 제2 노드(N2)와 외부 전원전압(Vext) 인가단과의 경로가 차단된다. 이 상태에서 상기 제어신호(b)가 '로우' 에서 '하이' 로 천이하면 제2 노드(N2)가 부트스트랩(bootstrap)되어 'Vb+Vext' 가 되고 이때 제어신호(d)가 '하이' 에서 '로우'로 천이하면 상기 제1 P채널 모스 트랜지스터(MP1)가 턴-온되어 제 2 노드(N2)에 부트스트랩된 전하(Vb+Vext)가 Vpp출력단으로 출력된다.

상기 Vpp 출력단으로 전하가 충분히 전달 된 후, 제어신호(c)가 '로우'에서 '하이'로 천이하면 제3 노드(N3)가 'Vext+Vt3(MN3의 문턱전압)' 이 되어 상기 제3 N채널 모스 트랜지스터(MN3)의 문턱전압(Vt3)이 상기 제6 N채널 모스 트랜지스터(MN6)의 문턱전압(Vt6)보다 크면 상기 제6 N채널 모스 트랜지스터(MN6)를 턴-온시킴으로써 제4 노드(N4)가 제어신호(d)의 전이전압인 Vd로 프리차지되며 이후의 동작은 상기 과정과 동일하게 수행된다.

그런데, 상기 동작에서 제4 노드(N4)의 전하가 Vpp로 출력되는 경우, 상기 외부 전원전압(Vext)이 높아질 경우 제4 노드(N4)에서 Vpp로의 전하전달뿐만 아니라, 제2 P채널 모스 트랜지스터(MP2)의 소오스와 벌크단 사이의 PN 다이오드가 온(on)되어 과대전류가 흐르는 래치-업(latch-up) 현상이 일어나게 되는 문제점이 있다.

도 2 는 종래의 고전압 발생기의 제2 실시예를 나타낸 회로도로, 상기 도 1 에 도시된 고전압 발생기의 문제점인 래치-업(latch-up) 현상을 막기위해 펌핑회로의 프리차지 전압을 Vpp - Vt로 제한하는 것을 특징으로 한다.

그 구성은 상기 도 1 에 도시된 고전압 발생기의 클램프부(10)에 제5·제6 N 채널 모스 트랜지스터의 소오스단을 외부 전원전압(Vext) 인가단에 직접 연결하지 않고, 상기 외부 전원전압(Vext) 인가단과 제5·제6 N채널 모스 트랜지스터의 공통 소오스 연결노드 사이에 게이트로 Vpp가 공통으로 인가되는 제7 N채널 모스 트랜지스터를 추가로 구비한다.

그리고, 도 3 은 상기 도 2 에 도시된 고전압 발생기의 동작 타이밍도를 나타낸 것으로, 제어신호(a, b, c, d)의 전위변화에 따른 각 프리차지 노드(N1, N3) 및 부트스트랩 노드(N2, N4)의 전위변화를 나타내며, 이는 이하 동작 설명을 통해 분명해 질 것이다.

그러면, 상기 구성을 갖는 고전압 발생기의 동작을 예를들어 설명하기로 한다.

외부 전원전압이 7V이고 VDC(voltage down converter)의 전압이 3.3V인 경우 초기 Vpp전압은 3.3V - Vt이 된다. 우선, 제어신호(c)가 '로우' 에서 '하이'로 천이하면 제1 노드(N1)는 Vext + Vt가 되어 제2 노드(N2)가 Vpp-Vt로 프리차지되고, 제어신호(b)가 '로우' 에서 '하이' 로 천이하면 제2 노드(N2)는 부트스트랩된다.

반대편의 동작을 살펴보면, 상기 제1·제2노드와 유사한 동작을 하며 제어 신호(d)가 '로우' 에서 '하이' 로 천이하면 제3 노드(N3)도 Vext + Vt가 되어 제 4 노드(N4)를 Vpp-Vt로 프리차지시킨다. 이 때, 다시 제어신호(b)가 '로직 로우' 에서 '로직 하이' 로 천이하면 제2 노드(N2)가 부트스트랩될 때 제1 노드(N1)가 '하이' 에서 '로우' 로 천이하면 제1 P채널 모스 트랜지스터(MP1)가 턴-온되어 정상 동작에서는 제2 노드(N2)의 전하가 모두 상기 제1 P채널 모스 트랜지스터(MP1)를 통하여 Vpp 출력단으로 전달되어야 하지만 제1 P채널 모스 트랜지스터(MP1)로의 전류경로 뿐만 아니라, 제1 및 제3노드(N1, N3)의 전압이 각각 Vext - Vt, Vext + Vt로써 제2 노드(N2)의 프리차지 전압보다 높기 때문에 제3·제6 N채널 모스 트랜지스터(MN3·MN6)를 통하여 제4 노드(N4)로의 전류경로도 형성되게 된다.

즉, 제어신호(b)가 '로우' 에서 '하이' 로 천이할 경우, 제2 노드(N2)가 부트스트랩되어 제1 P채널 모스 트랜지스터(MP1)를 통하여 Vpp - Vt로 프리차지된 제4 노드(N4)로 빠져 나가게 된다.

따라서, 펌핑동작은 계속되고 있으나 Vpp로의 전하전달은 이루어지지 않게 되므로 정상적인 Vpp전압을 얻을 수 없는 문제점이 있다.

결과적으로, 도 2 에 도시된 고전압 발생기는 부트스트랩 노드(N2, N4)를 Vpp - Vt의 제한된 값으로 프리차지시켜 펌핑동작시 래치-업 현상이 일어나는 것을 막을 수는 있으나, 누설전류 경로(MP1→ N2 → MN5 →MN7)의 형성으로 인한 펌핑효율의 감소가 야기되는 문제점이 있다.

도 4 는 상기 도 2 에 도시된 고전압 발생기의 누설 전류경로를 나타낸 동작 타이밍도로서, 제2 노드(N2)가 부트스트랩시 Vpp 출력단에 완전히 전하를 전달하지 못하고 누설전류 형성에 의해 제4 노드(N4)의 전압과 같아지는 것을 나타낸다.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 높은 외부 전원전압에서 동작시에도 부트스트랩노드의 프리차지전압을 일정전위로 제한하도록 구성하여 래치-업의 발생을 막고, 또한 두 프리차지노드의 프리차지 트랜지스터를 분리하여 누설전류 경로를 줄이므로써 펌핑효율을 높인 고전압 발생기를 제공하는데 있다.

제1도는 종래의 고전압 발생기의 제1 실시예를 나타낸 회로도.

제2도는 종래의 고전압 발생기의 제2 실시예를 나타낸 회로도.

제3도는 제2도의 동작 타이밍도.

제4도는 제2도의 누설 전류경로를 나타내는 동작 타이밍도.

제5도는 본 발명에 의한 고전압 발생기의 회로도.

제6도는 제5도의 동작 타이밍도.

제7도는 제5도의 누설 전류경로 제거를 나타내는 동작 타이밍도.

〈도면의 주요부분에 대한 부호의 설명〉

10, 11 : 클램프부 20, 21 : 프리차지부

30 : 전류경로 스위칭부 40 : 고전압 출력부

50 : 래치-업 방지부

상기 목적을 달성하기 위하여, 본 발명에 의한 고전압 발생기는 내부 전원 전압을 제 1제어신호 및 제 3제어신호의 전위레벨 입력에 따라 제1 및 제3 프리차지 노드에 각각 프리차지시키는 제1 및 제2 프리차지부와, 제1 및 제3 프리차지 노드의 전위를 가변시키는 각각의 전위레벨 입력제어신호에 따라 2개의 전류경로를 교대로 활성화시켜 일정 전위를 부트스트랩 노드로 전달하는 전류경로 스위칭부와, 전류경로 스위칭부로부터 인가되는 전위에 따라 부트스트랩 노드를 고전압으로 부트스트래핑시켜 출력하는 고전압 출력부와, 고전압 출력부의 출력노드로 일정전압을 전달하는 래치-업 방지부를 구비한다.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

도 5 는 본 발명에 따른 고전압 발생기의 회로도를 나타낸 것으로, 내부 전원전압(Vint) 인가단과 양측의 프리차지 노드(N1, N3) 사이에 각각 연결된 N채널 모스 트랜지스터(MN5, MN6)로 이루어진 제1 및 제2 프리차지부(20, 21)와, 상기 프리차지 노드(N1, N3)의 전위를 가변시키는 제어신호(a, c)의 전위레벨에 따라 복수개의 전류경로 중 하나의 전류경로만을 활성화시켜 일정 전위(외부 전원전압 - 고전압)를 부트스트랩 노드(N2, N4)로 전달하는 전류경로 스위칭부(30)와, 상기 부트스트랩 노드(N2, N4)와 고전위 출력노드(Vpp) 사이에 연결되며 상기 부트스트랩 노드(N2, N4)가 크로스 커플 구조로 각각의 게이트에 연결된 두개의 P채널 모스 트랜지스터(MP1, MP2)로 이루어진 고전압 출력부(40)와, 상기 고전압 출력부(40)의 래치-업 방지를 위해 게이트로 인가되는 파워-업 신호(/pwrup)에 의해 외부 전원전압(Vext)을 출력노드(Vpp)로 전달하는 N채널 모스 트랜지스터(MN9)로 이루어진 래치-업 방지부(50)로 구성된다.

상기 복수개의 전류경로라 함은 Vext인가단 → MN1 → MN7 → N2 → MP1 → Vpp출력단으로의 제1 경로와, Vext인가단 → MN2 → MN8 → N4 → Vpp출력단으로의 제2 경로를 의미한다.

그리고, 상기 전류경로 스위칭부(30)는 상기 외부 전원전압(Vext)이 각각의 소오스로 인가되며 게이트는 고전압 인가단(Vpp)에 공통으로 연결된 제1 및 제2 N 채널 모스 트랜지스터(MN1, MN2)와, 상기 제1 및 제2 N채널 모스 트랜지스터(MN1, MN2)의 드레인에 각각 연결되고 각각의 게이트는 상기 프리차지노드(N1, N3)에 연결된 제7 및 제8 N채널 모스 트랜지스터(MN7, MN8)와, 상기 제1 N채널 모스 트랜지스터(MN1)와 제7 N채널 모스 트랜지스터(MN7)의 연결노드와 프리차지노드(N1)사이에, 그리고 상기 제2 N채널 모스 트랜지스터(MN2)와 제8 N채널 모스트랜지스터(MN8)의 연결노드와 프리차지 노드(N3)사이에 각각 연결되며 상기 두 프리차지노드(N1, N3)가 각각의 게이트에 크로스커플 구조로 연결된 제3 및 제4 N채널 모스 트랜지스터(MN3, MN4)로 구성된다.

이하, 상기 구성을 갖는 본 발명의 동작을 도면을 참조하며 알아보기로 한다.

도 6 은 도 5 에 도시된 고전압 발생기의 전체 동작 타이밍도를 나타낸 것으로, 이하 동작 설명을 통해 분명해 진다.

우선, 외부 전원전압이 인가되면 래치업 방지부(50)의 /pwrup신호가 "하이"에서 "로우"로 천이되며 인버터(11)를 턴-온시킨다. 즉, 인버터(11)의 출력이 0V에서 Vint로 천이하며 이 전압은 제9 N채널 모스 트랜지스터(MN9)의 게이트에 인가되어 제9 N채널 모스 트랜지스터(MN9)를 턴온시키게 된다. 결과적으로 Vpp노드에 Vext전압에서 제9 N채널 모스 트랜지스터(MN9)의 게이트에 인가된 Vint전압, 그리고, 제9 N채널 모스 트랜지스터(MN9)의 문턱전압인 Vt만큼이 줄어든 Vext-Vint-Vt만큼의 전압을 전달하며 이것을 초기 Vpp전압이라 한다.

이 전압은 동시에 제1 N채널 모스 트랜지스터(MN1) 및 제2 N채널 모스 트랜지스터(MN2)의 게이트에 인가된다. 같은 시간에 제 1노드(N1)는 제5 N채널 모스 트랜지스터(MN5)를 통하여 Vint-Vt만큼 프리차지 되며 제 3노드(N3)는 제6 N채널 모스 트랜지스터(MN6)를 통하여 Vint-Vt만큼 프리차지 된다.

제어신호(a)가 0V에서 Vext전압으로 천이하고 제어신호(b)가 Vext전압에서 0V로 천이할 때 제 1노드(N1)는 Vint-Vt전압에서 "Vint-Vt-Vext"로 부트스트랩되어 제7 N채널 모스 트랜지스터(MN7)를 턴-온시키게 된다. 그리고, 제 2노드(N2)를 "Vext-Vpp"로 프리차지함과 동시에 제4 N채널 모스 트랜지스터(MN4)를 턴온시켜 제 3노드(N3)를 Vint-Vt 전압에서 Vext-Vpp전압으로 프리차지한다. 즉, 제 3노드(N3)는 초기에만 Vint-Vt로 프리차지되고 그 이후는 제어신호(a)의 전압에 의하여 Vint-Vt에서 Vext-Vpp전압으로 바뀐다.

제어신호(c)가 0V에서 Vext전압으로 천이하고 제어신호(d)가 Vext 전압에서 0V로 천이할 때 제 3노드(N3)는 Vint-Vt전압에서 Vint-Vt+Vext로 부트스트랩되어 제8 N채널 모스 트랜지스터(MN8)를 턴온시킨다. 따라서, 제4 노드(N4)가 Vext-Vpp로 프로차지됨과 동시에 제3 N채널 모스 트랜지스터(MN3)가 턴온되어 제 1노드(N1)를 Vint-Vt전압에서 Vext-Vpp전압으로 프리차지한다. 즉, 제 1노드(N1)는 초기에만 Vint-Vt로 프리차지되고 그 이후는 제어신호(c)의 전압에 의하여 Vint-Vt 에서 Vext-Vpp전압으로 바뀐다.

제어신호(a)가 Vext에서 0V로 천이하면 제7 N채널 모스 트랜지스터(MN7)는 턴오프되며 제어신호(b)가 0V에서 Vext로 천이하면 제 2노드(N2)는 Vext-Vpp+Vext로 부트스트랩된다. 이때, 제1 P채널 모스 트랜지스터(MP1)의 소스 단자인 제 2노드(N2)의 전압은 Vext-Vpp+Vext이고 게이트는 "Vext-Vpp"이므로 제 1 P채널 모스 트랜지스터(MP1)가 턴온되며 제 2노드(N2)의 전압이 Vpp노드로 전달된다.

제어신호(c)가 Vext에서 0V로 천이하면 제8 N채널 모스 트랜지스터(MN8)는 턴오프되며 제어신호(d)가 0V에서 Vext로 천이하면 제 4노드(N4)는 Vext-Vpp+Vext로 부트스트랩된다. 이때, 제2 P채널 모스 트랜지스터(MP2)의 소스 단자인 제 4노드(N4) 전압은 Vext-Vpp+Vext이고 게이트는 "Vext-Vpp이므로 제 2 P채널 모스 트랜지스터(MP2)가 턴온되며 제 4노드(N4)의 전압이 Vpp노드로 전달된다.

상기와 같은 동작을 출력전압인 고전압(Vpp)이 목표값에 다다를 때까지 계속 반복하게 된다.

도 7 은 도 5 에 도시된 본 발명에 의한 고전압 발생기의 누설 전류경로가 제거된 동작 타이밍도를 나타낸 것으로, 상기 도 4 의 파형과 비교해 두 부트스트랩 노드(N2, N4)가 같은 시간대에서 일정 전위차를 유지하고 있음을 나타낸다.

이는, 고전압(Vpp)이 게이트로 인가되는 제1 및 제2 N채널 모스 트랜지스터(MN1, MN2)를 분리시켜 구성함으로써 상기 제어신호(a)가 0V에서 Vext로 천이할 때 제4 노드(N4)의 부트스트랩핑된 전하가 제2 노드(N2)까지 전달되는 누설전류 경로를 제거하여 보다 안정적인 동작을 얻을 수 있는 것을 의미한다.

이상에서 설명한 바와 같이, 본 발명에 따른 고전압 발생기는 고전압 펌핑 동작을 구현시 높은 외부 전원전압에서 발생하는 래치-업을 막아 불필요한 전류소모를 제거하고, 전원전압의 램프-업 속도에 무관하게 항상 안정된 고전압을 얻을 수 있는 매우 뛰어난 효과가 있다.

또한, 누설 전류경로의 형성을 막아 고전압 펌핑효율을 높일 수 있는 매우 뛰어난 효과가 있다.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims

내부 전원전압을 제 1제어신호 및 제 3제어신호의 전위레벨 입력에 따라 제1 및 제3 프리차지 노드에 각각 프리차지시키는 제1 및 제2 프리차지부와, 상기 제1 및 제3 프리차지 노드의 전위를 가변시키는 각각의 전위레벨 입력 제어신호에 따라 2개의 전류경로를 교대로 활성화시켜 일정 전위를 부트스트랩 노드로 전달하는 전류경로 스위칭부와, 상기 전류경로 스위칭부로부터 인가되는 전위에 따라 부트스트랩 노드를 고전압으로 부트스트래핑시켜 출력하는 고전압 출력부와, 상기 고전압 출력부의 출력노드로 일정전압을 전달하는 래치-업 방지부를 포함하여 구성된 것을 특징으로 하는 고전압 발생기.
제1항에 있어서, 상기 제1 및 제2 프리차지부는 N채널 모스 트랜지스터로 이루어진 것을 특징으로 하는 고전압 발생기.
제1항에 있어서, 상기 전류경로 스위칭부는 고전압 인가단에 의해 복수개의 전류경로로 분기되어 상기 고전압 인가시 외부 전원전압을 패스시키는 제1 및 제2 스위칭소자와, 상기 제1 및 제2 스위칭소자의 출력단에 각각 연결되어 상기 전위레벨 입력 제어신호에 따라 선택적으로 턴-온되어 외부 전원전압을 상기 고전압 출력부로 전달하는 제3 및 제4 스위칭소자와, 상기 제1 및 제3 스위칭소자의 연결노드와 상기 제2 및 제4 스위칭소자의 연결노드 사이에 각각 연결되며 각각의 제어단이 상기 제1, 제3 프리차지 노드에 크로스커플 구조로 연결된 제7 및 제8 스위칭소자로 구성된 것을 특징으로 하는 고전압 발생기.
제3항에 있어서, 상기 각각의 스위칭 소자는 N채널 모스 트랜지스터로 이루어진 것을 특징으로 하는 고전압 발생기.
제1항에 있어서, 상기 래치-업 방지부는 파워-업 신호에 의해 반전되어 내부 전원전압을 출력하는 인버터; 상기 외부 전원전압을 인가받고, 상기 인버터로부터 인가되는 내부 전원전압 신호에 따라 턴-온 동작하는 N채널 모스 트랜지스터로 이루어진 것을 특징으로 하는 고전압 발생기.