KR100419236B1 - 전압 상승 컨버터용 차지 펌프 - Google Patents

전압 상승 컨버터용 차지 펌프 Download PDF

Info

Publication number
KR100419236B1
KR100419236B1 KR10-2001-0038454A KR20010038454A KR100419236B1 KR 100419236 B1 KR100419236 B1 KR 100419236B1 KR 20010038454 A KR20010038454 A KR 20010038454A KR 100419236 B1 KR100419236 B1 KR 100419236B1
Authority
KR
South Korea
Prior art keywords
node
boot
level
vext
voltage source
Prior art date
Application number
KR10-2001-0038454A
Other languages
English (en)
Other versions
KR20030002754A (ko
Inventor
권기창
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0038454A priority Critical patent/KR100419236B1/ko
Publication of KR20030002754A publication Critical patent/KR20030002754A/ko
Application granted granted Critical
Publication of KR100419236B1 publication Critical patent/KR100419236B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Abstract

제 1 및 제 2 부트 노드와 VPP노드 간에 크로스 형태로 접속된 한쌍의 PMOS 트랜지스터와, 상기 제 1 및 제 2 부트 노드에 각각 접속되며 서로 다른 클럭을 입력으로 하는 제 1 및 제 2 부트 캐패시터와, 상기 제 1 부트 노드와 외부 전압원간에 접속되며 게이트 단자가 제 3 부트 노드 및 게이트 단자가 상기 전압원에 접속되는 제 1 NMOS트랜지스터를 통해 상기 외부 전압원에 접속되는 제 2 NMOS트랜지스터와, 상기 제 2 부트 노드와 외부 전압원간에 접속되며 게이트 단자가 제 4 부트 노드 및 게이트 단자가 상기 전압원에 접속되는 제 3 NMOS트랜지스터를 통해 상기 외부 전압원에 접속되는 제 4 NMOS트랜지스터와, 상기 제 3 및 제 4 부트 노드에 각각접속되며 서로 다른 클럭을 입력으로 하는 제 3 및 제 4 부트 캐패시터와, 파워 업 또는 다운시 상기 제 3 및 제 4 부트 노드의 전압을 디스차지하기 위한 디스차지부를 포함하여 구성된 전압 상승 컨버터용 차지 펌프가 제공된다.

Description

전압 상승 컨버터용 차지 펌프{Charge pump for a voltage up converter}
본 발명은 파워 온 또는 오프시 안정된 동작을 하는 전압 상승 컨버터용 차지펌프 회로에 관한 것이다.
종래의 차지 펌프의 일반적인 구성은 도 1과 같은데 도 2를 참조하여 설명하면 다음과 같다.
① 노드(G1)가 하이 레벨인 구간 동안 노드(G1BOOT)는 펌프 캐패시터(M2)에 의해 2*VEXT 레벨까지 올라간다. 노드(G1Boot)가 2*VEXT 레벨인 구간 동안 트랜지스터(M11)는 턴온되어 노드(P1BOOT)를 VEXT 레벨로 된다. 또한, 트랜지스터(M6)가 턴온되어 노드(G2BOOT)가 VEXT레벨로 되며, 노드(G2BOOT)가 VEXT 레벨인 구간 동안 트랜지스터(M12)는 턴 오프된다.
② 노드(G1)가 하이 레벨에서 로우 레벨로 떨어지면 노드(G1BOOT)는 VEXT 레벨이 되며 트랜지스터(M11)가 턴오프된다.
③ 트랜지스터(M11)가 턴오프 되어진 이후 노드(P1)가 로우 레벨에서 하이 레벨이 되면 노드(P1BOOT)는 펌프 캐패시터(M1)에 의해 2*VEXT 레벨이 된다. 이때 노드(P2)는 하이 레벨에서 로우 레벨로 떨어지며 노드(P2BOOT)는 전 상태인 2*VEXT에서 VEXT레벨이 된다. 이러한 상황에서 차지 전달 트랜지스터(M9)는 턴온 되어지며 노드(P1BOOT)의 2*VEXT인 레벨은 노드(VPP)로 전송되어져 VPP 레벨이 증가 된다. 이때 전송되어지는 방법은 차지 분배(Charge Sharing) 방식으로 전송되어진다. 차지 분배 이후 노드(P1BOOT)의 레벨과 VPP 레벨은 동일해진다
④ 노드(P1BOOT)의 전하(Charge)가 VPP 노드로 전송되어진 이후 노드(G2)는 로우 레벨에서 하이 레벨로 올라가며 이때 VEXT 레벨이었던 노드(G2BOOT)는 펌프 캐패시터(M3)에 의해 2*VEXT 레벨로 된다. 노드(G2BOOT)가 2*VEXT 레벨이 되면 트랜지스터(M12)가 턴온되어져 노드(P2BOOT)를 VEXT 레벨로 만든다. 그러므로 트랜지스터(M9)가 턴온되어 노드(G1BOOT)가 VEXT 레벨로 된다.
⑤ 상술한 한번의 차지 펌프동작이 완성되어지면 다시 반대편으로 동일한 G2/P2/P1/G1 노드 순서에 의해 차지 펌프 동작이 이루어진다.
이러한 동작의 반복으로서 VEXT 레벨을 더 높은 전압으로 만들어 고전압이 사용되어지는 부분의 전원전압으로서 사용하게 된다.
도 1의 VPP는 승압된 전압 레벨을 가지는 전원으로서 차지 펌프는 지속적으로 동작하는 것이 아니라 VPP 레벨이 특정 레벨까지 승압된 이후에는 주변회로의 제어를 받아 차지 펌프 동작을 멈추게 된다. 차지 펌프 동작이 멈추었을 때의 각 노드의 전압 레벨은 다음과 같다.
1. G1BOOT = 2*VEXT 또는 VEXT
2. P1BOOT = VEXT 또는 2*VEXT
3. P2BOOT = VPP 또는 VEXT
4. G2BOOT = VEXT 또는 VPP
위와 같은 전압 레벨에서 파워 오프(Power OFF) 되어지는 경우 VEXT 레벨은 감소하며 이러한 상황에서 위의 각각의 노드는 VEXT를 따라서 감소하는 것이 아니라 VEXT 레벨과 누설 전류(Leakage Current), 그리고 결합 캐패시턴스(Coupling cap.)에 의해 감소하게 된다. 예를들면 위의 각 노드의 전압 레벨에서 VEXT가 감소하는 경우 노드(G1BOOT/P2BOOT)는 누설 전류와 결합 캐패시턴스에 의해 감소하며, 노드(G2BOOT/P1BOOT)는 VEXT를 따라서 감소한다. 그 이유는 위에서 보인 각각의 레벨에 의해 턴온되어지는 트랜지스터가 있는가 하면 턴온되어지는 트랜지스터가 없어외부에서 공급되어지는 전압 소스(Voltage Source)가 없는 노드가 있기 때문이다. 이러한 상황을 위에서 보인 전압 레벨중 첫 번째 항목을 가지고 설명하면 다음과 같다.
1. G1BOOT = 2*VEXT 인 경우 트랜지스터(M6)가 턴온되어져 노드(G2BOOT)는 VEXT 레벨을 따라 간다. 또한 트랜지스터(M11)가 턴온 되어져 노드(P1BOOT)는 VEXT를 따라 간다.
2. P1BOOT = VEXT인 경우 트랜지스터(M10)가 턴온되어져 노드(P2BOOT)는 VPP 레벨을 따라 움직이며, 또한 결합 캐패시터(M4)에 의해서 노드(P2)가 VEXT에서 감소하므로 커플링(Coupling) 동작의 영향을 받는다.
3. 노드(G1BOOT)의 경우는 턴온되어지는 트랜지스터가 없으므로 누설 전류와 결합 캐패시터(M2)의 영향을 받아 감소한다.
4. 위에서 보인 1, 2 및 3의 상황을 그래프로 보인 것이 도 3이다.
위와 같은 상황에서 도 3의 T1 시간에 노드(G1BOOT)가 완전히 디스차지(Discharge)되어지지 않고 특정 전압 레벨을 가진 상태에서 다시 파워 업 (Power up)되어져 차지 펌프가 다시 동작되는 경우 차지 펌프는는 비정상적으로 동작할 수 있다. 그 이유는 다음과 같다.
노드(G1BOOT)가 완전히 디스차지되어지지 않은 특정 전압 레벨에 있고 이때낮은(Low) VEXT 레벨에 의해 차지 펌프가 동작하는 경우, 노드(G1BOOT)의 전압 레벨에 의해 트랜지스터(M11)가 턴온 되어져 노드(P1BOOT)가 항상 VEXT 레벨로 되며, 트랜지스터(M6)도 턴온되어져 노드(G2BOOT)가 VEXT 레벨로 된다. 이러한 경우 노드(G2BOOT)는 결합 캐패시터(M4)에 의해 동작하며 노드(P2BOOT)가 하이 레벨인 경우 차지를 VPP로 전송하나 로우 레벨인 경우 트랜지스터(M9)가 턴온되어져 VEXT 레벨을 VPP 레벨로 전송하는 상황이 발생하게 된다. 이러한 상황은 2*VEXT 레벨이 노드(G1BOOT)가 파워 다운(Power Down)시에 디스차지되어지지 않는 레벨 이상이 될 때 까지 지속 되게 된다. 2*VEXT 레벨이 노드(G1BOOT)의 레벨보다 낮은 경우 VPP 는 VEXT과 거의 같은 레벨을 가지게 된다. 이러한 상황에서의 VPP 레벨과 정상상태의 VPP 레벨을 보인 것이 도 4이다. 도 4에서 보이는 파워 업 신호(PWRUP)는 파워 업 검출 신호로서 로우인 구간 동안 전체 회로를 초기화하는 역할을 하는 것이며 파워 업 신호(PWRUP)가 하이 레벨로 올라가는 순간부터 모든 회로가 동작하게 된다.
파워 업 신호(PWRUP)는 VEXT 레벨이 특정 전압 레벨 이하인 경우 로우 상태가 되며, VEXT 레벨이 특정 레벨 이상인 경우 하이 상태가 된다. 파워 업 신호((PWRUP)가 하이 상태에서 회로가 정상적으로 동작 할 수 있다.
도 4에서 보듯이 비정상 상태에서의 VPP 레벨은 낮은 VEXT 레벨에서 상당히 낮은 전압 레벨을 가진다.
이러한 낮은 VEXT에서의 특성은 VPP 레벨을 정상적인 레벨보다 낮게 만들며 회로 동작을 비정상적으로 하는 원인이 된다.
따라서 본 발명은 차지 펌프의 부트 노드의 전압을 파워 업 및 다운시 디스차지되도록하여 상기한 문제점을 해소할 수 있는 전압 상승 컨버터용 차지 펌프 회로를 제공하는데 그 목적이 있다.
도 1 은 종래 기술에 따른 전압 상승 컨버터용 차지 펌프의 회로도..
도 2 는 도 1의 입력 신호를 나타내는 파형도.
도 3 및 도 4 는 도 1의 동작 설명을 위한 타이밍도.
도 5 는 본 발명에 따른 전압 상승 컨버터용 차지 펌프의 회로도.
도 6 은 도 5를 설명하기 위한 타이밍도.
도 7 은 도 5의 디스차지부의 상세 회로도.
< 도면의 주요 부분에 대한 부호의 설명 >
M1 내지 M4: 캐패시터 M5 내지 M8, M11 및 M12: NMOS트랜지스터
M9 및 M10: PMOS트랜지스터 10: 디스차지부
상술한 목적을 달성하기 위한 본 발명에 따른 전압 상승 컨버터용 차지펌프 회로는 제 1 및 제 2 부트 노드와 VPP노드 간에 크로스 형태로 접속된 한쌍의 PMOS 트랜지스터와,
상기 제 1 및 제 2 부트 노드에 각각 접속되며 서로 다른 클럭을 입력으로 하는 제 1 및 제 2 부트 캐패시터와,
상기 제 1 부트 노드와 외부 전압원간에 접속되며 게이트 단자가 제 3 부트 노드 및 게이트 단자가 상기 전압원에 접속되는 제 1 NMOS트랜지스터를 통해 상기 외부 전압원에 접속되는 제 2 NMOS트랜지스터와,
상기 제 2 부트 노드와 외부 전압원간에 접속되며 게이트 단자가 제 4 부트 노드 및 게이트 단자가 상기 전압원에 접속되는 제 3 NMOS트랜지스터를 통해 상기 외부 전압원에 접속되는 제 4 NMOS트랜지스터와,
상기 제 3 및 제 4 부트 노드에 각각접속되며 서로 다른 클럭을 입력으로 하는 제 3 및 제 4 부트 캐패시터와,
파워 업 또는 다운시 상기 제 3 및 제 4 부트 노드의 전압을 디스차지하기위한 디스차지부를 포함하여 구성된다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
본 발명은 종래 기술에서 문제가 되었던 차지 펌프 노드(G1BOOT/G2BOOT)를 파워 업 및 다운시시 초기화하는 디스차지부를 추가하여 차지 펌프의 동작을 정상적으로 수행하게 함으로서 낮은 VEXT 에서의 VPP 레벨을 정상적으로 발생하게 하여 낮은 VEXT 에서의 회로동작을 원할하게 한다.
본 발명에서 사용한 디스차지부에 대한 연결 상황에 대한 회로는 도 5와 같다. 도 5 에는 차지 펌프 노드(G1BOOT/G2BOOT)에 디스차지부(10)가 추가되어 있다.
디스차지부(10)는 파워 업 또는 다운시 VEXT 레벨이 특정 레벨 이하인 경우 차지 펌프 노드(G1BOOT/G2BOOT)를 초기화하는 부분으로써 전 상태의 파워 다운 이후 초기화되어지지 않은 노드(G1BOOT /G2BOOT)를 초기화한다.
디스차지부(10)의 액티브 신호로는 파워 업 또는 다운 검출 신호가 사용된다.
본 발명에서 사용한 디스차지부(10)의 동작상황과 이때의 노드(G1BOOT/G2BOOT)레벨이 도 6에 도시되어 있다. 도 6 에서 보듯이 파워 업 신호(PWRUP)가 로우인 구간 동안 디스차지부(10)가 동작하여 노드(G1BOOT/G2BOOT)의 전압이 디스차지되는 것을 알 수 있다. 완전히 디스차지되어진 노드(G1BOOT/G2BOOT Node)는 다음 파워 업시 트랜지스터(M11/M12, M5/M6)를 낮은 VEXT 구간 동안 턴온 시키지 않으며, VEXT와 VPP 사이의 직접 경로(Direct Path)를 제거하여 VPP 레벨이 정상적으로 동작하게 한다.
디스차지부(10)의 구성은 도 7과 같다. 도 7에서 보듯이 파워 업 신호(PWRUP)는 인버터(I)를 거쳐 NMOS 트랜지스터(Q)의 게이트 단자로 들어간다. 따라서 파워 업 신호(PWRUP)가 로우인 구간동안 NMOS트랜지스터는 턴온 되어지며, 차지 되어져 있던 노드(G1BOOT/G2BOOT)는 완전히 디스차지 되어진다
파워 업 신호(PWRUP)는 모든 디바이스(Device)에서 항상 로우 레벨에서 하이 레벨로 변하는 것은 아니며, 하이 레벨에서 로우 레벨로 변화하는 경우도 있다. 이럴 경우 도 7의 인버터(I)는 제거되어져야 한다.
위와 같이 낮은 VEXT에서 안정된 VPP 레벨을 발생하게 하므로서 전반적인 낮은 VEXT 에서의 칩 동작을 안정되게 할 수 있다
상술한 바와 같이 본 발명에 의하면 파워 다운 및 업시 발생할 수 있는 낮은 VEXT 에서의 칩 동작을 원활하게 하여, 낮은 VEXT에서 발생할 수 있는 불량을 방지할 수 있다.

Claims (3)

  1. 제 1 및 제 2 부트 노드와 VPP노드 간에 크로스 형태로 접속된 한쌍의 PMOS 트랜지스터와,
    상기 제 1 및 제 2 부트 노드에 각각 접속되며 서로 다른 클럭을 입력으로 하는 제 1 및 제 2 부트 캐패시터와,
    상기 제 1 부트 노드와 외부 전압원간에 접속되며 게이트 단자가 제 3 부트 노드 및 게이트 단자가 상기 전압원에 접속되는 제 1 NMOS트랜지스터를 통해 상기 외부 전압원에 접속되는 제 2 NMOS트랜지스터와,
    상기 제 2 부트 노드와 외부 전압원간에 접속되며 게이트 단자가 제 4 부트 노드 및 게이트 단자가 상기 전압원에 접속되는 제 3 NMOS트랜지스터를 통해 상기 외부 전압원에 접속되는 제 4 NMOS트랜지스터와,
    상기 제 3 및 제 4 부트 노드에 각각접속되며 서로 다른 클럭을 입력으로 하는 제 3 및 제 4 부트 캐패시터와,
    외부 전압이 목표 전압보다 낮은 상태에서도 VPP노드로 정상적인 전압이 발생될수 있도록 상기 제 3 및 제 4 부트 노드의 전압을 디스차지하기 위한 디스차지부를 포함하여 구성된 것을 특징으로 하는 전압 상승 컨버터용 차지 펌프.
  2. 제 1 항에 있어서,
    상기 디스차지부는 파워 업 또는 다운 검출 신호에 의해 동작되는 것을 특징으로 하는 전압 상승 컨버터용 차지 펌프.
  3. 제 1 항에 있어서,
    상기 디스차지부는 상기 제 3 또는 제 4 부트 노드와 접지간에 접속되며 상기 파워 업 또는 다운 검출 신호에 따라 동작하는 트랜지스터를 포함하여 구성된 것을 특징으로 하는 전압 상승 컨버터용 차지펌프.
KR10-2001-0038454A 2001-06-29 2001-06-29 전압 상승 컨버터용 차지 펌프 KR100419236B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038454A KR100419236B1 (ko) 2001-06-29 2001-06-29 전압 상승 컨버터용 차지 펌프

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038454A KR100419236B1 (ko) 2001-06-29 2001-06-29 전압 상승 컨버터용 차지 펌프

Publications (2)

Publication Number Publication Date
KR20030002754A KR20030002754A (ko) 2003-01-09
KR100419236B1 true KR100419236B1 (ko) 2004-02-19

Family

ID=27712448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0038454A KR100419236B1 (ko) 2001-06-29 2001-06-29 전압 상승 컨버터용 차지 펌프

Country Status (1)

Country Link
KR (1) KR100419236B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970017640A (ko) * 1995-09-19 1997-04-30 김광호 반도체 메모리용 차아지 펌프 회로
KR970029747A (ko) * 1995-11-09 1997-06-26 김광호 모스 트랜지스터 구동용 차지펌프회로
JPH10285911A (ja) * 1997-02-03 1998-10-23 Matsushita Electric Ind Co Ltd チャージポンプ回路および論理回路
KR19980071017A (ko) * 1997-02-03 1998-10-26 모리시타요오이치 충전 펌프 회로 및 논리 회로
KR19990061048A (ko) * 1997-12-31 1999-07-26 김영환 고전압 발생기

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970017640A (ko) * 1995-09-19 1997-04-30 김광호 반도체 메모리용 차아지 펌프 회로
KR970029747A (ko) * 1995-11-09 1997-06-26 김광호 모스 트랜지스터 구동용 차지펌프회로
JPH10285911A (ja) * 1997-02-03 1998-10-23 Matsushita Electric Ind Co Ltd チャージポンプ回路および論理回路
KR19980071017A (ko) * 1997-02-03 1998-10-26 모리시타요오이치 충전 펌프 회로 및 논리 회로
KR19990061048A (ko) * 1997-12-31 1999-07-26 김영환 고전압 발생기

Also Published As

Publication number Publication date
KR20030002754A (ko) 2003-01-09

Similar Documents

Publication Publication Date Title
US6020781A (en) Step-up circuit using two frequencies
KR100427204B1 (ko) 반도체 장치
KR100471185B1 (ko) 내부 공급 전압의 파워-업 기울기를 제어하기 위한 내부전압 변환기 구조
US6255896B1 (en) Method and apparatus for rapid initialization of charge pump circuits
US5771140A (en) Electro-static discharge and latch-up prevention circuit
KR0161308B1 (ko) 전원 접속 회로 및 전원선용 스위치 집적 회로
US20070090871A1 (en) High voltage generation circuit and semiconductor device having the same
US5278798A (en) Semiconductor memory device
KR100473255B1 (ko) 반도체 집적 회로
EP0823115A1 (en) Reference for cmos memory cell having pmos and nmos transistors with a common floating gate
US6617916B1 (en) Semiconductor integrated circuit
KR100419236B1 (ko) 전압 상승 컨버터용 차지 펌프
US6512698B2 (en) Semiconductor device
US6785183B2 (en) System for controlling the stand-by to active and active to stand-by transitions of a VCC regulator for a flash memory device
US5530672A (en) Integrated circuit for operation with plural supply voltages
JP4270336B2 (ja) 半導体集積回路装置
KR100548557B1 (ko) 반도체 장치의 내부 전원발생장치
US7576589B2 (en) Boost voltage generating circuit including additional pump circuit and boost voltage generating method thereof
JP4422287B2 (ja) 電位制御回路
KR102551496B1 (ko) 전원제어회로
JP2859898B2 (ja) チョッパ型コンパレータ
KR100300056B1 (ko) 백바이어스전압발생기
KR20100013885A (ko) 차지 펌핑 동작을 수행하는 반도체 장치
KR20060047112A (ko) 반도체 장치의 초기화 신호 발생회로
KR19980064073A (ko) 상승된 출력 전압을 발생시키기 위한 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee