KR100246015B1 - 저전력 고속 레벨 시프터 - Google Patents

저전력 고속 레벨 시프터 Download PDF

Info

Publication number
KR100246015B1
KR100246015B1 KR1019960015193A KR19960015193A KR100246015B1 KR 100246015 B1 KR100246015 B1 KR 100246015B1 KR 1019960015193 A KR1019960015193 A KR 1019960015193A KR 19960015193 A KR19960015193 A KR 19960015193A KR 100246015 B1 KR100246015 B1 KR 100246015B1
Authority
KR
South Korea
Prior art keywords
voltage level
output
channel transistor
input
intermediate output
Prior art date
Application number
KR1019960015193A
Other languages
English (en)
Other versions
KR960043527A (ko
Inventor
토드 에이. 메리트
트로이 에이. 만닝
Original Assignee
로데릭 더블류 루이스
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/438,645 external-priority patent/US5528173A/en
Application filed by 로데릭 더블류 루이스, 마이크론 테크놀로지, 인크. filed Critical 로데릭 더블류 루이스
Publication of KR960043527A publication Critical patent/KR960043527A/ko
Application granted granted Critical
Publication of KR100246015B1 publication Critical patent/KR100246015B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/086—Emitter coupled logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

CMOS 입력 신호를 CMOS 출력 신호로 변환하는 전압 레벨 변환기가 개시되어 있는데 출력 신호의 하한 전압 레벨이 입력 신호의 상한 전압 레벨과 동일하다.
전압 레벨 변환기는 DRAM를 포함하는 메모리 회로 같은 집적회로에 설명되어 있다.
특히, 전압 레벨 변환기는 부트 회로에 대한 프리-차지 트랜지스터에 게이트 전압으로서 사용될 수 있는 출력 신호를 발생시키는데 이때 게이트 전압은 트랜지스터를 셧오프시키기 위해 입력 신호의 상한 전압 레벨까지 떨어지기만 하면 된다.
따라서, 전압 레벨 변환기는 출력 신호의 전압폭을 제한함으로써 입력 신호를 변환하기에 요구되는 시간 및 전력을 감소시킨다.

Description

저전력 고속 레벨 시프터
제1도는 전압 레벨 변환기의 개략도.
제2도는 제1도의 전압 레벨 변환기의 입력 전압 및 출력 전압을 도시하는 그래프.
제3도는 제1도의 전압 레벨 변환기의 선택 모드의 타이밍도.
제4도는 교류 전압 레벨 변환기의 개략도.
제5도는 제4도의 전압 레벨 변환기의 입력 전압 및 출력 전압을 도시하는 그래프.
제6도는 본 발명에 사용될 수 있는 P-채널 트랜지스터의 단면도.
제7도는 본 발명의 전압 레벨 변환기의 개략도.
제8도는 제7도의 전압 레벨 변환기의 입력 전압 및 출력 전압의 그래프.
제9도는 본 발명의 교류 전압 레벨 변환기의 개략도.
제10도는 제9도의 전압 레벨 변환기의 입력 전압 및 출력 전압을 도시하는 그래프.
제11도는 본 발명의 교류 전압 레벨 변환기의 개략도.
* 도면의 주요부분에 대한 부호의 설명
100 : 전압레벨 변환기 101, 160 : 입력단
103, 162 : 출력단 102 : 인버터
104, 106, 112, 114, 120 : N-채널 트랜지스터
108, 110, 116, 118 : P-채널 트랜지스터
105 : 입력 접속기 107 : 전압 펌프 회로
121 : 부가 회로 124 : 게이트
126 : 소스 128 : 드레인
130 : N-웰 132 : N+영역
140 : 레벨 시프터 142, 144 : P-채널 트랜지스터
146, 148, 150, 152 : N-채널 트랜지스터
154 : 출력 라인 156,158 : 중간 출력
164 : 입력 라인
본 발명은 일반적으로 집적 회로에 관한 것으로서, 특히 본 발명은 집적 회로 상에 제조된 전압 레벨 변환기에 관한 것이다.
집적 회로 설계에서, 상이한 전압 레벨을 요구하는 회로들 간의 인터페이스를 위해 전압 레벨 변환기를 필요로 하는 경우가 있다. 예를 들어, DRAM 등과 같은 많은 집적 회로는 4 볼트 이하의 전압 범위에서 동작하지만, 외부 회로들과 인터페이스하거나, DRAM과 함께 포함된 다른 회로들에 신호를 제공하기 위해서는 4 볼트 이상의 전압 진폭을 요구한다.
모든 전압 레벨 변환기의 2개의 주요 과제는 입력 신호의 변환에 요구되는 시간의 경감 및 변환을 완료하기 위한 전력 요건이다. Chern 등에 허여된 미합중국 특허 제5,136,190호 "CMOS Voltage Level Translator Circuit"에 설명된 CMOS 전압 변환기는 상기 2개의 과제를 다루고 있다. Chern 등의 특허는 Vcc와 Vss 사이의 제어 신호를 사용하는 회로와 Vcc'와 Vss 사이의 신호를 사용하는 회로 간에 인터페이스를 제공하는 회로를 설명하고 있다. 보다 구체적으로, Chern 등의 전압 레벨 변환기는, Vcc가 4볼트 이하이며 Vcc'가 4볼트 이상인 집적 회로에서 동작한다.
Chern 등의 특허는 고속의 효율적인 레벨 변환기를 제공하지만, 전원 전압(Vcc)과 다소 더 높은 상단 전압(Vccp) 간의 전압폭을 요구하는 인터페이스를 다루고 있지 않다. 즉, Chern 등의 특허는 접지(Vss)에서 전원(Vcc)까지의 입력 전압폭을 Vss에서 Vccp까지의 출력 전압폭으로 변환하는 레벨 변환기를 설명하고 있다.
이 변환기는 비교적 저속이며 Vcc와 Vccp 사이의 입력 전압폭을 요구하는 회로와 인터페이스하는 데에 전력을 소비한다. Vss와 Vcc간에 출력 전압을 변화시키기 위해 필요한 변환 시간 및 전력은 자원의 낭비라는 것을 알 수 있다.
상술된 바와 같은 이유, 및 당 분야의 숙련공이 본 명세서를 숙지함으로서 명확하게 드러나게 될 후술한 다른 이유들로 인해 당분야에서는 최소 출력 전압 레벨이 최대 입력 전압 레벨과 실질적으로 동일하도록 입력 전압 신호를 출력 전압 신호로 변환할 수 있는 집적 회로 전압 레벨 변환기가 필요하다.
상기 언급된 전압 레벨 변환기의 문제 및 다른 문제는 본 발명에 의해 다루어지며 후술할 명세서를 숙독하고 연구함으로써 이해될 것이다. 접지와 하단 전압(Vbb) 사이의 출력 전압을 제공하는 레벨 변환기가 설명된다.
특히, 본 발명은 제1 상단(upper) 전압 레벨 및 제1 하단(lower) 전압 레벨을 갖는 입력 신호를 수신하는 입력 접속부, 및 제1 및 제2 중간 출력을 발생시키는 입력단을 포함하는 전압 레벨 변환기를 기술하고 있다. 입력 신호가 실질적으로 제1하단 전압 레벨일 때, 제1 중간 출력은 실질적으로 제1 상단 전압 레벨에 위치한다.
입력 신호가 제1 상단 전압 레벨일 때, 제2 중간 출력은 제1 상단 전압 레벨에 위치한다. 전압 레벨 변환기는 입력 신호에 응답하여 출력 신호를 생성하는 출력단을 더 포함하는데, 이 출력 신호는 제1 중간 출력이 실질적으로 제1 상단 전압 레벨에 있는 경우에는 제2 하단 전압 레벨에 있으며, 제2 중간 출력이 실질적으로 제1 상단 전압 레벨에 있는 경우에는 제1 하단 전압 레벨에 있게 된다. 출력단은, 게이트가 제1 중간 출력에 접속되고 소스가 제2 하단 전압 레벨에 전기적으로 접속되며 드레인이 제2 N-채널 트랜지스터의 소스에 접속된 제1 N-채널 트랜지스터를 포함한다.
제2 N-채널 트랜지스터는 게이트가 제2 중간 출력에 접속되어 있으며, 드레인이 제1 하단 전압 레벨에 접속되어 있다. 출력단은 제1 N-채널 트랜지스터의 드레인에 접속된 출력 라인을 더 포함한다.
이하, 명세서의 일부이며 본 발명이 실용화될 수 있는 특정의 양호한 실시예를 도식화하기 위해 도시된 첨부 도면을 참조하여 양호한 실시예를 상세히 설명하고자 한다. 본 실시예들은 당분야의 기술자들이 본 발명을 실시할 수 있도록 충분히 상세하게 설명되며, 다른 실시예가 활용될 수 있으며 논리적, 기계적, 전기적 변경이 본 발명의 사상 및 범위를 벗어남없이 가능하다는 것이 이해될 것이다. 따라서, 이하의 상세한 설명은 본 발명을 한정하고자 하는 것이 아니며, 본 발명의 범위는 오직 첨부된 청구 범위에 의해서만 정의된다.
본 명세서에 설명되는 각 트랜지스터는 게이트, 제1 전류 노드(드레인), 및 제2 전류 노드(소스)를 갖는 P- 채널 또는 N-채널 전계 효과 트랜지스터(FET)이다.
보편적으로 FET는 대칭형 소자이기 때문에, "소스" 및 "드레인"의 진정한 표시는 전압이 단자에 인가되는 경우에만 가능하다. 따라서, 본 명세서의 소스 및 드레인의 표시는 광의 로 해석되어야 한다.
제1도를 참조하여, 본 발명의 전압 레벨 변환기(100)의 한 실시예가 설명된다. 전압 레벨 변환기(100)는 입력단(101) 및 출력단(103)으로 구성된다. 레벨 변환기는 CMOS 입력 전압 신호를 수신하기 위한 입력 접속기(105)를 구비한 선택적 인버터 (102)를 제공한다. 인버터의 출력(노드 A)은 N-채널 트랜지스터(104)의 게이트에 접속된다. 게이트가 집적 회로 전원 전압(Vcc)에 접속된 N-채널 트랜지스터 (106)는 P-채널 트랜지스터(108)와 트랜지스트(104)(노드 B) 사이에 접속된다. 트랜지스터 (108)의 게이트(노드 E)는 P-채널 트랜지스터(110)의 드레인에 접속되며, P-채널 트랜지스터(110)의 게이트(노드 C)는 트랜지스터(108)의 드레인에 접속된다.
양 트랜지스터(108,110)의 소스는 Vcc보다 전위가 높은 전압원(Vccp)에 접속된다.
Vccp는 전압 펌프 회로(107)를 포함한 어떤 전원에 의해서도 제공될 수 있다는 것을 이해할 것이다. 당분야의 기술자들에게 공지된 바와 같이, Vccp 펌프는 집적 회로 상에 제공되며 Vcc 전원 전압을 사용하여 더 높은 전압을 발생시킨다.
트랜지스터(110)의 드레인은 N-채널 트랜지스터(112)의 소스에 접속된다. 트랜지스터(112)의 게이트는 Vccp에 접속되며 드레인(노드 D)은 N-채널 트랜지스터 (114)에 접속된다. 트랜지스터(114)의 게이트는 Vcc에 접속되며, 드레인은 인버터 (102)의 출력(노드 A)에 접속된다.
P-채널 트랜지스터(116)는 게이트가 노드 C에 접속되고 소스가 Vccp에 접속되도록 접속된다. 본 명세서에서 노드 C 및 노드 E는 입력단(101)의 중간 출력으로 언급된다. 또한, 트랜지스터(16)의 드레인은 P-채널 트랜지스터(118)의 소스에 접속된다. 이러한 접속은 전압 레벨 변환기(100)로부터 출력 신호를 제공하고 후술한 바와 같이 부가 회로(121)에 접속된다.
트랜지스터(118)의 게이트는 노드 E에 접속되며, 드레인(노드 F)은 N-채널 트랜지스터(120)에 접속된다. 최종적으로, 트랜지스터(120)의 게이트는 Vccp에 접속되며, 드레인은 Vcc에 접속된다.
동작시, 전술한 제1도의 회로는 실질적으로 제2도에 도시된 바와 같은 출력을 발생시킨다. 도시된 입력 신호는 실질적으로 저전압 레벨이 0 이며 고전압 레벨이 2.54 볼트인 구형파이다. 출력 신호는 실질적으로 입력 신호의 반전이고 2.54 볼트 내지 4.3 볼트의 전압폭을 가진 구형파이다.
제1도에 도시된 회로 및 제3도의 타이밍도를 참조하여 본 발명의 전압 레벨 변환기의 동작이 설명된다. 인버터(102)로의 입력 신호의 상태가 고전압에서 저전압으로 변하는 경우, 노드 A는 저전압에서 고전압으로 변한다. 이러한 전이는 트랜지스터 (104)를 턴온시키며, 이에 의해 노드 B는 저전압 상태가 된다. 노드 C도 트랜지스터 (106,104)를 통해 저전압 상태가 된다. 노드 D는 초기에 트랜지스터(114)를 통해 Vcc-Vt의 고전압 상태로 되는데, 여기서 Vt는 약 0.7 볼트의 트랜지스터 임계 전압이다. 트랜지스터(110)는 노드 C가 저전압 상태로 변하고 노드 E가 Vccp로 될 때에 구동된다. 노드 E를 Vccp로 증가시킴으로써 노드 D도 Vccp-Vt로 증가한다. 노드 E가 Vccp로 될 때, 양 트랜지스터(108,118)는 턴오프된다. 유사하게, 트랜지스터(116)는 노드 C가 저전압 상태가 될 때에 턴온되고, 이에 의해 출력 신호가 Vccp의 고전압 상태로 된다.
출력 전압은 입력 신호의 상태가 변할 때까지 Vccp로 유지된다. 입력 전압 신호가 저전압 상태에서 고전압 상태로 변할 때, 인버터(102)의 출력, 또는 노드 A는 저전압 상태로 변한다. 트랜지스터(104)는 턴오프되고, 노드 D는 트랜지스터(114)를 통해 저전압 상태로 변한다. 노드 A 및 노드 D가 저전압 상태로 될 때, 노드 E도 트랜지스터 (112)를 통해 저전압 상태로 변한다. 트랜지스터(118)는 노드 E가 저전압 상태로 될 때에 턴온되며, 이에 의해 출력 신호가 Vcc로 된다. 노드 E가 저전압 상태로 됨에 따라, 트랜지스터(108)는 턴온되어 노드 C는 Vccp로 높아지며, 트랜지스터 (110,116)는 턴오프되어 노드 B는 Vcc-Vt로 높아진다. 트랜지스터(120)의 게이트 및 드레인이 Vccp 및 Vcc에 각각 접속됨으로써, 노드 F는 항상 Vcc로 유지된다. 통상적인 Vcc 및 Vccp의 값은 각각 3볼트 및 4.5볼트이다. 다른 전압 레벨도 본 발명의 범위를 제한하지 않고 가능하다는 것이 이해될 것이다. 전술한 바와 같이, 인버터(102)는 선택적이다. 제4도 및 제5도는 인버터(102)가 없는 대체 전압 레벨 변환기의 개략도 및 그 출력을 도시한다.
트랜지스터(108,110,116,118)는 N-웰이 Vccp에 접속되도록 집적 회로로서 제조된 P-채널 트랜지스터이다. 제6도에는, 게이트(124), 소스(126), 드레인(128), 및 N+ 영역(132)을 통해 Vccp에 접속된 N-웰(130)을 구비한,집적 회로로서 형성된 통상적인 P-채널 트랜지스터가 도시되어 있다. 다른 P-채널 구조가 가능하며 본 예시는 본 발명을 한정하는 것이 아님을 이해할 수 있을 것이다.
N-채널 트랜지스터(106,112,114)는 분리 소자로서 사용되며 래치-업을 방지하는 데 유용하다. 트랜지스터(106)는 트랜지스터(104)를 가로질러 큰 소스-드레인 전압이 발생하는 것을 방지한다. 특히, 노드 C가 Vccp에 접근함에 따라 노드 B도 Vccp에 접근한다. 그러나, 트랜지스터(106)는 게이트가 Vcc에 접속되어 있기 때문에, 노드 B가 Vcc-Vt에 있을 때에 턴오프된다. 따라서, 트랜지스터(106)는 트랜지스터(104)의 소스 전압이 Vccp에 도달하는 것을 방지한다.
트랜지스터(114)는 인버터(102)가 래치업되는 것을 방지하는 데 사용된다.
즉, 인버터(102)의 P-채널 소자는 노드 A에서의 인버터 출력 전압이 Vcc를 초과하는 경우 순방향 바이어스된다. 트랜지스터(114)는 트랜지스터(106)와 동일한 방법으로 동작한다. 트랜지스터(114)는 드레인의 전압이 Vcc-Vt에 접근하는 경우 셧-오프된다. 그러나, 노드 A는 인버터 입력이 저전압 상태인 경우에 Vcc로 구동될 수 있다.
트랜지스터(112)는 파워-업 동안에 트랜지스터(110)를 순방향 바이어스하는 것을 방지하기 위해 사용된다. 양 전원 Vcc 및 Vccp는 파워-업 동안 상이한 시간에 각자의 최대 레벨에 도달한다. Vccp는 온-칩 펌프 발생기를 사용하여 발생되고 Vcc는 외부 전원이기 때문에, Vcc가 최대 레벨에 먼저 도달한다. 트랜지스터(110)의 드레인 전압이 웰 저압(Vccp)을 초과하는 경우, 트랜지스터는 래치-업된다. 따라서, 트랜지스터(112)는 트랜지스터(110)의 드레인 전압을 Vccp 이하로 유지한다.
특히, 파워-업 동안에 노드 D가 Vccp-Vt를 초과하는 경우, 트랜지스터(112)는 셧 오프된다. 또한, 트랜지스터(120)가 파워-업 동안에 유사한 방법으로 트랜지스터(118)를 보호한다는 것이 이해될 것이다. 즉, 트랜지스터(120)는 노드 F가 Vccp-Vt를 초과하지 못하게 한다.
[Vbb 레벨 시프팅]
제7도는 입력 전압을 하단 전압 레벨로 시프팅하는 레벨 시프터(140)의 한 실시예를 도시한다. 이 레벨 시프터는 집적 회로, 및 특히 메모리 회로에서 P-채널 트랜지스터의 게이트를 접지 이하의 레벨로 구동 또는 부팅하는 데 유용하다. 레벨 시프터는 중간 출력을 발생시키는 입력단(160) 및 출력 라인(154)에 출력 신호를 발생시키는 출력단 (162)을 갖는다. 입력단은 입력 라인(164) 상에서 입력 신호를 수신한다. 입력 신호는 상단 양(+) 전압 레벨 및 하단 전압 레벨을 갖는다. 출력 신호는 입력 신호의 하단 전압 레벨과 동일한 상단 전압 레벨, 및 하단 음(-) 전압 레벨을 갖는다. 특히, 본 발명은 P-채널 트랜지스터를 구동하거나 구동을 중지하기 위해 트랜지스터 게이트 전압이 접지와 접지보다 Vt 낮은 전압 레벨 사이에서 변할 필요가 있는 분리 회로에서 P-채널 트랜지스터 상의 게이트 전압으로서 사용되는 출력 신호를 발생시키기 위해 사용될 수 있다. 부가 회로(121)는 분리 회로, 행 또는 어드레스 디코더, 또는 레벨 변환 소자를 포함하는, 그러나 그에 한정되는 것은, 아닌 다양한 회로일 수 있다. 따라서, 본 발명은 출력의 전압폭을 제한함으로써 입력 신호를 변환하는 데 필요한 시간 및 전력을 감소시킨다.
입력단은 P-채널 트랜지스터(142,144) 및 N-채널 트랜지스터(146,148)를 포함한다. 출력단은 N-채널 트랜지스터(150,152)를 포함한다. 트랜지스터 (146,158,150)는 음 전압원(Vbb)에 접속된다. 또한, 트랜지스터(142,144)는 양 전압원(Vcc)에 접속된다.
동작에 있어서, 제8도에 도시된 바와 같이, Vcc와 접지 사이에 전이하는, 입력(164) 상에 수신된 입력 전압 신호는 접지와 Vbb 사이에 전이하는, 출력(154) 상의 출력 전압 신호로 레벨 시프트된다. Vcc 및 Vbb에 대한 정확한 전압 레벨은 본 발명에 있어서는 중요하지 않지만, 바람직하게는 각각 2.5 볼트 및 -1 볼트 정도이다. 입력 신호가 Vcc 이하의 임계 전압 레벨인 경우, 트랜지스터(142)는 턴온된다.
유사하게, 트랜지스터(144)는 입력 신호의 역이 Vcc 이하의 임계 전압 레벨인 경우에 구동된다. 트랜지스터들(142,144)은 그 구동시 트랜지스터들(148,146)의 게이트를 각각 Vcc에 결합시킨다. 트랜지스터(142)가 구동된 때, 트랜지스터(150)는 출력 라인(154)이 Vbb가 되도록 구동된다. 트랜지스터(144)가 구동된 때, 트랜지스터 (152)가 구동되어 출력 라인(154)은 접지 상태로 된다. 트랜지스터(144)의 게이트에 접속된 인버터는 입력(164)을 트랜지스터(144)의 드레인에 접속시킴으로써 제거될 수 있다는 것을 알 수 있다.
따라서, 라인(154) 상에 제공된 출력 신호는 입력 신호가 저전압인 경우에는 Vbb에 있게 되며, 입력 신호가 고전압인 경우에는 접지 상태에 있게 된다. 제9도 및 제10도를 참조할 때, 트랜지스터(142,144)의 게이트에 공급되는 신호는, 입력이 고전압인 경우에 출력 신호가 저전압이 되도록, 반전될 수 있다는 것을 알 수 있다.
본 발명은 입력 신호의 저전압 레벨이 출력 신호의 고전압 레벨과 같도록 입력 신호를 출력 신호로 변환할 수 있는 전압 레벨 변환기를 제공한다. 이 출력 신호는 특히 DRAM 등의 메모리 회로에 유용하다. 따라서, 본 발명은 출력의 전압폭을 제한함으로써 입력 신호를 변환하는 데 필요한 시간 및 전력을 감소시킨다.

Claims (18)

  1. 전압 레벨 변환기에 있어서, 제1의 상단 전압 레벨(upper voltage level) 및 제1의 하단 전압 레벨(lower voltage level)을 가진 입력 신호를 수신하는 입력 접속부 ; 제1 및 제2의 중간 출력을 발생시키는 입력단 -상기 입력 신호가 상기 제1하단 전압 레벨에 있을 때에는 상기 제1 중간 출력이 상기 제1 하단 전압 레벨에 있고, 상기 입력 신호가 상기 제1 상단 전압 레벨에 있을 때에는 상기 제2 중간 출력이 상기 제1 하단 전압 레벨에 있음-; 및 상기 입력 신호에 응답하여 출력 신호를 발생시키는 출력단-상기 출력 신호는 상기 제1 중간 출력이 상기 제1 하단 전압 레벨에 있을 때에는 제2 상단 전압 레벨에 있고, 상기 제2 중간 출력이 상기 제1 하단 전압 레벨에 있을 때에는 상기 제1 상단 전압 레벨에 있음- 을 포함하며, 상기 출력단은 상기 제1 중간 출력에 접속된 게이트, 상기 제2 상단 전압 레벨에 접속된 소스, 및 제2 P-채널 트랜지스터의 소스에 접속된 드레인을 구비한 제1 P-채널 트랜지스터; 상기 제2 중간 출력에 접속된 게이트, 및 상기 제1 상단 전압 레벨에 접속된 드레인을 구비한 상기 제2 P-채널 트랜지스터; 및 상기 제1 P-채널 트랜지스터의 드레인에 접속된 출력 라인을 포함하는 것을 특징으로 하는 전압 레벨 변환기.
  2. 제1항에 있어서, 상기입력단은, 상기 입력 신호를 수신하는 상기 입력 접속부에 접속된 입력을 구비한 인버터 ; 상기 제2 상단 전압 레벨에 접속된 소스, 및 상기 제2 중간 출력을 제공하기 위해 상기 입력 신호와 실질적으로 반대인 전기 상태에 접속된 드레인을 구비한 제1P-채널 트랜지스터; 상기 제2 상단 전압 레벨에 접속된 소스, 상기 제1 P-채널 트랜지스터의 드레인에 접속된 게이트, 및 상기 제1 P-채널 트랜지스터의 게이트에 접속되고 상기 제1 중간 출력을 제공하기 위해 상기 입력 신호와 실질적으로 동일한 전기 상태에 접속된 드레인을 구비한 제2 P-채널 트랜지스터; 및 상기 제1 상단 전압 레벨에 접속된 게이트, 및 상기 인버터의 출력에 접속된 드레인을 구비한 N-채널 트랜지스터를 포함하는 것을 특징으로 하는 전압 레벨 변환기.
  3. 제2항에 있어서, 상기 입력단은, 상기 인버터의 출력에 접속된 게이트, 상기 제1 하단 전압 레벨에 접속된 드레인, 및 제2 N-채널 트랜지스터의 드레인에 접속된 소스를 구비한 제1 N-채널 트랜지스터; 및 상기 제1 상단 전압 레벨에 접속된 게이트를 구비하여, 상기 제1 N-채널 트랜지스터의 소스 전압이 상기 제1 상단 전압 레벨을 초과하지 않도록 하는 상기 제2 N-채널 트랜지스터를 포함하는 것을 특징으로 하는 전압 레벨 변환기.
  4. 외부 전원에 의해 제공되는 제1 전원 전압 레벨에서 동작하는 집적 회로에 있어서, 제2 전원 전압 레벨을 제공하는 내부 전원; 상기 제1 전원 전압 레벨과 동일한 제1 상단 전압 레벨 및 제1 하단 전압 레벨을 가진 입력 신호를 수신하는 입력 접속부를 포함하는 전압 레벨 변환기; 제1 및 제2의 중간 출력을 발생시키는 입력단-상기 입력 신호가 상기 제1 하단 전압 레벨에 있을 때에는 상기 제1 중간 출력이 상기 제1 하단 전압 레벨에 있고, 상기 입력 신호가 상기 제1 상단 전압 레벨에 있을 때에는 상기 제2 중간 출력이 상기 제1 하단 전압 레벨에 있음-; 상기 입력 신호에 응답하여 출력 신호를 발생시키는 출력단-상기 출력 신호는 상기 제1 중간 출력이 상기 제1 하단 전압 레벨에 있을 때에는 상기 제2 전원 전압 레벨과 동일한 제조 상단 전압 레벨에 있고, 상기 제2 중간 출력이 상기 제1 하단 전압 레벨에 있을 때에는 상기 제1 상단 전압 레벨에 있음-; 상기 출력 신호를 수신하는 부가 회로; 상기 제1 중간 출력에 접속된 게이트, 상기 제2 상단 전압 레벨에 접속된 소스, 및 제2 P-채널 트랜지스터의 소스에 접속된 드레인을 구비한 제1 P-채널 트랜지스터; 상기 제2 중간 출력에 접속된 게이트,및 상기 제1 상단 전압 레벨에 접속된 드레인을 구비한 상기 제2 P-채널 트랜지스터; 및 상기 제1 P-채널 트랜지스터의 드레인에 접속된 출력 라인을 포함하는 것을 특징으로 하는 집적 회로.
  5. 제4항에 있어서, 상기 제2 P-채널 트랜지스터는 N-채널 트랜지스터의 소스에 접속된 드레인을 구비하고, 상기 N-채널 트랜지스터는 상기 제2 상단 전압 레벨에 접속된 게이트, 및 상기 제1 상단 전압 레벨에 접속된 드레인을 구비한 것을 특징으로 하는 집적 회로.
  6. 제4항에 있어서, 상기 입력단은, 상기 제2 상단 전압 레벨에 접속된 소스, 및 상기 제2 중간 출력을 제공하기 위해 상기 입력 신호와 실질적으로 동일한 전기 상태에 접속된 드레인을 구비한 제1 P-채널 트랜지스터; 상기 제2 상단 전압 레벨에 접속된 소스, 상기 제1 P-채널 트랜지스터의 드레인에 접속된 게이트, 및 상기 제1 P-채널 트랜지스터의 게이트에 접속되고 상기 제1 중간 출력을 제공하기 위해 상기 입력 신호와 실질적으로 반대인 전기 상태에 접속된 드레인을 구비한 제2 P-채널 트랜지스터를 포함하는 것을 특징으로 하는 집적회로.
  7. 제4항에 있어서, 상기입력단은 상기 제2 상단 전압 레벨에 접속된 게이트, 및 상기 제1 P-채널 트랜지스터의 드레인에 접속된 소스를 구비한 N-채널 트랜지스터를 더 포함하는 것을 특징으로 하는 집접회로.
  8. 제4항에 있어서, 상기 입력단은 상기 입력 신호를 수신하는 상기 입력 접속부에 접속된 입력을 구비한 인버터; 상기 제2 상단 전압 레벨에 접속된 소스, 및 상기 제2 중간 출력을 제공하기 위해 상기 입력 신호와 실질적으로 반대인 전기 상태에 접속된 드레인을 구비한 제1 P-채널 트랜지스터; 상기 제2 상단 전압 레벨에 접속된 소스, 상기 제1 P-채널 트랜지스터의 드레인에 접속된 게이트, 및 상기 제1 P-채널 트랜지스터의 게이트에 접속되고 상기 제1 중간 출력을 제공하기 위해 상기 입력 신호와 실질적으로 동일한 전기 상태에 접속된 드레인을 구비한 제2 P-채널 트랜지스터; 및 상기 제1 상단 전압 레벨에 접속된 게이트, 및 상기 인버터의 출력에 접속된 드레인을 구비한 N-채널 트랜지스터를 포함하는 것을 특징으로 하는 집적회로.
  9. 제4항에 있어서, 상기 입력단은, 상기 입력 신호를 수신하는 상기 입력 접속부에 접속된 입력을 구비한 인버터; 상기 제2 상단 전압 레벨에 접속된 소스, 및 상기 제2 중간 출력을 제공하기 위해 상기 입력 신호와 실질적으로 반대인 전기 상태에 접속된 드레인을 구비한 제1 P-채널 트랜지스터; 상기 제2 상단 전압 레벨에 접속된 소스, 상기 제1 P-채널 트랜지스터의 드레인에 접속된 게이트, 및 상기 제1 P-채널 트랜지스터의 게이트에 접속되고 상기 제1 중간 출력을 제공하기 위해 상기 입력 신호와 실질적으로 동일한 전기 상태에 접속된 드레인을 구비한 제2 P-채널 트랜지스터; 및 상기 인버터의 출력에 접속된 게이트, 상기 제1 하단 전압 레벨에 접속된 드레인, 및 제2N-채널 트랜지스터의 드레인에 접속된 소스를 구비한 제1 N-채널 트랜지스터; 및 상기 제1상단 전압 레벨에 접속된 게이트를 구비하여, 상기 제1 N-채널 트랜지스터의 소스 전압이 상기 제1 상단 전압 레벨을 초과하지 않도록 하는 상기 제2N-채널 트랜지스터를 포함하는 것을 특징으로 하는 집적회로.
  10. 전압 레벨 변환기에 있어서, 제1의 상단 전압 레벨 및 제1의 하단 전압 레벨을 가진 입력 신호를 수신하는 입력 접속부; 제1 및 제2의 중간 출력을 발생시키는 입력단-상기 입력 신호가 실질적으로 상기 제1 하단 전압 레벨에 있을 때에는 상기 제1 중간 출력이 실질적으로 상기 제1 상단 전압 레벨에 있고, 상기 입력 신호가 상기 제1 상단 전압 레벨에 있을 때에는 상기 제2 중간 출력이 상기 제1 상단 전압 레벨에 있음-; 및 상기 입력 신호에 응답하여 출력 신호를 발생시키는 출력단-상기 출력 신호는 상기 제1 중간 출력이 실질적으로 상기 제1 상단 전압 레벨에 있을 때에는 제2 하단 전압 레벨에 있고, 상기 제2 중간 출력이 실질적으로 상기 제1 상단 전압 레벨에 있을 때에는 상기 제1 하단 전압 레벨에 있음-을 포함하며, 상기 출력단은 상기 제1 중간 출력에 접속된 게이트, 상기 제2 하단 전압 레벨에 접속된 소스, 및 제2 출력 트랜지스터의 소스에 접속된 드레인을 구비한 제1 출력 트랜지스터; 상기 제2 중간 출력에 접속된 게이트, 및 상기 제1 하단 전압 레벨에 접속된 드레인을 구비한 상기 제2 출력 트랜지스터; 및 상기 제1 출력 트랜지스터의 드레인에 접속된 출력 라인을 포함하는 것을 특징으로 하는 전압 레벨 변환기.
  11. 제10항에 있어서, 상기 입력단은, 상기 제1 상단 전압 레벨에 접속된 드레인, 상기 입력 접속부에 접속된 게이트, 및 상기 제1 중간 출력에 접속된 소스를 구비한 제1 입력 트랜지스터; 및 상기 제1상단 전압 레벨에 접속된 드레인, 인버터를 통해 상기 입력 접속부에 결합된 게이트, 및 상기 제2 중간 출력에 접속된 소스를 구비한 제2 입력 트랜지스터를 포함하는 것을 특징으로 하는 전압 레벨 변환기.
  12. 제11항에 있어서, 상기입력단은, 상기 제2 중간 출력에 접속된 게이트, 상기 제2 하단 전압 레벨에 접속된 소스, 및 상기 제1 중간 출력에 접속된 드레인을 구비한 제3 입력 트랜지스터; 및 상기 제1 중간 출력에 접속된 게이트, 상기 제2 하단 전압 레벨에 접속된 소스, 및 상기 제2 중간 출력에 접속된 드레인을 구비한 제4 입력 트랜지스터를 더 포함하는것을 특징으로 하는 전압 레벨 변환기.
  13. 외부 전원에 의해 제공되는 제1 공급 전압 레벨에서 동작하는 집적회로에 있어서, 제2 전원 전압 레벨을 제공하는 내부 전원; 상기 제1 전원 전압 레벨과 동일한 제1 상단 전압 레벨, 및 제1 하단 전압 레벨을 가진 입력 신호를 수신하는 입력 접속부를 포함하는 전압 레벨 변환기; 제1 및 제2의 중간 출력을 발생시키는 입력단-상기 입력 신호가 상기 제1 하단 전압 레벨에 있을 때에는 상기 제1 중간 출력이 실질적으로 상기 제1 상단 전압 레벨에 있고, 상기 입력 신호가 상기 제1 상단 전압 레벨에 있을 때에는 상기 제2 중간 출력이 실질적으로 상기 제1 상단 전압 레벨에 있음-; 상기 입력 신호에 응답하여 출력 신호를 발생시키는 출력단-상기 출력신호는 상기 제1 중간 출력이 실질적으로 상기 제1 상단 전압 레벨에 있을 때에는 상기 제2 전원 전압 레벨과 동일한 제2 하단 전압 레벨에 있고, 상기 제2 중간 출력이 실질적으로 상기 제1 상단 전압 레벨에 있을 때에는 상기 제1 하단 전압 레벨에 있음-; 상기 출력 신호를 수신하는 부가 회로; 상기 제1 중간 출력에 접속된 게이트, 상기 제2 하단 전압 레벨에 접속된 소스, 및 제2 트랜지스터의 소스에 접속된 드레인을 구비한 제1 트랜지스터; 상기 제2 중간 출력에 접속된 게이트, 및 상기 제1 하단 전압 레벨에 접속된 드레인을 구비한 상기 제2 트랜지스터; 및 상기 제1 트랜지스터의 드레인에 접속된 출력 라인을 포함하는 것을 특징으로 하는 집적 회로.
  14. 제13항에 있어서, 상기 입력단은, 상기 제1 상단 전압 레벨에 접속된 드레인, 상기 입력 접속부에 접속된 게이트, 및 상기 제1 중간 출력에 접속된 소스를 구비한 제1 입력 트랜지스터; 및 상기 제1상단 전압 레벨에 접속된 드레인, 인버터를 통해 상기 입력 접속부에 결합된 게이트, 및 상기 제2 중간 출력에 접속된 소스를 구비한 제2 입력 트랜지스터를 포함하는 것을 특징으로 하는 집적 회로.
  15. 제13항에 있어서, 상기 입력단은, 상기 제2 중간 출력에 접속된 게이트, 상기 제2 하단 전압 레벨에 접속된 소스, 및 상기 제1 중간 출력에 접속된 드레인을 구비한 제3 입력 트랜지스터; 및 상기 제1 중간 출력에 접속된 게이트, 상기 제2 하단 전압 레벨에 접속된 소스, 및 상기 제2 중간 출력에 접속된 드레인을 구비한 제 4 트랜지스터를 더포함하는 것을 특징으로 하는 집적회로.
  16. 전압 레벨 변환기에 있어서, 제1 상단 전압 레벨 및 제1의 하단 전압 레벨을 가진 입력 신호를 수신하는 입력 접속부; 제1 및 제2의 중간 출력을 발생시키는 입력단 -상기 입력 신호가 실질적으로 상기 제1상단 전압 레벨에 있을 때에는 상기 제1 중간 출력이 실질적으로 상기 제1 상단 전압 레벨에 있고, 상기 입력 신호가 상기 제1 하단 전압 레벨에 있을 때에는 상기 제2 중간 출력이 상기 제1 상단 전압 레벨에 있음-; 및 상기 입력 신호에 응답하여 출력 신호를 발생시키는 출력단-상기 출력 신호는 상기 제1 중간 출력이 실질적으로 상기 제1 상단 전압 레벨에 있을 때에는 제2 하단 전압 레벨에 있고, 상기 제2 중간 출력이 실질적으로 상기 제1 상단 전압 레벨에 있을 때에는 상기 제1 하단 전압 레벨에 있음-을 포함하며, 상기 출력단은 상기 제1 중간 출력에 접속된 게이트, 상기 제2 하단 전압 레벨에 접속된 소스, 및 제2 N-채널 트랜지스터의 소스에 접속된 드레인을 구비한 제1 N-채널 트랜지스터; 상기 제2 중간 출력에 접속된 게이트, 및 상기 제1 하단 전압 레벨에 접속된 드레인을 구비한 상기 제2 N-채널 트랜지스터; 및 상기 제1 N-채널 트랜지스터의 드레인에 접속된 출력 라인을 포함하는 것을 특징으로 하는 전압 레벨 변환기.
  17. 제16항에 있어서, 상기 입력단은, 상기 제1 상단 전압 레벨에 접속된 드레인, 인버터를 통해 상기 입력 접속부에 결합된 게이트, 및 상기 제1중간 출력에 접속된 소스를 구비한 제1 P-채널 트랜지스터; 및 상기 제1 상단 전압 레벨에 접속된 드레인, 상기 입력 접속부에 접속된 게이트, 및 상기 제2 중간 출력에 접속된 소스를 구비한 제2 P-채널 트랜지스터를 포함하는 것을 특징으로 하는 전압 레벨 변환기.
  18. 제17항에 있어서, 상기 입력단은, 상기 제2 중간 출력에 접속된 게이트, 상기 제2 하단 전압 레벨에 접속된 소스, 및 상기 제1중간 출력에 접속된 드레인을 구비한 제1 N-채널 트랜지스터; 및 상기 제1 중간 출력에 접속된 게이트, 상기 제2 하단 전압 레벨에 접속된 소스, 및 상기 제2 중간 출력에 접속된 드레인을 구비한 제2 N-채널 트랜지스터를 더 포함하는 것을 특징으로 하는 전압 레벨 변환기.
KR1019960015193A 1995-05-10 1996-05-09 저전력 고속 레벨 시프터 KR100246015B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US08/438,645 US5528173A (en) 1995-05-10 1995-05-10 Low power, high speed level shifter
US8/438,645 1995-05-10
US8/629,503 1996-04-09
US08/629,503 1996-04-09
US08/438,645 1996-04-09
US08/629,503 US5666070A (en) 1995-05-10 1996-04-09 Low power, high speed level shifter

Publications (2)

Publication Number Publication Date
KR960043527A KR960043527A (ko) 1996-12-23
KR100246015B1 true KR100246015B1 (ko) 2000-03-02

Family

ID=27031741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960015193A KR100246015B1 (ko) 1995-05-10 1996-05-09 저전력 고속 레벨 시프터

Country Status (3)

Country Link
US (2) US5666070A (ko)
JP (1) JPH09223956A (ko)
KR (1) KR100246015B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101532271B1 (ko) * 2008-11-10 2015-06-29 삼성전자주식회사 저전력 고속 레벨 쉬프터
KR20170035733A (ko) 2015-09-23 2017-03-31 주식회사 에스지이엔지 자재 인양이 가능한 코아용 안전 케이지
KR20210121980A (ko) 2020-03-31 2021-10-08 주식회사 근하기공 코아용 안전 케이지 및 그 시공방법

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5666070A (en) * 1995-05-10 1997-09-09 Micron Technology, Inc. Low power, high speed level shifter
US5528173A (en) * 1995-05-10 1996-06-18 Micron Technology, Inc. Low power, high speed level shifter
KR0172380B1 (ko) * 1995-06-17 1999-03-30 김광호 반도체 메모리장치의 데이터 출력버퍼
JP3152867B2 (ja) * 1995-08-25 2001-04-03 株式会社東芝 レベルシフト半導体装置
JP3179350B2 (ja) * 1996-09-09 2001-06-25 日本電気株式会社 レベルシフト回路
US6268755B1 (en) * 1997-11-04 2001-07-31 Texas Instruments Incorporated MOSFET predrive circuit with independent control of the output voltage rise and fall time, with improved latch immunity
JP3055515B2 (ja) * 1997-12-24 2000-06-26 日本電気株式会社 電圧変換バッファ回路
JP3796034B2 (ja) * 1997-12-26 2006-07-12 株式会社ルネサステクノロジ レベル変換回路および半導体集積回路装置
US6054875A (en) * 1997-12-31 2000-04-25 Intel Corporation Output buffer for a mixed voltage environment
JP3770741B2 (ja) * 1998-11-20 2006-04-26 富士通株式会社 半導体集積回路、および半導体集積回路内のトランジスタのソース電位切換方法
US6380766B2 (en) * 1999-03-19 2002-04-30 Bernard J Savord Integrated circuitry for use with transducer elements in an imaging system
GB2349997A (en) * 1999-05-12 2000-11-15 Sharp Kk Voltage level converter for an active matrix LCD
US6232794B1 (en) * 1999-05-21 2001-05-15 University Of New Mexico Electronic circuit with automatic signal conversion
US6329841B1 (en) * 2000-03-02 2001-12-11 Advanced Micro Devices, Inc. Level-shifter for extremely low power supply
JP3502330B2 (ja) * 2000-05-18 2004-03-02 Ｎｅｃマイクロシステム株式会社 出力回路
US6373284B1 (en) 2000-08-14 2002-04-16 Semiconductor Components Industries Llc Voltage level shifting circuit for bidirectional data
WO2002023717A2 (en) * 2000-09-11 2002-03-21 Broadcom Corporation Linear buffer
JP2003168969A (ja) * 2001-09-18 2003-06-13 Nec Microsystems Ltd レベルシフト回路
JP2003347926A (ja) * 2002-05-30 2003-12-05 Sony Corp レベルシフト回路、表示装置および携帯端末
KR100476453B1 (ko) * 2002-11-19 2005-03-17 삼성전자주식회사 레벨 쉬프터
US7227383B2 (en) 2004-02-19 2007-06-05 Mosaid Delaware, Inc. Low leakage and data retention circuitry
US7038492B2 (en) * 2004-08-06 2006-05-02 Faraday Technology Corp. Programmable level shifter for wide range operation purpose
US7679418B2 (en) * 2007-04-27 2010-03-16 Mosaid Technologies Incorporated Voltage level shifter and buffer using same
TWI390377B (zh) * 2008-01-28 2013-03-21 Faraday Tech Corp 準位切換器
US7560972B1 (en) 2008-01-29 2009-07-14 Texas Instruments Incorporated Methods and apparatus to reduce propagation delay of circuits
CN103166625B (zh) 2011-12-16 2017-11-21 恩智浦美国有限公司 电压电平移位器
US8836406B2 (en) * 2012-09-06 2014-09-16 Freescale Semiconductor, Inc. Voltage level shifter
US20160191059A1 (en) * 2014-12-29 2016-06-30 Sandisk Technologies Inc. Cross-coupled level shifter with transition tracking circuits
CN108847841A (zh) * 2018-07-04 2018-11-20 电子科技大学 电平转换电路
WO2023073904A1 (ja) 2021-10-29 2023-05-04 株式会社ソシオネクスト レベルシフト回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4039862A (en) * 1976-01-19 1977-08-02 Rca Corporation Level shift circuit
US4486670A (en) * 1982-01-19 1984-12-04 Intersil, Inc. Monolithic CMOS low power digital level shifter
JPH01157121A (ja) * 1987-09-29 1989-06-20 Toshiba Corp 論理回路
JPH01109824A (ja) * 1987-10-22 1989-04-26 Nec Corp レベル変換回路
JPH01195719A (ja) * 1988-01-30 1989-08-07 Nec Corp 半導体集積回路
JPH0254615A (ja) * 1988-08-18 1990-02-23 Nec Ic Microcomput Syst Ltd 出力バッファ回路
EP0504470B1 (de) * 1991-03-22 1996-02-28 Siemens Aktiengesellschaft Pegelumsetzschaltung
US5136190A (en) * 1991-08-07 1992-08-04 Micron Technology, Inc. CMOS voltage level translator circuit
US5225721A (en) * 1991-12-18 1993-07-06 Unisys Corporation Signal translator for interconnecting CMOS and BiCMOS logic gates
JPH06188718A (ja) * 1992-12-15 1994-07-08 Mitsubishi Electric Corp 半導体集積回路装置
US5539334A (en) * 1992-12-16 1996-07-23 Texas Instruments Incorporated Method and apparatus for high voltage level shifting
JPH06204850A (ja) * 1993-01-07 1994-07-22 Oki Electric Ind Co Ltd レベルシフタ回路
US5394027A (en) * 1993-11-01 1995-02-28 Motorola, Inc. High voltage charge pump and related circuitry
US5528173A (en) * 1995-05-10 1996-06-18 Micron Technology, Inc. Low power, high speed level shifter
US5666070A (en) * 1995-05-10 1997-09-09 Micron Technology, Inc. Low power, high speed level shifter

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101532271B1 (ko) * 2008-11-10 2015-06-29 삼성전자주식회사 저전력 고속 레벨 쉬프터
KR20170035733A (ko) 2015-09-23 2017-03-31 주식회사 에스지이엔지 자재 인양이 가능한 코아용 안전 케이지
KR20210121980A (ko) 2020-03-31 2021-10-08 주식회사 근하기공 코아용 안전 케이지 및 그 시공방법

Also Published As

Publication number Publication date
US5852371A (en) 1998-12-22
US5666070A (en) 1997-09-09
KR960043527A (ko) 1996-12-23
JPH09223956A (ja) 1997-08-26

Similar Documents

Publication Publication Date Title
KR100246015B1 (ko) 저전력 고속 레벨 시프터
US5936428A (en) Low power, high speed level shifter
KR100363142B1 (ko) 3상태논리게이트회로를갖는반도체집적회로
EP0884849B1 (en) Voltage-level shifter
US5321324A (en) Low-to-high voltage translator with latch-up immunity
US6072353A (en) Logic circuit with overdriven off-state switching
US20030042965A1 (en) Semiconductor device
US6781413B2 (en) Level conversion circuit for which an operation at power voltage rise time is stabilized
KR100348931B1 (ko) 노이즈 면역성이 개선된 저전력 디지털 회로
US7230469B2 (en) Multi-level/single ended input level shifter circuit
KR100197998B1 (ko) 반도체 장치의 저소비 전력 입력 버퍼
US5786723A (en) Voltage switching circuit for a semiconductor memory device
US11894843B2 (en) Level shift circuit
KR20000002394A (ko) 반도체 메모리 장치의 기판 바이어스 전압 발생회로
US4716303A (en) MOS IC pull-up circuit
EP1360765B1 (en) Buffers with reduced voltage input/output signals
KR100391991B1 (ko) 전압 인터페이스 회로를 구비한 반도체 집적 회로 장치
KR100281281B1 (ko) 고전압 발생기
US5994944A (en) Level converting circuit having a high switching speed
JP3055505B2 (ja) レベル変換回路
US6424173B1 (en) Voltage translators with zero static power and predictable performance
US7230453B2 (en) Output buffer providing multiple voltages
JP2000261304A (ja) 半導体装置
KR100186345B1 (ko) 레벨시프트 회로
KR100232893B1 (ko) 반도체 메모리 장치용 로우 디코더

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091123

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee