JP3526103B2 - 電圧検出器のヒステリシス回路 - Google Patents
電圧検出器のヒステリシス回路Info
- Publication number
- JP3526103B2 JP3526103B2 JP07421595A JP7421595A JP3526103B2 JP 3526103 B2 JP3526103 B2 JP 3526103B2 JP 07421595 A JP07421595 A JP 07421595A JP 7421595 A JP7421595 A JP 7421595A JP 3526103 B2 JP3526103 B2 JP 3526103B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- hysteresis
- dividing resistor
- terminal
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Description
割回路においてヒステリシス幅を制御するトランジスタ
と抵抗から構成されたヒステリシス回路に関するもので
ある。 【０００２】 【従来の技術】従来の電圧検出器としては図２に示す様
な動作のものが知られている。即ち、検出端子ＶＩＮが
高い電圧から徐々に低くなり所定の電圧になった時電圧
検出回路の出力は反転する。この時の電圧を検出電圧と
呼ぶ。逆に、低い電圧から徐々に高くなり所定の電圧に
なった時電圧検出回路が反転する。この時の電圧を解除
電圧と呼ぶ。一般に解除電圧と検出電圧には出力発振防
止等の理由で差を持たせる。それをヒステリシス幅と呼
ぶ。更に従来の電圧検出器の回路ブロックを図３に示
す。動作としては、電圧検出器１０１は、ｂ点がある電
圧になった時に出力が反転しヒステリシス制御回路１０
２に入力すると同時に出力ＶＯＵＴを反転させる。その
ｂ点の電圧をＶrefbとする。更にヒステリシス制御回路
１０２はＮchトランジスタ１０３のゲートを制御しＲ5
の両端をショートまたはオープンにする。又、検出端子
ＶＩＮはＲ3 ，Ｒ4 ，Ｒ5 で抵抗分割され、Ｒ3 とＲ4
の中点は電圧検出器の入力に接続されている。更にｂ点
がｖrefbよりも高い電圧の時にはＮchトランジスタ１０
３のゲートは「Ｌ」でＮchトランジスタ１０３はＯＦＦ
しＲ5 の両端はオープンになるようにヒステリシス回路
１０２が働く。従って、この回路全体の検出電圧（以下
Ｖdet -3と言う）は以下の（１）式で表すことが出来
る。 【０００３】Ｖdet -3＝{（Ｒ3 ＋Ｒ4 ＋Ｒ5 ）／（Ｒ4
＋Ｒ5 ）}×Ｖrefb ・・・（１） 逆にｂ点の電圧がＶrefbよりも低い時にはＮchトランジ
スタ１０３のゲートは「Ｈ」でＮchトランジスタ１０３
はＯＮしＲ5 の両端はショートするようにヒステリシス
制御回路１０２が働く。従って、この回路全体の解除電
圧（以下Ｖdet+3と言う）は以下の（２）式で表すこと
が出来る。 【０００４】 Ｖdet +3＝{（Ｒ3 ＋Ｒ4 ）／Ｒ4 }×Ｖrefb ・・・（２） そして、ヒステリシスの割合（以下Ｈys3 と言う）は以
下の（３）式である。 Ｈys3 ＝（Ｖdet +3−Ｖdet -3）／Ｖder -3 ・・・（３） （３）式に（１）、（２）式を代入すると以下の（４）
式となる。 【０００５】 Ｈys3 ＝Ｒ3 ×Ｒ5 ／{Ｒ4 （Ｒ3 ＋Ｒ4 ＋Ｒ5 ）} ・・・（４） 【０００６】 【発明が解決しようとする課題】しかし、従来のヒステ
リシス回路では式（４）で示される様にヒステリシスの
割合は電圧分割抵抗Ｒ3 ，Ｒ4 ，Ｒ5 の全ての抵抗値に
依存してしまう。即ち、検出電圧を変えるためＲ3 の値
を変えるとヒステリシスの割合が変わってしまい、この
割合を保つためにはＲ5 の値も変えなければならないと
いう課題があった。そこで、本発明の目的は従来のこの
様な課題を解決するために、検出電圧の値を変えてもヒ
ステリシス制御用抵抗の値を変えずに同一のヒステリシ
スの割合を得ることにある。 【０００７】 【課題を解決するための手段】上記課題を解決するため
に、本発明は電圧検出器の検出端子の電圧を分割するた
めの電圧分割回路において、ヒステリシス制御用抵抗を
２つにし、１つのヒステリシス抵抗端がショートされて
いる時にはもう片方のヒステリシス制御用抵抗端はオー
プンになる様構成し、分割抵抗全体の値が検出端子に関
係なく一定の値になる様に構成する。 【０００８】 【作用】このように構成されたヒステリシス回路におい
て、ヒステリシス制御抵抗を２つにし必ず一方の抵抗端
がショート、もう一方がオープンになるので分割抵抗全
体の値を変えてもヒステリシスの割合は変わらない。 【０００９】 【実施例】以下に、この発明の実施例を図面に基づいて
説明する。図１は、本発明のヒステリシス回路を利用し
た電圧検出器のブロック図である。ＶＩＮ端子にはヒス
テリシス制御用抵抗ＲH1とＰchトランジスタ４が並列に
接続され、これと直列に電圧分割抵抗Ｒ1 とＲ2 が接続
され、Ｒ2 と直列にヒステリシス用抵抗ＲH2とＮchトラ
ンジスタ３が並列に接続される。更に、Ｒ1 とＲ2の中
点はａ点の電圧を検出する電圧検出回路１の入力に接続
されている。上記電圧検出回路１の出力はヒステリシス
制御回路２に入力され、それと同時に出力ＶＯＵＴを制
御する。更にヒステリシス制御回路２はＰchトランジス
タ４、とＮchトランジスタ３のゲート電圧を制御する。
電圧検出器１はａ点がある電圧になった時出力が反転
し、ヒステリシス制御回路２に入力すると同時に出力Ｖ
ＯＵＴを反転させる。そのａ点の電圧をＶrefaとする。
ａ点がＶrefaよりも高い電圧の時にはＮchトランジスタ
３のゲートは「Ｌ」でＮcHトランジスタはＯＦＦしＲH2
の両端がオープン、Ｐchトランジスタ４のゲートも
「Ｌ」でＰchトランジスタ４はＯＮし、ＲH1の両端がシ
ョートになるようにヒステリシス制御回路を構成する。
従って、この回路全体の検出電圧（以下Ｖdet -1と言
う）は以下の（５）式で表すことが出来る。 【００１０】Ｖdet -1＝{（Ｒ1 ＋Ｒ2 ＋ＲH2）／（Ｒ2
＋ＲH2）}×Ｖrefa ・・・（５） 逆にａ点がＶrefaよりも低い電圧の時にはＮchトランジ
スタ３のゲートは「Ｈ」で、Ｎchトランジスタ３はＯＮ
しＲH2の両端がショート、Ｐchトランジスタ４のゲート
も「Ｈ」でＰchトランジスタ４はＯＦＦし、ＲH1の両端
がオープンになるようヒステリシス制御回路を構成す
る。従って、この回路全体の解除電圧（以下Ｖdet +1と
言う）は以下の（６）式で表すことが出来る。 【００１１】 Ｖdet +1＝{（Ｒ1 ＋Ｒ2 ＋ＲH1）／Ｒ2 }×Ｖrefa ・・・（６） そして、ヒステリシスの割合は（以下Ｈys1 と言う）以
下の（７）式で表される。 Ｈys1 ＝（Ｖdet +1−Ｖdet -1）／Ｖdet -1 ・・・（７） （７）式に上記（５）、（６）式を代入し、ＲH1＝ＲH2
＝ＲH とすると（８）式になる。 【００１２】 Ｈys1 ＝ＲH ／Ｒ2 ・・・（８） 従って、図２のようにヒステリシス制御用抵抗とトラン
ジスタを構成し、分割抵抗の値を一定にすることにより
（８）式で示されるようにヒステリシスの割合はＲ1 に
は依存しなくなり、検出電圧によらない一定のヒステリ
シスの割合を得ることが出来る。 【００１３】 【発明の効果】以上、説明したように、本発明のヒステ
リシス回路は検出電圧に依存しない一定のヒステリシス
の割合が得られるためヒステリシスに関する設計時間が
短縮され、検出電圧をトリミング等で広く調整できる製
品ではヒステリシスに関する抵抗数が少なくなるのでチ
ップサイズ縮小にもつながり、その結果コストも安くな
る効果がある。
る。 【図２】ヒステリシスを説明するための入力と出力の関
係を示したグラフである。 【図３】従来のヒステリシス回路のブロック図である。 【符号の説明】 １、１０１ 電圧検出回路 ２、１０２ ヒステリシス制御回路 ３、１０３ Ｎchトランジスタ ４ Ｐchトランジスタ ＲH1，ＲH2，Ｒ5 ヒステリシス制御用抵抗 Ｒ1 , Ｒ2 , Ｒ3 ，Ｒ4 電圧分割抵抗
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 Ｖｉｎ端子と、 Ｖｓｓ端子と、 第１の電圧分割抵抗と、 前記第１の電圧分割抵抗に直列に接続された第２の電圧
分割抵抗と、 前記Ｖｉｎ端子と前記第１の電圧分割抵抗との間に接続
された第１のヒステリシス幅制御用抵抗と、 前記Ｖｓｓ端子と前記第２の電圧分割抵抗との間に接続
された第２のヒステリシス幅制御用抵抗と、 前記Ｖｉｎ端子と第１の電圧分割抵抗との間に、第１の
ヒステリシス幅制御用抵抗と並列に接続された第１のＭ
ＯＳトランジスタと、 前記Ｖｓｓ端子と第２の電圧分割抵抗との間に、第２の
ヒステリシス幅制御用抵抗と並列に接続された第２のＭ
ＯＳトランジスタと、 前記第１の電圧分割抵抗と第２の電圧分割抵抗と間の電
圧を受けて、前記電圧の情報を有する信号を出力する電
圧検出回路と、 前記電圧検出回路の出力信号に基づいてＶＯＵＴ信号を
出力するヒステリシス制御回路と、を有し、 前記Ｖｉｎ電圧端子の電圧の電圧値が解除電圧値よりも
高い場合には、前記ヒシステリシス制御回路は、前記第
１のＭＯＳトランジスタをＯＦＦし、前記第２のＭＯＳ
トランジスタをＯＮする信号を出力し、 前記Ｖｉｎ電圧端子の電圧の電圧値が検出電圧値（検出
電圧値＜解除電圧値）よりも低い場合には、前記ヒシス
テリシス制御回路は、前記第１のＭＯＳトランジスタを
ＯＮし、前記第２のＭＯＳトランジスタをＯＦＦする信
号を出力し、 前記Ｖｉｎ電圧端子の電圧の電圧値が検出電圧値より高
い状態から低い状態に低下した場合には、前記ヒシステ
リシス制御回路は、前記第１のＭＯＳトランジスタをＯ
Ｎし、前記第２のＭＯＳトランジスタをＯＦＦする信号
を出力し、 前記Ｖｉｎ電圧端子の電圧の電圧値が解除電圧値より低
い状態から高い状態に上昇した場合には、前記ヒシステ
リシス制御回路は、前記第１のＭＯＳトランジスタをＯ
ＦＦし、前記第２のＭＯＳトランジスタをＯＮする信号
を出力する ことを特徴とする電圧検出器のヒステリシス
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07421595A JP3526103B2 (ja) | 1995-03-30 | 1995-03-30 | 電圧検出器のヒステリシス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07421595A JP3526103B2 (ja) | 1995-03-30 | 1995-03-30 | 電圧検出器のヒステリシス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08271552A JPH08271552A (ja) | 1996-10-18 |
| JP3526103B2 true JP3526103B2 (ja) | 2004-05-10 |
Family
ID=13540759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07421595A Expired - Lifetime JP3526103B2 (ja) | 1995-03-30 | 1995-03-30 | 電圧検出器のヒステリシス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3526103B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1235348A1 (en) * | 2001-02-14 | 2002-08-28 | Siemens Aktiengesellschaft | Hysteresis circuit |
-
1995
- 1995-03-30 JP JP07421595A patent/JP3526103B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08271552A (ja) | 1996-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI248248B (en) | Voltage regulator | |
| US4584492A (en) | Temperature and process stable MOS input buffer | |
| US5945859A (en) | Trigger voltage controllable Schmitt trigger circuit | |
| EP0174736B1 (en) | Circuit for detecting level of input voltage | |
| JPH01173913A (ja) | ヒステリシス付き電圧比較回路 | |
| JP2643813B2 (ja) | 安定化電源回路 | |
| JP2803444B2 (ja) | パワーデバイスの駆動保護回路 | |
| US5170076A (en) | Threshold comparator immunized against noise | |
| JP3526103B2 (ja) | 電圧検出器のヒステリシス回路 | |
| JPS61159815A (ja) | 信号検出回路 | |
| JPS6070822A (ja) | 半導体集積回路 | |
| US4950929A (en) | Reducing resistive effects of an electrical switch | |
| EP0866556A1 (en) | Short circuit protection circuit | |
| JPH0220115A (ja) | パルス形信号を発生する回路 | |
| KR900001813B1 (ko) | 슈미트 회로 | |
| US6140844A (en) | Amplifier | |
| JPS632193A (ja) | センスアンプ回路 | |
| US5825212A (en) | High speed single ended bit line sense amplifier | |
| JPS5927125B2 (ja) | パルス発生回路 | |
| KR100214464B1 (ko) | 논리 문턱전압 조절회로 | |
| JPH05102807A (ja) | 比較器 | |
| JPS6210917A (ja) | 差動増幅型ヒステリシスコンパレ−タ回路 | |
| JP2754552B2 (ja) | コンパレータ | |
| JP2707825B2 (ja) | 半導体集積回路装置 | |
| JPS5811768B2 (ja) | コンパレ−タ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040302 |
|
| A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20040615 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |