JP2015122685A - ソースフォロワ - Google Patents

Abstract

【課題】ソースフォロワの入力信号と出力信号の対応関係が初期動作時の対応関係からずれることを抑制する。【解決手段】ソースフォロワに設けられる駆動用トランジスタのドレインの電位をソースフォロワの出力電位に応じて変動させる。具体的には、オペアンプを用いて、駆動用トランジスタのソース・ドレイン間電圧と、負荷用トランジスタのソース・ドレイン間電圧とを同一に維持する。その結果、駆動用トランジスタと負荷用トランジスタの経時劣化の程度を揃えることが可能となる。これにより、ソースフォロワの入力信号と出力信号の対応関係が初期動作時の対応関係からずれることを抑制することが可能となる。【選択図】図１

Description

本発明の一態様は、ソースフォロワに関する。また、当該ソースフォロワを有する半導体装置に関する。なお、本明細書において半導体装置とは、半導体特性を利用する装置を指すこととする。

また、本発明の一態様は、物、方法、または、製造方法に関する。また、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。具体的には、本発明の一態様は 、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法に関する。

アナログ回路の一種であるソースフォロワは、飽和領域で動作するトランジスタ（駆動用トランジスタ）と、駆動用トランジスタのソース及びドレインと直列接続される定電流源とによって構成されることが多い。そして、ソースフォロワでは、駆動用トランジスタのゲートが入力ノードと接続され且つソースが出力ノードと接続される。そのため、ソースフォロワは、高い入力インピーダンスと低い出力インピーダンスを備えた回路となる。この場合、当該ソースフォロワに入力される信号（入力ノードの電位）に影響を与えることなく、当該信号に応じた電位を出力信号（出力ノードの電位）とすることができる。よって、ソースフォロワは、電圧バッファとして機能させることが可能である。すなわち、特定の回路内の所望のノードを駆動用トランジスタのゲートに接続することで、当該回路に影響を与えることなく当該出力信号から当該ノードの電位を判別することが可能である。

ソースフォロワに設けられる定電流源として、ゲート・ソース間電圧が固定されたトランジスタ（負荷用トランジスタともいう）を適用することが可能である。この場合、駆動用トランジスタと、定電流源とを同一工程で作製できる点で好ましい。ただし、定電流源として負荷用トランジスタを適用した場合には、ソースフォロワの入力信号と出力信号の対応関係が予定した対応関係からずれる可能性がある。例えば、トランジスタ間のしきい値電圧のばらつきによって当該対応関係が予定した対応関係からずれることがある。この点に鑑み、特許文献１では、トランジスタの初期特性のばらつきに起因する当該対応関係のずれを抑制する技術が開示されている。

特開２００３−２２９７３４号公報

トランジスタの特性は、経時的に変化（経時劣化）することがある。例えば、高いソース及びドレイン間電圧が長時間に渡ってトランジスタに印加された場合には、ホットキャリアなどによって当該トランジスタのしきい値電圧が変動する、又はオン電流値が低下するなどの変化が生じることがある。

ここで、アナログ回路であるソースフォロワにおいては、駆動用トランジスタと負荷用トランジスタのソース及びドレイン間に同一の電圧が印加されることはほとんどない。そのため、両トランジスタにおいては、経時劣化の程度が異なることになる。よって、当該ソースフォロワにおいては、入力信号と出力信号の対応関係が経時的に初期動作時の対応関係からずれる可能性がある。

上述した点に鑑み、本発明の一態様は、ソースフォロワの経時的な特性変動を抑制することを目的の一とする。具体的には、ソースフォロワの入力信号と出力信号の対応関係が初期動作時の対応関係からずれることを抑制することを目的の一とする。

また、本発明の一態様は、新規なソースフォロワを提供することを目的の一とする。また、本発明の一態様は、新規な半導体装置を提供することを目的の一とする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。また、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。また、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

本発明の一態様は、動作時において駆動用トランジスタ及び負荷用トランジスタのソース及びドレイン間電圧を同一又は略同一に維持することを要旨とする。

例えば、本発明の一態様は、ゲートが参照電位を供給する配線に接続され、ソースが第１の共通電位を供給する配線に接続され、ドレインが出力ノードに接続されている第１のトランジスタと、ゲートが入力ノードに接続され、ソースが出力ノードに接続されている第２のトランジスタと、非反転入力端子が出力ノードに接続され、出力端子が第２のトランジスタのドレインに接続されているオペアンプと、一端が第２の共通電位を供給する配線に接続され、他端がオペアンプの反転入力端子に接続されている第１の抵抗と、一端がオペアンプの反転入力端子に接続され、他端が第２のトランジスタのドレインに接続されている第２の抵抗とを有するソースフォロワである。

オペアンプは、非反転入力端子に接続されているノードの電位と、反転入力端子に接続されているノードの電位とを同一にする機能を有する（イマジナリーショート）。そのため、上述の抵抗の抵抗値及び共通電位の値を適宜設定することによって、駆動用トランジスタのソース及びドレイン間電圧と、負荷用トランジスタのソース及びドレイン間電圧とを同一に維持することが可能になる。その結果、本発明の一態様のソースフォロワにおいては、駆動用トランジスタと負荷用トランジスタの経時劣化の程度を揃えることが可能となる。これにより、ソースフォロワの入力信号と出力信号の対応関係が初期動作時の対応関係からずれることを抑制することが可能となる。

また、本発明の一態様により新規なソースフォロワを提供することが可能となる。また、本発明の一態様により新規な半導体装置を提供することが可能となる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。また、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

ソースフォロワの構成例を示す回路図。 （Ａ）、（Ｂ）トランジスタの具体例を示す図。 （Ａ）、（Ｂ）オペアンプの具体例を示す回路図。 （Ａ）、（Ｂ）抵抗の具体例を示す図。 ソースフォロワの応用例を示す図。

以下では、本発明の一態様について詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態を様々に変更し得る。したがって、本発明は以下に示す記載内容に限定して解釈されるものではない。

＜１．ソースフォロワの構成例＞
図１は、ソースフォロワの構成例を示す回路図である。図１に示すソースフォロワは、ゲートが参照電位（Ｒｅｆ）を供給する配線に接続され、ソースが共通電位（Ｃｏｍ＿１）を供給する配線に接続され、ドレインが出力ノードに接続されているトランジスタ１と、ゲートが入力ノードに接続され、ソースが出力ノードに接続されているトランジスタ２と、非反転入力端子が出力ノードに接続され、出力端子がトランジスタ２のドレインに接続されているオペアンプ３と、一端が共通電位（Ｃｏｍ＿２）を供給する配線に接続され、他端がオペアンプ３の反転入力端子に接続されている抵抗４と、一端がオペアンプ３の反転入力端子に接続され、他端がトランジスタ２のドレインに接続されている抵抗５とを有する。なお、参照電位（Ｒｅｆ）及び共通電位（Ｃｏｍ＿１、Ｃｏｍ＿２）のそれぞれは、固定電位である。また、トランジスタ１、２は、同じ極性のトランジスタである。なお、図１では、トランジスタ１、２はＮチャネル型のトランジスタである。また、トランジスタ１、２のチャネル長及びチャネル幅は、同一又は略同一である。

図１に示すソースフォロワにおいては、トランジスタ１、２のソース及びドレイン間電圧が同一となるように各種の値が設定される。例えば、共通電位（Ｃｏｍ＿１、Ｃｏｍ＿２）を同一又は略同一とし、抵抗４、５の抵抗値を同一又は略同一とすればよい。また、共通電位（Ｃｏｍ＿１、Ｃｏｍ＿２）を正、且つ共通電位（Ｃｏｍ＿２）を共通電位（Ｃｏｍ＿１）のｋ倍（ｋは正）と同一又は略同一とし、抵抗５の抵抗値を抵抗４の抵抗値のｋ倍と同一又は略同一としてもよい。なお、共通電位（Ｃｏｍ＿１、Ｃｏｍ＿２）を同一又は略同一とする場合には、ソースフォロワの動作に必要とされる電位数を低減できるため好ましい。また、抵抗４、５の抵抗値を同一又は略同一とする場合には、設計が容易になる点で好ましい。

次いで、図１に示すソースフォロワの具体的な動作について説明する。図１に示すソースフォロワにおいては、トランジスタ１のゲート・ソース間電圧は固定されている。そのため、トランジスタ１のソース及びドレイン間電流も一定値となる。そして、トランジスタ２のソース及びドレインは、トランジスタ１のソース及びドレインと直列接続されている。よって、トランジスタ２が飽和領域で動作する限り、トランジスタ２のソース及びドレインにも当該一定値の電流が生じることになる。

また、図１に示すソースフォロワにおいては、オペアンプ３が、非反転入力端子に接続されているノード（トランジスタ１のドレイン及びトランジスタ２のソースに接続されているノード）の電位と、反転入力端子に接続されているノード（抵抗４の他端及び抵抗５の一端が接続されているノード）の電位とを同一にするように信号を出力する。ここで、両ノードの電位は、共通電位（Ｃｏｍ＿１、Ｃｏｍ＿２）の値及び抵抗４、５の抵抗値に応じて定まる。

例えば、共通電位（Ｃｏｍ＿１、Ｃｏｍ＿２）を同一又は略同一とし、抵抗４、５の抵抗値を同一又は略同一とする場合には、オペアンプ３の出力端子に接続されているノードの電位と反転入力端子に接続されているノードの電位の差（本段落において、第１の差ともいう）と、共通電位（Ｃｏｍ＿２）とオペアンプ３の反転入力端子に接続されているノードの電位の差（本段落において、第２の差ともいう）とが同一又は略同一になる。そして、上述の通り、オペアンプ３は、オペアンプ３の反転入力端子に接続されているノードの電位と、オペアンプ３の非反転入力端子に接続されているノードの電位とを同一又は略同一になるように制御する。そのため、トランジスタ２のソース及びドレイン間電圧は、第１の差と同一又は略同一となる。また、上述の通り、共通電位（Ｃｏｍ＿１）と共通電位（Ｃｏｍ＿２）は同一又は略同一である。そのため、トランジスタ１のソース及びドレイン間電圧は、第２の差と等しくなる。よって、この場合には、トランジスタ２のソース及びドレイン間電圧と、トランジスタ１のソース及びドレイン間電圧とを同一又は略同一に維持することが可能である。

また、共通電位（Ｃｏｍ＿１、Ｃｏｍ＿２）を正、且つ共通電位（Ｃｏｍ＿２）を共通電位（Ｃｏｍ＿１）のｋ倍（ｋは正）と同一又は略同一とし、抵抗５の抵抗値を抵抗４の抵抗値のｋ倍と同一又は略同一とする場合、オペアンプ３の出力端子の電位をＹ（Ｖ）、オペアンプ３の反転入力端子及び非反転入力端子の電位をＸ（Ｖ）、共通電位（Ｃｏｍ＿１）をＡ（Ｖ）とすると、Ｙ＝Ａ（２ｋ＋１）となり、Ｘ＝Ａ（ｋ＋１）となる。この場合、トランジスタ２のソース及びドレイン間電圧はＹ−Ｘ＝Ａｋ（Ｖ）となり、トランジスタ１のソース及びドレイン間電圧はＸ−Ａ＝ＡＫ（Ｖ）となる。よって、この場合にも、トランジスタ２のソース及びドレイン間電圧と、トランジスタ１のソース及びドレイン間電圧とを同一又は略同一に維持することが可能である。

上述したように図１に示すソースフォロワにおいては、トランジスタ１、２のソース及びドレイン間電圧を同一に維持することが可能になる。そのため、図１に示すソースフォロワにおいては、トランジスタ１、２の経時劣化の程度を揃えることが可能となる。よって、図１に示すソースフォロワにおいては、入力信号と出力信号の対応関係が初期動作時の対応関係からずれることを抑制することが可能となる。

＜（１）トランジスタ１、２の具体例＞
図２（Ａ）、（Ｂ）は、図１に示すトランジスタ１、２として適用可能なトランジスタの構造例を示す断面図である。

図２（Ａ）に示すトランジスタは、基板１０上の導電膜１１と、導電膜１１上の絶縁膜１２Ａと、絶縁膜１２Ａ上の絶縁膜１２Ｂと、絶縁膜１２Ｂ上の半導体膜１３と、半導体膜１３上の導電膜１４Ａ、１４Ｂと、導電膜１４Ａ、１４Ｂ上の絶縁膜１５Ａと、絶縁膜１５Ａ上の絶縁膜１５Ｂとを有する。なお、図２（Ａ）に示すトランジスタにおいては、導電膜１１がゲートとして機能し、絶縁膜１２Ａ、１２Ｂがゲート絶縁膜として機能し、半導体膜１３がチャネル形成領域として機能し、導電膜１４Ａ、１４Ｂがソース及びドレインとして機能し、絶縁膜１５Ａ、１５Ｂがパッシベーション膜として機能する。

また、図２（Ｂ）に示すトランジスタは、基板２０上の絶縁膜２１と、絶縁膜２１上の半導体膜２２と、半導体膜２２上の絶縁膜２３Ａと、絶縁膜２３Ａ上の絶縁膜２３Ｂと、絶縁膜２３Ｂ上の、半導体膜２２と接する導電膜２４Ａ、２４Ｂと、導電膜２４Ａ、２４Ｂ上の絶縁膜２５と、絶縁膜２５上の導電膜２６とを有する。なお、導電膜２４Ａ、２４Ｂのそれぞれは、絶縁膜２３Ａ、２３Ｂに設けられた別個のコンタクトホールにおいて半導体膜２２と接している。また、図２（Ｂ）に示すトランジスタにおいては、半導体膜２２がチャネル形成領域として機能し、導電膜２４Ａ、２４Ｂがソース及びドレインとして機能し、絶縁膜２３Ａ、２３Ｂ、２５がゲート絶縁膜として機能し、導電膜２６がゲートとして機能する。

なお、基板１０、２０としては、ガラス基板、石英基板、半導体基板、セラミック基板等を適用することができる。

また、導電膜１１、１４Ａ、１４Ｂ、２４Ａ、２４Ｂ、２６としては、アルミニウム、銅、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素又はこれらの元素を成分とする合金からなる膜を適用することができる。また、これらの膜の積層を適用することもできる。

また、絶縁膜１２Ａ、１２Ｂ、１５Ａ、１５Ｂ、２１、２３Ａ、２３Ｂ、２５としては、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、又は酸化ガリウム膜などの無機絶縁材料膜を適用することができる。また、ゲート絶縁膜として機能する絶縁膜としては、酸化ハフニウム膜、酸化イットリウム膜、ハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙ（ｘ＞０、ｙ＞０））膜、窒素が添加されたハフニウムシリケート膜、ハフニウムアルミネート（ＨｆＡｌ_ｘＯ_ｙ（ｘ＞０、ｙ＞０））膜、又は酸化ランタン膜など（いわゆるｈｉｇｈ−ｋ材料からなる膜）を含む膜を適用することもできる。ｈｉｇｈ−ｋ材料からなる膜を用いることでゲートリーク電流の低減が可能である。また、これらの材料の積層を適用することもできる。

なお、後述する半導体膜１３、２２として酸化物半導体膜を適用する場合には、当該酸化物半導体膜と接する絶縁膜１２Ｂ、１５Ａ、２１、２３Ａとして、酸化シリコン膜、酸化アルミニウム膜、又は酸化ガリウム膜などの酸化物絶縁膜を適用することが好ましい。酸化物半導体膜は、微量の水素の混入によって導電体に近い特性を示す。そのため、酸化物半導体膜と接する膜は、水素濃度が低い膜であることが好ましいからである。

半導体膜１３、２２は、各種の半導体材料を用いて構成することが可能である。例えば、シリコン又はゲルマニウムなどの材料を用いることができる。また、化合物半導体膜又は酸化物半導体膜を用いることも可能である。

以下、酸化物半導体膜について詳細に説明する。

酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。

まずは、ＣＡＡＣ−ＯＳ膜について説明する。

ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。

ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。

一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。

なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。

ＣＡＡＣ−ＯＳ膜に対し、電子回折を行うと、配向性を示すスポット（輝点）が観測される。例えば、ＣＡＡＣ−ＯＳ膜の上面に対し、例えば１ｎｍ以上３０ｎｍ以下の電子線を用いる電子回折（ナノビーム電子回折ともいう。）を行うと、スポットが観測される。

ＣＡＡＣ−ＯＳ膜に含まれるほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ただし、ＣＡＡＣ−ＯＳ膜に含まれる複数の結晶部が連結することで、一つの大きな結晶領域を形成する場合がある。例えば、平面ＴＥＭ像において、２５００ｎｍ^２以上、５μｍ^２以上または１０００μｍ^２以上となる結晶領域が観察される場合がある。

ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。

一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ_４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。

以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。

なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。

また、ＣＡＡＣ−ＯＳ膜中において、ｃ軸配向した結晶部の分布が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりもｃ軸配向した結晶部の割合が高くなることがある。また、不純物の添加されたＣＡＡＣ−ＯＳ膜は、不純物が添加された領域が変質し、部分的にｃ軸配向した結晶部の割合の異なる領域が形成されることもある。

なお、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。

ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。

また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。

不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。

また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。

次に、多結晶酸化物半導体膜について説明する。

多結晶酸化物半導体膜は、ＴＥＭによる観察像で、結晶粒を確認することができる。多結晶酸化物半導体膜に含まれる結晶粒は、例えば、ＴＥＭによる観察像で、２ｎｍ以上３００ｎｍ以下、３ｎｍ以上１００ｎｍ以下または５ｎｍ以上５０ｎｍ以下の粒径であることが多い。また、多結晶酸化物半導体膜は、ＴＥＭによる観察像で、結晶粒界を確認できる場合がある。

多結晶酸化物半導体膜は、複数の結晶粒を有し、当該複数の結晶粒間において結晶の方位が異なっている場合がある。また、多結晶酸化物半導体膜に対し、ＸＲＤ装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ_４の結晶を有する多結晶酸化物半導体膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピーク、２θが３６°近傍のピーク、またはそのほかのピークが現れる場合がある。

多結晶酸化物半導体膜は、高い結晶性を有するため、高い電子移動度を有する場合がある。従って、多結晶酸化物半導体膜を用いたトランジスタは、高い電界効果移動度を有する。ただし、多結晶酸化物半導体膜は、結晶粒界に不純物が偏析する場合がある。また、多結晶酸化物半導体膜の結晶粒界は欠陥準位となる。多結晶酸化物半導体膜は、結晶粒界がキャリアトラップやキャリア発生源となる場合があるため、多結晶酸化物半導体膜を用いたトランジスタは、ＣＡＡＣ−ＯＳ膜を用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる場合がある。

次に、微結晶酸化物半導体膜について説明する。

微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。

ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。

ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。

従って、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて、キャリア密度が高くなる場合がある。キャリア密度が高い酸化物半導体膜は、電子移動度が高くなる場合がある。従って、ｎｃ−ＯＳ膜を用いたトランジスタは、高い電界効果移動度を有する場合がある。また、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて、欠陥準位密度が高いため、キャリアトラップが多くなる場合がある。従って、ｎｃ−ＯＳ膜を用いたトランジスタは、ＣＡＡＣ−ＯＳ膜を用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる。ただし、ｎｃ−ＯＳ膜は、比較的不純物が多く含まれていても形成することができるため、ＣＡＡＣ−ＯＳ膜よりも形成が容易となり、用途によっては好適に用いることができる場合がある。そのため、ｎｃ−ＯＳ膜を用いたトランジスタを有する半導体装置は、生産性高く作製することができる場合がある。

次に、非晶質酸化物半導体膜について説明する。

非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。

非晶質酸化物半導体膜は、ＴＥＭによる観察像で、結晶部を確認することができない。

非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測される。

非晶質酸化物半導体膜は、水素などの不純物を高い濃度で含む酸化物半導体膜である。また、非晶質酸化物半導体膜は、欠陥準位密度の高い酸化物半導体膜である。

不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜は、キャリアトラップやキャリア発生源が多い酸化物半導体膜である。

従って、非晶質酸化物半導体膜は、ｎｃ−ＯＳ膜と比べて、さらにキャリア密度が高くなる場合がある。そのため、非晶質酸化物半導体膜を用いたトランジスタは、ノーマリーオンの電気特性になりやすい。従って、ノーマリーオンの電気特性が求められるトランジスタに好適に用いることができる場合がある。非晶質酸化物半導体膜は、欠陥準位密度が高いため、キャリアトラップが多くなる場合がある。従って、非晶質酸化物半導体膜を用いたトランジスタは、ＣＡＡＣ−ＯＳ膜やｎｃ−ＯＳ膜を用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる。

次に、単結晶酸化物半導体膜について説明する。

単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低い（酸素欠損が少ない）酸化物半導体膜である。そのため、キャリア密度を低くすることができる。従って、単結晶酸化物半導体膜を用いたトランジスタは、ノーマリーオンの電気特性になることが少ない。また、単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低いため、キャリアトラップが少なくなる場合がある。従って、単結晶酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。

なお、酸化物半導体膜は、欠陥が少ないと密度が高くなる。また、酸化物半導体膜は、結晶性が高いと密度が高くなる。また、酸化物半導体膜は、水素などの不純物濃度が低いと密度が高くなる。単結晶酸化物半導体膜は、ＣＡＡＣ−ＯＳ膜よりも密度が高い。また、ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも密度が高い。また、多結晶酸化物半導体膜は、微結晶酸化物半導体膜よりも密度が高い。また、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも密度が高い。

なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。

酸化物半導体膜が複数の構造を有する場合、ナノビーム電子回折を用いることで構造解析が可能となる場合がある。

＜（２）オペアンプ３の具体例＞
図３（Ａ）、（Ｂ）は、図１に示すオペアンプ３として適用可能なオペアンプの構成例を示す回路図である。具体的には、図３（Ａ）はＰチャネル型トランジスタ及びＮチャネル型トランジスタを用いて構成されるオペアンプの一例を示す回路図であり、図３（Ｂ）はＮチャネル型トランジスタのみによって構成されるオペアンプの一例を示す回路図である。

図３（Ａ）に示すオペアンプは、Ｐチャネル型トランジスタ３０、３１、３３、３４と、Ｎチャネル型トランジスタ３７乃至３９と、抵抗３２、３５と、容量３６とを有する。以下、これらの素子の接続関係について詳述する。

Ｐチャネル型トランジスタ３０は、ソースが高電源電位（ＶＤＤ）を供給する配線（以下、高電源電位線という）に接続されている。

Ｐチャネル型トランジスタ３１は、ソースが高電源電位線に接続され、ゲートがＰチャネル型トランジスタ３０のゲートに接続されている。

抵抗３２は、一端が高電源電位線に接続されている。

Ｐチャネル型トランジスタ３３は、ソースがＰチャネル型トランジスタ３１のドレインに接続され、ゲートがオペアンプの反転入力端子として機能する。

Ｐチャネル型トランジスタ３４は、ソースがＰチャネル型トランジスタ３１のドレインに接続され、ゲートがオペアンプの非反転入力端子として機能する。

抵抗３５は、一端がＰチャネル型トランジスタ３０のゲート及びドレイン並びにＰチャネル型トランジスタ３１のゲートに接続され、他端が低電源電位（ＶＳＳ）を供給する配線（以下、低電源電位線という）に接続されている。

容量３６は、一方の電極がＰチャネル型トランジスタ３４のドレインに接続され、他方の電極が抵抗３２の他端に接続されている。

Ｎチャネル型トランジスタ３７は、ソースが低電源電位線に接続され、ゲート及びドレインがＰチャネル型トランジスタ３３のドレインに接続されている。

Ｎチャネル型トランジスタ３８は、ソースが低電源電位線に接続され、ドレインがＰチャネル型トランジスタ３４のドレイン及び容量３６の一方の電極に接続され、ゲートがＰチャネル型トランジスタ３３のドレイン並びにＮチャネル型トランジスタ３７のドレイン及びゲートに接続されている。

Ｎチャネル型トランジスタ３９は、ソースが低電源電位線に接続され、ドレインが抵抗３２の他端及び容量の他方の電極に接続され、ゲートがＰチャネル型トランジスタ３４のドレイン、容量３６の一方の電極、及びＮチャネル型トランジスタ３８のドレインに接続されている。

なお、図３（Ａ）に示すオペアンプにおいては、抵抗３２の他端、容量３６の他方の電極、及びＮチャネル型トランジスタ３９のドレインが接続するノードの電位が出力信号となる。

図３（Ｂ）に示すオペアンプは、抵抗４０乃至４３と、Ｎチャネル型トランジスタ４４、４６、４８乃至５２と、容量４５、４７とを有する。以下、これらの素子の接続関係について詳述する。

抵抗４０乃至４３のそれぞれは、一端が高電源電位線に接続されている。

Ｎチャネル型トランジスタ４４は、ドレインが高電源電位線に接続され、ゲートが抵抗４２の他端に接続されている。

容量４５は、一方の電極が抵抗４２の他端及びＮチャネル型トランジスタ４４のゲートに接続され、他方の電極が抵抗４３の他端に接続されている。

Ｎチャネル型トランジスタ４６は、ドレインが抵抗４３の他端及び容量４５の他方の電極に接続され、ソースがＮチャネル型トランジスタ４４のソースに接続され、ゲートが抵抗４１の他端に接続されている。

容量４７は、一方の電極が抵抗４１の他端及びＮチャネル型トランジスタ４６のゲートに接続され、他方の電極が抵抗４３の他端、容量４５の他方の電極、及びＮチャネル型トランジスタ４６のドレインに接続されている。

Ｎチャネル型トランジスタ４８は、ドレインが抵抗４１の他端、Ｎチャネル型トランジスタ４６のゲート、及び容量４７の一方の電極に接続され、ゲートが非反転入力端子として機能する。

Ｎチャネル型トランジスタ４９は、ドレインが抵抗４２の他端及びＮチャネル型トランジスタ４４のゲートに接続され、ソースがＮチャネル型トランジスタ４８のソースの他方に接続され、ゲートが反転入力端子として機能する。

Ｎチャネル型トランジスタ５０は、ソースが低電源電位線に接続され、ドレイン及びゲートが抵抗４０の他端に接続されている。

Ｎチャネル型トランジスタ５１は、ソースが低電源電位線に接続され、ドレインがＮチャネル型トランジスタ４８のソース、及びＮチャネル型トランジスタ４９のソースに接続され、ゲートが抵抗４０の他端並びにＮチャネル型トランジスタ５０のドレイン及びゲートに接続されている。

Ｎチャネル型トランジスタ５２は、ソースが低電源電位線に接続され、ドレインがＮチャネル型トランジスタ４４のソース、及びＮチャネル型トランジスタ４６のソースに接続され、ゲートが抵抗４０の他端、Ｎチャネル型トランジスタ５０のドレイン及びゲート、並びにＮチャネル型トランジスタ５１のゲートに接続されている。

なお、図３（Ｂ）に示すオペアンプにおいては、抵抗４３の他端、容量４５の他方の電極、Ｎチャネル型トランジスタ４６のドレイン、及び容量４７の他方の電極が接続するノードの電位が出力信号となる。

上述したオペアンプを構成するトランジスタは、図１に示すトランジスタと同一工程で作製されることが好ましい。製造工程数を低減することによって、歩留まりの向上及び製造コストの低減を図ることができるからである。例えば、オペアンプとして図３（Ｂ）に示す回路を適用する場合には、図１に示すトランジスタ１、２及び図３（Ｂ）に示すオペアンプを構成するトランジスタ４４、４６、４８乃至５２の全てとして、チャネルが酸化物半導体膜の形成されるトランジスタを適用することが好ましい。

＜（３）抵抗４、５の具体例＞
図４（Ａ）、（Ｂ）は、図１に示す抵抗４、５として適用可能な抵抗の構造例を示す断面図である。なお、図４（Ａ）、（Ｂ）においては、図１に示すトランジスタ１、２の構造も併記している。具体的には、図４（Ａ）、（Ｂ）は、酸化物半導体膜を用いて構成されるトランジスタ１、２及び抵抗４、５を示す図である。

図４（Ａ）に示す抵抗は、酸化物半導体膜１３０を有する。酸化物半導体膜１３０は、トランジスタ１、２に含まれる酸化物半導体膜１３と同一工程によって形成される。そして、酸化物半導体膜１３０は、水素の含有濃度が高い絶縁膜１２０Ａ、１５０Ｂと接する。当該絶縁膜としては、例えば、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜などが挙げられる。また、酸化物半導体膜１３０は、導電膜１４０Ａ、１４０Ｂと接する。導電膜１４０Ａ、１４０Ｂは、トランジスタ１、２に含まれる導電膜１４Ａ、１４Ｂと同一工程によって形成される。なお、絶縁膜１２０Ａ、１５０Ｂは、図４（Ａ）に示すトランジスタ１、２の上下にも設けられている。ただし、図４（Ａ）に示すトランジスタ１、２においては、酸化物半導体膜１３が絶縁膜１２０Ａ、１５０Ｂと接しないように間に絶縁膜１２０Ｂ、１５０Ａが設けられている。絶縁膜１２０Ｂ、１５０Ａとしては、酸化物絶縁膜を適用することができる。

また、図４（Ａ）においては、酸化物半導体膜１３０の上面及び下面の双方が水素の含有濃度が高い絶縁膜と接する構成について示したが、抵抗４、５の構成は当該構成に限定されない。例えば、酸化物半導体膜１３０の上面及び下面の一方が水素の含有濃度が高い絶縁膜と接する構成とすることも可能である。例えば、絶縁膜１２０Ａ、１５０Ｂの一方として酸化物絶縁膜を適用することも可能である。

また、図４（Ｂ）に示すトランジスタは、酸化物半導体膜２２０を有する。酸化物半導体膜２２０は、トランジスタ１、２に含まれる酸化物半導体膜２２と同一工程によって形成される。そして、酸化物半導体膜２２０は、水素の含有濃度が高い絶縁膜２３０Ｂと接する。当該絶縁膜としては、例えば、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜などが挙げられる。また、酸化物半導体膜２２０は、導電膜２４０Ａ、２４０Ｂと接する。導電膜２４０Ａ、２４０Ｂは、トランジスタ１、２に含まれる導電膜２４Ａ、２４Ｂと同一工程によって形成される。なお、絶縁膜２３０Ｂは、図４（Ｂ）に示すトランジスタ１、２の上にも設けられている。ただし、図４（Ｂ）に示すトランジスタ１、２においては、酸化物半導体膜２２が絶縁膜２３０Ｂと接しないように間に絶縁膜２３０Ａが設けられている。絶縁膜２３Ａとしては、酸化物絶縁膜を適用することができる。

また、図４（Ｂ）においては、酸化物半導体膜２２０の上面のみが水素の含有濃度が高い絶縁膜と接する構成について示したが、抵抗４、５の構成は当該構成に限定されない。例えば、酸化物半導体膜２２０の上面及び下面の双方が水素の含有濃度が高い絶縁膜と接する構成とすることも可能である。例えば、絶縁膜２１として水素の含有濃度が高い絶縁膜を適用し、且つトランジスタ１、２に含まれる酸化物半導体膜２２と絶縁膜２１の間に酸化物絶縁膜を追加する構成とすることも可能である。

＜２．ソースフォロワの応用例＞
図５は、図１に示すソースフォロワの応用例を示す図である。具体的には、図５は、チャージポンプと、ソースフォロワとを有する半導体装置の構成例を示す図である。

図５に示す半導体装置は、交流信号（ＡＣ）を利用して電圧を昇圧し、昇圧された電圧を出力することが可能なチャージポンプ３００と、チャージポンプ３００が出力する電圧が供給されるノード（Ｎｏｄｅ）を含む回路３０１と、当該ノードの電位が入力されるソースフォロワ３０２と、ソースフォロワ３０２の出力信号に基づいてチャージポンプ３０３を動作させるか否かを決める信号（イネーブル信号）を出力する判定回路３０３とを示している。なお、図１に示すソースフォロワは、図５に示すソースフォロワ３０２として適用することが可能である。

図５に示す構成においては、ソースフォロワ３０２が当該ノード（Ｎｏｄｅ）の電位に応じた信号を出力する。そして、当該信号に基づいてイネーブル信号が生成される。よって、当該ノード（Ｎｏｄｅ）の電位に応じてチャージポンプ３００を動作させるか否かを選択することが可能となる。例えば、当該ノード（Ｎｏｄｅ）の電位が基準値未満であればチャージポンプ３００を動作させ、基準値以上である場合には動作させないことが可能となる。この場合、チャージポンプが間欠動作することになる。その結果、図５に示す構成では、当該ノード（Ｎｏｄｅ）の電位を一定に保持するとともに図５に示す構成からソースフォロワ３０２及び判定回路３０３を割愛した構成よりも消費電力を低減することが可能となる。

さらに、チャージポンプ３００が出力する電圧は、瞬間的に非常に高い電圧となることがある。そのため、当該電圧が印加されるトランジスタは、顕著に劣化が進行する可能性がある。これに対して、図１に示すソースフォロワにおいては、入力される電圧が印加されるトランジスタが劣化した場合におけるソースフォロワの動作異常を抑制することが可能である。よって、図１に示すソースフォロワは、図５に示すソースフォロワ３０２として好ましいソースフォロワである。

１、２：トランジスタ ３：オペアンプ ４、５：抵抗
１１、１４Ａ、１４Ｂ、２４Ａ、２４Ｂ、２６：導電膜 １２Ａ、１２Ｂ、１５Ａ、１５Ｂ、２１、２３Ａ、２３Ｂ、２５：絶縁膜 １３、２２：半導体膜
３０、３１、３３、３４：Ｐチャネル型トランジスタ ３２、３５、４０乃至４３：抵抗 ３６、４５、４７：容量 ３７、３８、４４、４６、４８乃至５２：Ｎチャネル型トランジスタ
１２０Ａ、１２０Ｂ、１５０Ａ、１５０Ｂ、２３０Ａ、２３０Ｂ：絶縁膜 １３０、２２０：酸化物半導体膜 １４０Ａ、１４０Ｂ、２４０Ａ、２４０Ｂ：導電膜
３００：チャージポンプ ３０１：回路 ３０２：ソースフォロワ ３０３：判定回路

Claims (9)

1. ゲートが参照電位を供給する配線に接続され、ソースが第１の共通電位を供給する配線に接続され、ドレインが出力ノードに接続されている第１のトランジスタと、
   ゲートが入力ノードに接続され、ソースが前記出力ノードに接続されている第２のトランジスタと、
   非反転入力端子が前記出力ノードに接続され、出力端子が前記第２のトランジスタのドレインに接続されているオペアンプと、
   一端が第２の共通電位を供給する配線に接続され、他端が前記オペアンプの反転入力端子に接続されている第１の抵抗と、
   一端が前記オペアンプの前記反転入力端子に接続され、他端が前記第２のトランジスタのドレインに接続されている第２の抵抗とを有するソースフォロワ。
2. 請求項１において、
   前記第１のトランジスタのチャネル長が前記第２のトランジスタのチャネル長と同一又は略同一であり、
   前記第１のトランジスタのチャネル幅が前記第２のトランジスタのチャネル幅と同一又は略同一であるソースフォロワ。
3. 請求項１又は請求項２において、
   前記第１の共通電位及び前記第２の共通電位が異なるソースフォロワ。
4. 請求項１又は請求項２において、
   前記第１の共通電位及び前記第２の共通電位が同一又は略同一であるソースフォロワ。
5. 請求項４において、
   前記第１の抵抗の抵抗値及び前記第２の抵抗の抵抗値が同一又は略同一であるソースフォロワ。
6. 請求項１乃至請求項５のいずれか一項において、
   前記第１のトランジスタ及び前記第２のトランジスタ並びに前記オペアンプを構成する複数のトランジスタの全てがＮチャネル型トランジスタであるソースフォロワ。
7. 請求項６において、
   前記第１のトランジスタ及び前記第２のトランジスタ並びに前記オペアンプを構成する複数のトランジスタの全てが酸化物半導体膜を含むトランジスタであるソースフォロワ。
8. 請求項７において、
   前記第１の抵抗及び前記第２の抵抗が前記酸化物半導体膜を含むソースフォロワ。
9. 請求項８において、
   前記第１の抵抗及び前記第２の抵抗に含まれる前記酸化物半導体膜のそれぞれが窒化物絶縁膜と接し、
   前記第１のトランジスタ及び前記第２のトランジスタ並びに前記オペアンプを構成する複数のトランジスタの全てに含まれる前記酸化物半導体膜のそれぞれが前記窒化物絶縁膜と接しないソースフォロワ。

Images