JPH03289804A - 出力アンプ回路 - Google Patents
出力アンプ回路Info
- Publication number
- JPH03289804A JPH03289804A JP2092404A JP9240490A JPH03289804A JP H03289804 A JPH03289804 A JP H03289804A JP 2092404 A JP2092404 A JP 2092404A JP 9240490 A JP9240490 A JP 9240490A JP H03289804 A JPH03289804 A JP H03289804A
- Authority
- JP
- Japan
- Prior art keywords
- source follower
- stage source
- amplifier circuit
- drain
- output amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 abstract description 2
- 101150073536 FET3 gene Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電荷結合素子の出力アンプ回路に関する。
従来の技術
近年、電荷結合素子の活用が増加し、それに用いる増幅
器は重要課題の一つである。
器は重要課題の一つである。
従来の電荷結合素子に用いる出力アンプ回路では、たと
えば、第２図に示すように、ＭＯＳＦＥＴ１と３および
ＭＯＳＦＥＴ２と４による二段のソースフォロワによる
バッファーにより構成されていた。
えば、第２図に示すように、ＭＯＳＦＥＴ１と３および
ＭＯＳＦＥＴ２と４による二段のソースフォロワによる
バッファーにより構成されていた。
発明が解決しようとする課題
このような従来の出力アンプ回路では、第２図のＭＯＳ
ＦＥＴ２のゲート−ドレイン間容量によって感度が低下
するという問題があった。
ＦＥＴ２のゲート−ドレイン間容量によって感度が低下
するという問題があった。
本発明は上記課題を解決するもので、ゲートドレイン間
容量を等価的に減少した出力アンプ回路を提供すること
を目的とする。
容量を等価的に減少した出力アンプ回路を提供すること
を目的とする。
課題を解決するための手段
本発明は上記課題を解決するために、
ＭＯＳＦＥＴのドレインにそのＭＯＳＦＥＴのゲートと
同位相の電圧を帰還することにより、前記ＭＯ８ＦＥＴ
のゲート−ドレイン間電圧を一定に保つことを目的に、
ソースフォロワ回路にブートストラップを設けたものと
する。
同位相の電圧を帰還することにより、前記ＭＯ８ＦＥＴ
のゲート−ドレイン間電圧を一定に保つことを目的に、
ソースフォロワ回路にブートストラップを設けたものと
する。
作用
本発明は上記した構成により、ゲート−ドレイン間電圧
が一定に保たれることとなり、ＭＯＳＦＥＴのゲート−
ドレイン間容量を等価的に減少させることができる。
が一定に保たれることとなり、ＭＯＳＦＥＴのゲート−
ドレイン間容量を等価的に減少させることができる。
実施例
以下、本発明の一実施例の出力アンプ回路について、図
面を参照しながら説明する。
面を参照しながら説明する。
第１図は本発明の一実施例の電荷結合素子用の出力アン
プ回路の構成を示す回路図である。図において、１は電
荷結合素子であって出力端子１１を有する。２は初段ソ
ースフォロワのＦＥＴであって、エンハンスメントＭＯ
３ＦＥＴで構成されている。３は２段目ソースフォロワ
のＦＥＴであって、エンハンスメントＭＯ５ＦＥＴで構
成されている。４は初段ソースフォロワ２の負荷トラン
ジスタで、エンハンスメントＭＯ３ＦＥＴで構成されて
いる。５は２段目ソースフォロワ３の負荷トランジスタ
であって、エンハンスメントＭＯ８ＦＥＴで構成されて
いる。６は初段ソースフォロワ２のブートストラップ用
トランジスタでデプレッションＭＯ８ＦＥＴで構成され
る。７は２段目ソースフォロワ３のブートストラップ用
トランジスタでデプレッションＭＯ８ＦＥＴで構成され
る。
プ回路の構成を示す回路図である。図において、１は電
荷結合素子であって出力端子１１を有する。２は初段ソ
ースフォロワのＦＥＴであって、エンハンスメントＭＯ
３ＦＥＴで構成されている。３は２段目ソースフォロワ
のＦＥＴであって、エンハンスメントＭＯ５ＦＥＴで構
成されている。４は初段ソースフォロワ２の負荷トラン
ジスタで、エンハンスメントＭＯ３ＦＥＴで構成されて
いる。５は２段目ソースフォロワ３の負荷トランジスタ
であって、エンハンスメントＭＯ８ＦＥＴで構成されて
いる。６は初段ソースフォロワ２のブートストラップ用
トランジスタでデプレッションＭＯ８ＦＥＴで構成され
る。７は２段目ソースフォロワ３のブートストラップ用
トランジスタでデプレッションＭＯ８ＦＥＴで構成され
る。
上記構成のように２段のソースフォロワはそれぞれ前記
ブートストラップを設けることにより、ゲート−ドレイ
ン間電圧は一定となる。このように本発明の実施例の出
力アンプ回路によれば、ＭＯＳＦＥＴにおけるゲート−
ドレイン間電圧が一定に保たれることにより、ゲート−
ドレイン間容量は等価的に減少する。
ブートストラップを設けることにより、ゲート−ドレイ
ン間電圧は一定となる。このように本発明の実施例の出
力アンプ回路によれば、ＭＯＳＦＥＴにおけるゲート−
ドレイン間電圧が一定に保たれることにより、ゲート−
ドレイン間容量は等価的に減少する。
発明の効果
以上の実施例から明らかなように本発明によれば、ＭＯ
ＳＦＥＴによるソースフォロワ形の出力アンプ回路にお
いて、ドレインにブートストラップを設けることにより
、電荷結合素子アンプを構成するＭＯＳＦＥＴのゲート
−ドレイン間容量を低減することができ、実用的にきわ
めて有用である。
ＳＦＥＴによるソースフォロワ形の出力アンプ回路にお
いて、ドレインにブートストラップを設けることにより
、電荷結合素子アンプを構成するＭＯＳＦＥＴのゲート
−ドレイン間容量を低減することができ、実用的にきわ
めて有用である。
第１図は本発明の一実施例の出力アンプ回路の回路図、
第２図は従来の出力アンプ回路の回路図である。 ２・・・・・・初段ソースフォロワ回路のＦＥＴ、３・
・・・・・２段目ソースフォロワ回路のＦＥＴ、４・・
・・・・初段ソースフォロワ回路の負荷トランジスタ、
５・・・・・・２段目ソースフォロワ回路の負荷トラン
ジスタ、６・・・・・・初段ソースフ寸ロワ回路のブー
トストラップ用トランジスタ、７・・・・・・２段目ソ
ースフォロワのブートストラップ用トランジスタ。
第２図は従来の出力アンプ回路の回路図である。 ２・・・・・・初段ソースフォロワ回路のＦＥＴ、３・
・・・・・２段目ソースフォロワ回路のＦＥＴ、４・・
・・・・初段ソースフォロワ回路の負荷トランジスタ、
５・・・・・・２段目ソースフォロワ回路の負荷トラン
ジスタ、６・・・・・・初段ソースフ寸ロワ回路のブー
トストラップ用トランジスタ、７・・・・・・２段目ソ
ースフォロワのブートストラップ用トランジスタ。
Claims (1)
- 出力アンプ回路を構成するソースフォロワ回路にブート
ストラップを設けた出力アンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2092404A JPH03289804A (ja) | 1990-04-06 | 1990-04-06 | 出力アンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2092404A JPH03289804A (ja) | 1990-04-06 | 1990-04-06 | 出力アンプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03289804A true JPH03289804A (ja) | 1991-12-19 |
Family
ID=14053480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2092404A Pending JPH03289804A (ja) | 1990-04-06 | 1990-04-06 | 出力アンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03289804A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015122685A (ja) * | 2013-12-25 | 2015-07-02 | 株式会社半導体エネルギー研究所 | ソースフォロワ |
-
1990
- 1990-04-06 JP JP2092404A patent/JPH03289804A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015122685A (ja) * | 2013-12-25 | 2015-07-02 | 株式会社半導体エネルギー研究所 | ソースフォロワ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4042839A (en) | Low power dissipation combined enhancement depletion switching driver circuit | |
| EP0813290A3 (en) | Multi-stage voltage-boosting circuit with boosted back-gate bias | |
| US6154085A (en) | Constant gate drive MOS analog switch | |
| EP1056070A3 (en) | Drive circuit and drive circuit system for capacitive load | |
| US3602732A (en) | Exclusive and/or circuit device | |
| JPS62114325A (ja) | ゲ−ト回路 | |
| JP2591066B2 (ja) | アナログスイッチ回路 | |
| JPS6119134B2 (ja) | ||
| JPH03289804A (ja) | 出力アンプ回路 | |
| US4431971A (en) | Dynamic operational amplifier | |
| US4254345A (en) | Output circuit for bucket-brigade devices | |
| US20030227311A1 (en) | Analog CMOSFET switch with linear on resistance | |
| JPH02252315A (ja) | 半導体集積回路用入力バッファ回路 | |
| JPH01175410A (ja) | 半導体アナログ・スイッチ | |
| KR930009247A (ko) | 전하 전달 장치용 소스-플로워 회로 | |
| KR940012802A (ko) | 모스(mos) 기법 증폭기 회로 | |
| IE35442B1 (en) | Improvements in or relating to semiconductor circuits | |
| EP0746099A3 (en) | A MOS switching circuit | |
| JP2534717B2 (ja) | クランプ回路 | |
| JPS60236190A (ja) | センス・アンプ | |
| JPS6360613A (ja) | 差動増幅器 | |
| JPH0340300A (ja) | サンプルホールド回路 | |
| JPS63211906A (ja) | アナログ値インバ−タ回路 | |
| JPH0548389A (ja) | スイツチトキヤパシタ回路 | |
| JPS62271518A (ja) | チヨツパ型コンパレ−タ |