JPS62130006A - ソ−スホロワ増幅器 - Google Patents
ソ−スホロワ増幅器Info
- Publication number
- JPS62130006A JPS62130006A JP27020385A JP27020385A JPS62130006A JP S62130006 A JPS62130006 A JP S62130006A JP 27020385 A JP27020385 A JP 27020385A JP 27020385 A JP27020385 A JP 27020385A JP S62130006 A JPS62130006 A JP S62130006A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- fet
- output
- voltage
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
所業上の利用分野
本発明は、ノースホロワ増幅器に関し、特に、高精度ア
ナログディジタル変換のだめの標本化保持回路で必要と
される標本化電圧保持出力用の、高入力インピーダンス
で低ひずみ率なソースホロワ増幅器に関する。
ナログディジタル変換のだめの標本化保持回路で必要と
される標本化電圧保持出力用の、高入力インピーダンス
で低ひずみ率なソースホロワ増幅器に関する。
従来の技術
従来のソースホロワ増幅器の一例を第1図に示す。
第2図では、ゲート端子Gを入力とし、ドレイン端子り
を第1の電源vCCに接続し、ソース端子Sを出力とし
た第1の接合形電界効果トランジスタQlと、ドレイン
端子Dtf第1の接合形電界効果トランジスタQ/のソ
ース端子に接続し、ゲート端子0をソース端子Sに結ん
で、ともに第2の電源Vzxに接続した第2の接合形電
界効果トランジスタQ2とによりソースホロワ増幅器が
構成されている。
を第1の電源vCCに接続し、ソース端子Sを出力とし
た第1の接合形電界効果トランジスタQlと、ドレイン
端子Dtf第1の接合形電界効果トランジスタQ/のソ
ース端子に接続し、ゲート端子0をソース端子Sに結ん
で、ともに第2の電源Vzxに接続した第2の接合形電
界効果トランジスタQ2とによりソースホロワ増幅器が
構成されている。
このような従来のソースホロワ増幅器では、入力信号の
直流動作電位としては第1の電源VCCと第2の電源V
mzの中点電位付近が使用される。例えばVcc 3−
VmF!なる正負の電源を用いている場合には、人力
信号としては電位がoV近くのものが扱われる。
直流動作電位としては第1の電源VCCと第2の電源V
mzの中点電位付近が使用される。例えばVcc 3−
VmF!なる正負の電源を用いている場合には、人力
信号としては電位がoV近くのものが扱われる。
従って、接せ形電界効果トラ/;′スタ(以下、FET
とも呼ぶ)Q/、Qコのドレイン会ゲー)flJl電圧
VDGは互いにほぼ等しくなっている。ここで、第コの
FET Q 、2のゲートとソースは結ばれているため
に、FETQコにはドレイン電流ID5Sが流れており
、出力負荷が軽微であれば第1のFET Q /にも同
じドレイン電流ID8Sが流れている。
とも呼ぶ)Q/、Qコのドレイン会ゲー)flJl電圧
VDGは互いにほぼ等しくなっている。ここで、第コの
FET Q 、2のゲートとソースは結ばれているため
に、FETQコにはドレイン電流ID5Sが流れており
、出力負荷が軽微であれば第1のFET Q /にも同
じドレイン電流ID8Sが流れている。
このように両方のFETはほぼ同一のドレイン會ゲート
間電圧VDG及びドレイン電流で動作し、一方、第2の
FETQ2のゲー)−ソース間は接続されて同電位とな
って腟るから、第1のFETQlのゲート・ソース間電
圧VGsも同じく0■で動作するようになる。もし両F
ETに同一特性のものをペアで使用すれば、入出力間ド
リフトの小さい、高入力インピーダンスのソースホロワ
となる。
間電圧VDG及びドレイン電流で動作し、一方、第2の
FETQ2のゲー)−ソース間は接続されて同電位とな
って腟るから、第1のFETQlのゲート・ソース間電
圧VGsも同じく0■で動作するようになる。もし両F
ETに同一特性のものをペアで使用すれば、入出力間ド
リフトの小さい、高入力インピーダンスのソースホロワ
となる。
発明が解決しようとする問題点
しかしながら、このような従来のソースホロワ増幅器に
おいては、入力信号の振幅が大きくなるにつれて両FE
Tのドレイン・ゲート間電圧VDGはかけ離れたものと
なる。
おいては、入力信号の振幅が大きくなるにつれて両FE
Tのドレイン・ゲート間電圧VDGはかけ離れたものと
なる。
例えば、第1の′Ijt源Vcc=+tV、、i−の電
源Vgg = −5V、入力(i 号に圧Of: /
V (振幅uVp−p)の場合においては、第7のFE
TQl のドレイン自ゲート間′1圧VDGは入力信
号が正のピーク時てはVcc −/ V = tl V
、負のピーク時てはVcc−(−/V)=4■となる。
源Vgg = −5V、入力(i 号に圧Of: /
V (振幅uVp−p)の場合においては、第7のFE
TQl のドレイン自ゲート間′1圧VDGは入力信
号が正のピーク時てはVcc −/ V = tl V
、負のピーク時てはVcc−(−/V)=4■となる。
一方、第コのFET Qコはドレイン端子りが第1のF
”ETQ/のソース端子SK接続されているために、入
力信号につれてドレイン1i圧が変化し、ドレインψゲ
ート間1圧VDGは入力信号が正のピーク時にはおよそ
/V−V■=6v1負のピーク時にはおよそ−/V−V
i=−uVとなる。このように両FETはドレイン・ゲ
ート間電圧VDGが異なった値で動作し、この場合には
その違いは最大上2vにもなる。
”ETQ/のソース端子SK接続されているために、入
力信号につれてドレイン1i圧が変化し、ドレインψゲ
ート間1圧VDGは入力信号が正のピーク時にはおよそ
/V−V■=6v1負のピーク時にはおよそ−/V−V
i=−uVとなる。このように両FETはドレイン・ゲ
ート間電圧VDGが異なった値で動作し、この場合には
その違いは最大上2vにもなる。
従って、第1のFETQlのゲート9ソース間屯圧VG
Sは第、2(7)FET Q2ノVGs (=o V
l トA1ってしまい、はぼoVに保たれることがなく
なり、変動するために、出力信号に非直線ひずみが生じ
るという欠点がある。
Sは第、2(7)FET Q2ノVGs (=o V
l トA1ってしまい、はぼoVに保たれることがなく
なり、変動するために、出力信号に非直線ひずみが生じ
るという欠点がある。
本発明は従来の上記事情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規なソースホロワ増幅器
を提供することにある。
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規なソースホロワ増幅器
を提供することにある。
問題点を解決するための手段
上記目的?達成する為く、本発明に係るソースホロワ増
幅器は、第1の電界効果トランジスタなノースホロワに
用い、そのソース電流源に第コの電界効果トランジスタ
を用いたソースホロワ増幅器において、更に、ソースホ
ロワ出力の振幅を二倍に増幅して第1の電界効果トラン
ジスタのドレインにR還する振幅増幅器を具え、かつ第
1及び第コの電界効果トランジスタに同等の直流動作条
件を与えるように直流ドレイン電圧を第1の電界効果ト
ランジスタのドレインにバイアス供給して構成される。
幅器は、第1の電界効果トランジスタなノースホロワに
用い、そのソース電流源に第コの電界効果トランジスタ
を用いたソースホロワ増幅器において、更に、ソースホ
ロワ出力の振幅を二倍に増幅して第1の電界効果トラン
ジスタのドレインにR還する振幅増幅器を具え、かつ第
1及び第コの電界効果トランジスタに同等の直流動作条
件を与えるように直流ドレイン電圧を第1の電界効果ト
ランジスタのドレインにバイアス供給して構成される。
実施例
次に本発明をその好ましい一実施例について図面を参照
しながら具体的に説明する。
しながら具体的に説明する。
第7図は本発明に係るソースホロワ増幅器の一実施例を
示す回路構成図である。
示す回路構成図である。
図において参照符号Q/は第1のFETを示し、該第1
のFETQlは、ゲートGを入力、ソースSを出力とし
、ドレインDを振幅増幅器3の出力に接続したソースホ
ロワである。
のFETQlは、ゲートGを入力、ソースSを出力とし
、ドレインDを振幅増幅器3の出力に接続したソースホ
ロワである。
Qコは第コのFETであり、ドレインDを第1のFET
QlのソースS に接続し、ゲートGとソースSを結ん
で電源Vljに接続したソース電流源である。
QlのソースS に接続し、ゲートGとソースSを結ん
で電源Vljに接続したソース電流源である。
3は振幅増幅器であり、@lのFETQlのソース出力
振幅な一倍に増幅して第1のFETQlのドレインに印
加する。また、振幅増幅器Jは、第1のFETQlのド
レイン・ゲート間電圧VD()が第ユのFET Qコの
ドレイン拳ゲート間電圧VDGに等しくなるような直流
バイアス1イ圧(抵抗d:参RJにより生成される)も
含んでその出力から第1のFETQtのドレインDに印
加しており、′屈源±Vccにて動作する。
振幅な一倍に増幅して第1のFETQlのドレインに印
加する。また、振幅増幅器Jは、第1のFETQlのド
レイン・ゲート間電圧VD()が第ユのFET Qコの
ドレイン拳ゲート間電圧VDGに等しくなるような直流
バイアス1イ圧(抵抗d:参RJにより生成される)も
含んでその出力から第1のFETQtのドレインDに印
加しており、′屈源±Vccにて動作する。
このような第7図の実施例において、入力信号電圧VI
N = o±/■、電源VF、E = −s V、電源
士Vcc =土/sVとした場合について説明する。実
施例では、振幅増幅器3における抵抗器R/、R2゜R
3の抵抗値は例えば次式の比率にしている。
N = o±/■、電源VF、E = −s V、電源
士Vcc =土/sVとした場合について説明する。実
施例では、振幅増幅器3における抵抗器R/、R2゜R
3の抵抗値は例えば次式の比率にしている。
R/ : RJ : R,7= / : /、 s :
、7−−・−(J)従って、人力信号電圧VIN =
o Vの時点においては抵抗器R3には1−VCCI
/R,?の大きさの−を流が流れ、これが抵抗器R/を
通って振幅増幅器3の出力から流れてくる結果、振幅増
幅器3の出力電圧は −Vccl l−Vccl −d//ki3 = −= + jV
・−・(41)となっており、これが第1のFETQ
lのドレイン電、圧として与えられている4、このため
に、第1のFETQlのドレイン骨ゲート間電圧VDG
はsVとなって、第コのFETQコのドレイン・ゲート
間′区圧VDGと等しくなる。
、7−−・−(J)従って、人力信号電圧VIN =
o Vの時点においては抵抗器R3には1−VCCI
/R,?の大きさの−を流が流れ、これが抵抗器R/を
通って振幅増幅器3の出力から流れてくる結果、振幅増
幅器3の出力電圧は −Vccl l−Vccl −d//ki3 = −= + jV
・−・(41)となっており、これが第1のFETQ
lのドレイン電、圧として与えられている4、このため
に、第1のFETQlのドレイン骨ゲート間電圧VDG
はsVとなって、第コのFETQコのドレイン・ゲート
間′区圧VDGと等しくなる。
次に、入力信号電圧V工Nが十/■に上昇した時点にお
いては、出力信号電圧VOUTも/■上昇するから振幅
増幅器Jの出力電位は一倍のコ■上昇して+7vとなる
。これは抵抗器RJと抵抗器R,7の合成抵抗値が抵抗
器R/の抵抗値に等しく設定されているため知、振幅増
幅器3の1圧増幅度が一倍となっていることによる。こ
のとき、第1のFET Q/ ノ)”しく 7−’y’
−) M1iE圧Vno ハフ V−/V=4”/%
第コのFETQ2のドレインやゲート間電圧VDG i
i: / V −(−5V ) −A V f 等り、
< fl ル。
いては、出力信号電圧VOUTも/■上昇するから振幅
増幅器Jの出力電位は一倍のコ■上昇して+7vとなる
。これは抵抗器RJと抵抗器R,7の合成抵抗値が抵抗
器R/の抵抗値に等しく設定されているため知、振幅増
幅器3の1圧増幅度が一倍となっていることによる。こ
のとき、第1のFET Q/ ノ)”しく 7−’y’
−) M1iE圧Vno ハフ V−/V=4”/%
第コのFETQ2のドレインやゲート間電圧VDG i
i: / V −(−5V ) −A V f 等り、
< fl ル。
更に、入力信号電圧が一/■に)降した時点においては
、出力信号電圧VOUTも−lvに下降し、振幅増幅器
3の出力電位は2倍下降して+3■になる。このとき、
’淋’のFETQlのドレイン・ゲートlul’に圧v
DGハJv −(−/V) =tiV、J、2のFET
Qコのドレイン争ゲート曲電圧VDGは一7■−l−
5V)=uVとなって、やはり相等しい。
、出力信号電圧VOUTも−lvに下降し、振幅増幅器
3の出力電位は2倍下降して+3■になる。このとき、
’淋’のFETQlのドレイン・ゲートlul’に圧v
DGハJv −(−/V) =tiV、J、2のFET
Qコのドレイン争ゲート曲電圧VDGは一7■−l−
5V)=uVとなって、やはり相等しい。
このように、本発明においては両FETのドレインゲー
ト間電圧VDGは、入力信号振幅にかかわらず常に相等
しく保たれる。従って、第コのFETQ2”のドレイン
電流ID5Bの流れる第1のFET Q tにおいては
、ゲート−ソース間電圧VGSも第コのFETQコと等
しくなる。即ちゲート・ソース間電圧VGSは常にほぼ
oVになる。
ト間電圧VDGは、入力信号振幅にかかわらず常に相等
しく保たれる。従って、第コのFETQ2”のドレイン
電流ID5Bの流れる第1のFET Q tにおいては
、ゲート−ソース間電圧VGSも第コのFETQコと等
しくなる。即ちゲート・ソース間電圧VGSは常にほぼ
oVになる。
発明の詳細
な説明したように、本発明のソースホロワ増幅器によれ
ば、入出力信号量電位差が入力信号振幅によらず、常に
約oV一定圧保たれるから、非直線ひずみを小さくでき
る効果が得られる。
ば、入出力信号量電位差が入力信号振幅によらず、常に
約oV一定圧保たれるから、非直線ひずみを小さくでき
る効果が得られる。
第1図は本発明に係るソースホロワ増幅器の一実施例を
示す回路構成図、第2図は従来のソースホロワ増幅器を
示す回路図である。 Q/・・・第1の接合形電界効果トランジスタ、Q2・
・・第ユの接合形電界効果トランジスタ、3・・・振幅
増幅器 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部 V正電源 第1図 第2図
示す回路構成図、第2図は従来のソースホロワ増幅器を
示す回路図である。 Q/・・・第1の接合形電界効果トランジスタ、Q2・
・・第ユの接合形電界効果トランジスタ、3・・・振幅
増幅器 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部 V正電源 第1図 第2図
Claims (1)
- 第1の電界効果トランジスタをソースホロワとし、第2
の電界効果トランジスタを第1の接合形電界効果トラン
ジスタのソース電流源としたソースホロワ増幅器におい
て、前記ソースホロワの出力振幅を2倍に増幅して前記
第1の電界効果トランジスタのドレインに帰還する振幅
増幅器を含み、かつ前記振幅増幅器は前記第1及び第2
の電界効果トランジスタ双方に相等しい直流動作電圧を
与えるように直流ドレイン電圧を前記第1の電界効効ト
ランジスタのドレインにバイアス供給していることを特
徴とするソースホロワ増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27020385A JPS62130006A (ja) | 1985-11-30 | 1985-11-30 | ソ−スホロワ増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27020385A JPS62130006A (ja) | 1985-11-30 | 1985-11-30 | ソ−スホロワ増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62130006A true JPS62130006A (ja) | 1987-06-12 |
Family
ID=17482963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27020385A Pending JPS62130006A (ja) | 1985-11-30 | 1985-11-30 | ソ−スホロワ増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62130006A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007202208A (ja) * | 2007-04-20 | 2007-08-09 | Matsushita Electric Ind Co Ltd | 撮像装置 |
JP2015122685A (ja) * | 2013-12-25 | 2015-07-02 | 株式会社半導体エネルギー研究所 | ソースフォロワ |
-
1985
- 1985-11-30 JP JP27020385A patent/JPS62130006A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007202208A (ja) * | 2007-04-20 | 2007-08-09 | Matsushita Electric Ind Co Ltd | 撮像装置 |
JP2015122685A (ja) * | 2013-12-25 | 2015-07-02 | 株式会社半導体エネルギー研究所 | ソースフォロワ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2543872B2 (ja) | 増幅回路 | |
CN100553124C (zh) | 运算放大器 | |
US5311145A (en) | Combination driver-summing circuit for rail-to-rail differential amplifier | |
JP3181507B2 (ja) | スイッチドキャパシタを導入した低電圧差動増幅器のための装置 | |
US7154334B2 (en) | Common mode feedback circuit for fully differential two-stage operational amplifiers | |
US7876152B2 (en) | High-impedance level-shifting amplifier capable of handling input signals with a voltage magnitude that exceeds a supply voltage | |
JPH0520924B2 (ja) | ||
JP2611725B2 (ja) | カスコード回路 | |
JPS6161298A (ja) | サンプルホールド回路 | |
US6466093B1 (en) | Low voltage low thd CMOS audio (power) amplifier | |
JPS62130006A (ja) | ソ−スホロワ増幅器 | |
WO2023090064A1 (ja) | リミッタ回路、整合回路及び電力増幅回路 | |
US7042256B2 (en) | Voice coil motor power amplifier | |
KR102615524B1 (ko) | 포지티브 피드백 루프와 네거티브 커패시턴스 방식의 입력 임피던스 증폭 회로 | |
US6798285B2 (en) | Amplifier improvements | |
JPH09130162A (ja) | 横電流調節を有する電流ドライバ回路 | |
JPS61157106A (ja) | 演算増幅器 | |
US20050046459A1 (en) | Biasing technique using thin and thick oxide transistors | |
US6570450B2 (en) | Efficient AC coupled CMOS RF amplifier | |
JPH0634322U (ja) | 電力増幅器 | |
US20050035822A1 (en) | CMOS Class AB operational amplifier | |
GB2139032A (en) | Low power consumption power amplifier | |
US6600367B2 (en) | Low distortion amplifier | |
JP2540767B2 (ja) | 差動増幅回路 | |
JPH02124609A (ja) | 電流ミラー回路 |