JPS62130006A - ソ−スホロワ増幅器 - Google Patents
ソ−スホロワ増幅器Info
- Publication number
- JPS62130006A JPS62130006A JP27020385A JP27020385A JPS62130006A JP S62130006 A JPS62130006 A JP S62130006A JP 27020385 A JP27020385 A JP 27020385A JP 27020385 A JP27020385 A JP 27020385A JP S62130006 A JPS62130006 A JP S62130006A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- fet
- output
- voltage
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
所業上の利用分野
本発明は、ノースホロワ増幅器に関し、特に、高精度ア
ナログディジタル変換のだめの標本化保持回路で必要と
される標本化電圧保持出力用の、高入力インピーダンス
で低ひずみ率なソースホロワ増幅器に関する。
ナログディジタル変換のだめの標本化保持回路で必要と
される標本化電圧保持出力用の、高入力インピーダンス
で低ひずみ率なソースホロワ増幅器に関する。
従来の技術
従来のソースホロワ増幅器の一例を第１図に示す。
第２図では、ゲート端子Ｇを入力とし、ドレイン端子り
を第１の電源ｖＣＣに接続し、ソース端子Ｓを出力とし
た第１の接合形電界効果トランジスタＱｌと、ドレイン
端子Ｄｔｆ第１の接合形電界効果トランジスタＱ／のソ
ース端子に接続し、ゲート端子０をソース端子Ｓに結ん
で、ともに第２の電源Ｖｚｘに接続した第２の接合形電
界効果トランジスタＱ２とによりソースホロワ増幅器が
構成されている。
を第１の電源ｖＣＣに接続し、ソース端子Ｓを出力とし
た第１の接合形電界効果トランジスタＱｌと、ドレイン
端子Ｄｔｆ第１の接合形電界効果トランジスタＱ／のソ
ース端子に接続し、ゲート端子０をソース端子Ｓに結ん
で、ともに第２の電源Ｖｚｘに接続した第２の接合形電
界効果トランジスタＱ２とによりソースホロワ増幅器が
構成されている。
このような従来のソースホロワ増幅器では、入力信号の
直流動作電位としては第１の電源ＶＣＣと第２の電源Ｖ
ｍｚの中点電位付近が使用される。例えばＶｃｃ ３−
ＶｍＦ！なる正負の電源を用いている場合には、人力
信号としては電位がｏＶ近くのものが扱われる。
直流動作電位としては第１の電源ＶＣＣと第２の電源Ｖ
ｍｚの中点電位付近が使用される。例えばＶｃｃ ３−
ＶｍＦ！なる正負の電源を用いている場合には、人力
信号としては電位がｏＶ近くのものが扱われる。
従って、接せ形電界効果トラ／；′スタ（以下、ＦＥＴ
とも呼ぶ）Ｑ／、Ｑコのドレイン会ゲー）ｆｌＪｌ電圧
ＶＤＧは互いにほぼ等しくなっている。ここで、第コの
ＦＥＴ Ｑ 、２のゲートとソースは結ばれているため
に、ＦＥＴＱコにはドレイン電流ＩＤ５Ｓが流れており
、出力負荷が軽微であれば第１のＦＥＴ Ｑ ／にも同
じドレイン電流ＩＤ８Ｓが流れている。
とも呼ぶ）Ｑ／、Ｑコのドレイン会ゲー）ｆｌＪｌ電圧
ＶＤＧは互いにほぼ等しくなっている。ここで、第コの
ＦＥＴ Ｑ 、２のゲートとソースは結ばれているため
に、ＦＥＴＱコにはドレイン電流ＩＤ５Ｓが流れており
、出力負荷が軽微であれば第１のＦＥＴ Ｑ ／にも同
じドレイン電流ＩＤ８Ｓが流れている。
このように両方のＦＥＴはほぼ同一のドレイン會ゲート
間電圧ＶＤＧ及びドレイン電流で動作し、一方、第２の
ＦＥＴＱ２のゲー）−ソース間は接続されて同電位とな
って腟るから、第１のＦＥＴＱｌのゲート・ソース間電
圧ＶＧｓも同じく０■で動作するようになる。もし両Ｆ
ＥＴに同一特性のものをペアで使用すれば、入出力間ド
リフトの小さい、高入力インピーダンスのソースホロワ
となる。
間電圧ＶＤＧ及びドレイン電流で動作し、一方、第２の
ＦＥＴＱ２のゲー）−ソース間は接続されて同電位とな
って腟るから、第１のＦＥＴＱｌのゲート・ソース間電
圧ＶＧｓも同じく０■で動作するようになる。もし両Ｆ
ＥＴに同一特性のものをペアで使用すれば、入出力間ド
リフトの小さい、高入力インピーダンスのソースホロワ
となる。
発明が解決しようとする問題点
しかしながら、このような従来のソースホロワ増幅器に
おいては、入力信号の振幅が大きくなるにつれて両ＦＥ
Ｔのドレイン・ゲート間電圧ＶＤＧはかけ離れたものと
なる。
おいては、入力信号の振幅が大きくなるにつれて両ＦＥ
Ｔのドレイン・ゲート間電圧ＶＤＧはかけ離れたものと
なる。
例えば、第１の′Ｉｊｔ源Ｖｃｃ＝＋ｔＶ、、ｉ−の電
源Ｖｇｇ ＝ −５Ｖ、入力（ｉ 号に圧Ｏｆ： ／
Ｖ （振幅ｕＶｐ−ｐ）の場合においては、第７のＦＥ
ＴＱｌ のドレイン自ゲート間′１圧ＶＤＧは入力信
号が正のピーク時てはＶｃｃ −／ Ｖ ＝ ｔｌ Ｖ
、負のピーク時てはＶｃｃ−（−／Ｖ）＝４■となる。
源Ｖｇｇ ＝ −５Ｖ、入力（ｉ 号に圧Ｏｆ： ／
Ｖ （振幅ｕＶｐ−ｐ）の場合においては、第７のＦＥ
ＴＱｌ のドレイン自ゲート間′１圧ＶＤＧは入力信
号が正のピーク時てはＶｃｃ −／ Ｖ ＝ ｔｌ Ｖ
、負のピーク時てはＶｃｃ−（−／Ｖ）＝４■となる。
一方、第コのＦＥＴ Ｑコはドレイン端子りが第１のＦ
”ＥＴＱ／のソース端子ＳＫ接続されているために、入
力信号につれてドレイン１ｉ圧が変化し、ドレインψゲ
ート間１圧ＶＤＧは入力信号が正のピーク時にはおよそ
／Ｖ−Ｖ■＝６ｖ１負のピーク時にはおよそ−／Ｖ−Ｖ
ｉ＝−ｕＶとなる。このように両ＦＥＴはドレイン・ゲ
ート間電圧ＶＤＧが異なった値で動作し、この場合には
その違いは最大上２ｖにもなる。
”ＥＴＱ／のソース端子ＳＫ接続されているために、入
力信号につれてドレイン１ｉ圧が変化し、ドレインψゲ
ート間１圧ＶＤＧは入力信号が正のピーク時にはおよそ
／Ｖ−Ｖ■＝６ｖ１負のピーク時にはおよそ−／Ｖ−Ｖ
ｉ＝−ｕＶとなる。このように両ＦＥＴはドレイン・ゲ
ート間電圧ＶＤＧが異なった値で動作し、この場合には
その違いは最大上２ｖにもなる。
従って、第１のＦＥＴＱｌのゲート９ソース間屯圧ＶＧ
Ｓは第、２（７）ＦＥＴ Ｑ２ノＶＧｓ （＝ｏ Ｖ
ｌ トＡ１ってしまい、はぼｏＶに保たれることがなく
なり、変動するために、出力信号に非直線ひずみが生じ
るという欠点がある。
Ｓは第、２（７）ＦＥＴ Ｑ２ノＶＧｓ （＝ｏ Ｖ
ｌ トＡ１ってしまい、はぼｏＶに保たれることがなく
なり、変動するために、出力信号に非直線ひずみが生じ
るという欠点がある。
本発明は従来の上記事情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規なソースホロワ増幅器
を提供することにある。
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規なソースホロワ増幅器
を提供することにある。
問題点を解決するための手段
上記目的？達成する為く、本発明に係るソースホロワ増
幅器は、第１の電界効果トランジスタなノースホロワに
用い、そのソース電流源に第コの電界効果トランジスタ
を用いたソースホロワ増幅器において、更に、ソースホ
ロワ出力の振幅を二倍に増幅して第１の電界効果トラン
ジスタのドレインにＲ還する振幅増幅器を具え、かつ第
１及び第コの電界効果トランジスタに同等の直流動作条
件を与えるように直流ドレイン電圧を第１の電界効果ト
ランジスタのドレインにバイアス供給して構成される。
幅器は、第１の電界効果トランジスタなノースホロワに
用い、そのソース電流源に第コの電界効果トランジスタ
を用いたソースホロワ増幅器において、更に、ソースホ
ロワ出力の振幅を二倍に増幅して第１の電界効果トラン
ジスタのドレインにＲ還する振幅増幅器を具え、かつ第
１及び第コの電界効果トランジスタに同等の直流動作条
件を与えるように直流ドレイン電圧を第１の電界効果ト
ランジスタのドレインにバイアス供給して構成される。
実施例
次に本発明をその好ましい一実施例について図面を参照
しながら具体的に説明する。
しながら具体的に説明する。
第７図は本発明に係るソースホロワ増幅器の一実施例を
示す回路構成図である。
示す回路構成図である。
図において参照符号Ｑ／は第１のＦＥＴを示し、該第１
のＦＥＴＱｌは、ゲートＧを入力、ソースＳを出力とし
、ドレインＤを振幅増幅器３の出力に接続したソースホ
ロワである。
のＦＥＴＱｌは、ゲートＧを入力、ソースＳを出力とし
、ドレインＤを振幅増幅器３の出力に接続したソースホ
ロワである。
Ｑコは第コのＦＥＴであり、ドレインＤを第１のＦＥＴ
ＱｌのソースＳ に接続し、ゲートＧとソースＳを結ん
で電源Ｖｌｊに接続したソース電流源である。
ＱｌのソースＳ に接続し、ゲートＧとソースＳを結ん
で電源Ｖｌｊに接続したソース電流源である。
３は振幅増幅器であり、＠ｌのＦＥＴＱｌのソース出力
振幅な一倍に増幅して第１のＦＥＴＱｌのドレインに印
加する。また、振幅増幅器Ｊは、第１のＦＥＴＱｌのド
レイン・ゲート間電圧ＶＤ（）が第ユのＦＥＴ Ｑコの
ドレイン拳ゲート間電圧ＶＤＧに等しくなるような直流
バイアス１イ圧（抵抗ｄ：参ＲＪにより生成される）も
含んでその出力から第１のＦＥＴＱｔのドレインＤに印
加しており、′屈源±Ｖｃｃにて動作する。
振幅な一倍に増幅して第１のＦＥＴＱｌのドレインに印
加する。また、振幅増幅器Ｊは、第１のＦＥＴＱｌのド
レイン・ゲート間電圧ＶＤ（）が第ユのＦＥＴ Ｑコの
ドレイン拳ゲート間電圧ＶＤＧに等しくなるような直流
バイアス１イ圧（抵抗ｄ：参ＲＪにより生成される）も
含んでその出力から第１のＦＥＴＱｔのドレインＤに印
加しており、′屈源±Ｖｃｃにて動作する。
このような第７図の実施例において、入力信号電圧ＶＩ
Ｎ ＝ ｏ±／■、電源ＶＦ、Ｅ ＝ −ｓ Ｖ、電源
士Ｖｃｃ ＝土／ｓＶとした場合について説明する。実
施例では、振幅増幅器３における抵抗器Ｒ／、Ｒ２゜Ｒ
３の抵抗値は例えば次式の比率にしている。
Ｎ ＝ ｏ±／■、電源ＶＦ、Ｅ ＝ −ｓ Ｖ、電源
士Ｖｃｃ ＝土／ｓＶとした場合について説明する。実
施例では、振幅増幅器３における抵抗器Ｒ／、Ｒ２゜Ｒ
３の抵抗値は例えば次式の比率にしている。
Ｒ／ ： ＲＪ ： Ｒ，７＝ ／ ： ／、 ｓ ：
、７−−・−（Ｊ）従って、人力信号電圧ＶＩＮ ＝
ｏ Ｖの時点においては抵抗器Ｒ３には１−ＶＣＣＩ
／Ｒ，？の大きさの−を流が流れ、これが抵抗器Ｒ／を
通って振幅増幅器３の出力から流れてくる結果、振幅増
幅器３の出力電圧は −Ｖｃｃｌ ｌ−Ｖｃｃｌ −ｄ／／ｋｉ３ ＝ −＝ ＋ ｊＶ
・−・（４１）となっており、これが第１のＦＥＴＱ
ｌのドレイン電、圧として与えられている４、このため
に、第１のＦＥＴＱｌのドレイン骨ゲート間電圧ＶＤＧ
はｓＶとなって、第コのＦＥＴＱコのドレイン・ゲート
間′区圧ＶＤＧと等しくなる。
、７−−・−（Ｊ）従って、人力信号電圧ＶＩＮ ＝
ｏ Ｖの時点においては抵抗器Ｒ３には１−ＶＣＣＩ
／Ｒ，？の大きさの−を流が流れ、これが抵抗器Ｒ／を
通って振幅増幅器３の出力から流れてくる結果、振幅増
幅器３の出力電圧は −Ｖｃｃｌ ｌ−Ｖｃｃｌ −ｄ／／ｋｉ３ ＝ −＝ ＋ ｊＶ
・−・（４１）となっており、これが第１のＦＥＴＱ
ｌのドレイン電、圧として与えられている４、このため
に、第１のＦＥＴＱｌのドレイン骨ゲート間電圧ＶＤＧ
はｓＶとなって、第コのＦＥＴＱコのドレイン・ゲート
間′区圧ＶＤＧと等しくなる。
次に、入力信号電圧Ｖ工Ｎが十／■に上昇した時点にお
いては、出力信号電圧ＶＯＵＴも／■上昇するから振幅
増幅器Ｊの出力電位は一倍のコ■上昇して＋７ｖとなる
。これは抵抗器ＲＪと抵抗器Ｒ，７の合成抵抗値が抵抗
器Ｒ／の抵抗値に等しく設定されているため知、振幅増
幅器３の１圧増幅度が一倍となっていることによる。こ
のとき、第１のＦＥＴ Ｑ／ ノ）”しく ７−’ｙ’
−） Ｍ１ｉＥ圧Ｖｎｏ ハフ Ｖ−／Ｖ＝４”／％
第コのＦＥＴＱ２のドレインやゲート間電圧ＶＤＧ ｉ
ｉ： ／ Ｖ −（−５Ｖ ） −Ａ Ｖ ｆ 等り、
＜ ｆｌ ル。
いては、出力信号電圧ＶＯＵＴも／■上昇するから振幅
増幅器Ｊの出力電位は一倍のコ■上昇して＋７ｖとなる
。これは抵抗器ＲＪと抵抗器Ｒ，７の合成抵抗値が抵抗
器Ｒ／の抵抗値に等しく設定されているため知、振幅増
幅器３の１圧増幅度が一倍となっていることによる。こ
のとき、第１のＦＥＴ Ｑ／ ノ）”しく ７−’ｙ’
−） Ｍ１ｉＥ圧Ｖｎｏ ハフ Ｖ−／Ｖ＝４”／％
第コのＦＥＴＱ２のドレインやゲート間電圧ＶＤＧ ｉ
ｉ： ／ Ｖ −（−５Ｖ ） −Ａ Ｖ ｆ 等り、
＜ ｆｌ ル。
更に、入力信号電圧が一／■に）降した時点においては
、出力信号電圧ＶＯＵＴも−ｌｖに下降し、振幅増幅器
３の出力電位は２倍下降して＋３■になる。このとき、
’淋’のＦＥＴＱｌのドレイン・ゲートｌｕｌ’に圧ｖ
ＤＧハＪｖ −（−／Ｖ） ＝ｔｉＶ、Ｊ、２のＦＥＴ
Ｑコのドレイン争ゲート曲電圧ＶＤＧは一７■−ｌ−
５Ｖ）＝ｕＶとなって、やはり相等しい。
、出力信号電圧ＶＯＵＴも−ｌｖに下降し、振幅増幅器
３の出力電位は２倍下降して＋３■になる。このとき、
’淋’のＦＥＴＱｌのドレイン・ゲートｌｕｌ’に圧ｖ
ＤＧハＪｖ −（−／Ｖ） ＝ｔｉＶ、Ｊ、２のＦＥＴ
Ｑコのドレイン争ゲート曲電圧ＶＤＧは一７■−ｌ−
５Ｖ）＝ｕＶとなって、やはり相等しい。
このように、本発明においては両ＦＥＴのドレインゲー
ト間電圧ＶＤＧは、入力信号振幅にかかわらず常に相等
しく保たれる。従って、第コのＦＥＴＱ２”のドレイン
電流ＩＤ５Ｂの流れる第１のＦＥＴ Ｑ ｔにおいては
、ゲート−ソース間電圧ＶＧＳも第コのＦＥＴＱコと等
しくなる。即ちゲート・ソース間電圧ＶＧＳは常にほぼ
ｏＶになる。
ト間電圧ＶＤＧは、入力信号振幅にかかわらず常に相等
しく保たれる。従って、第コのＦＥＴＱ２”のドレイン
電流ＩＤ５Ｂの流れる第１のＦＥＴ Ｑ ｔにおいては
、ゲート−ソース間電圧ＶＧＳも第コのＦＥＴＱコと等
しくなる。即ちゲート・ソース間電圧ＶＧＳは常にほぼ
ｏＶになる。
発明の詳細
な説明したように、本発明のソースホロワ増幅器によれ
ば、入出力信号量電位差が入力信号振幅によらず、常に
約ｏＶ一定圧保たれるから、非直線ひずみを小さくでき
る効果が得られる。
ば、入出力信号量電位差が入力信号振幅によらず、常に
約ｏＶ一定圧保たれるから、非直線ひずみを小さくでき
る効果が得られる。
第１図は本発明に係るソースホロワ増幅器の一実施例を
示す回路構成図、第２図は従来のソースホロワ増幅器を
示す回路図である。 Ｑ／・・・第１の接合形電界効果トランジスタ、Ｑ２・
・・第ユの接合形電界効果トランジスタ、３・・・振幅
増幅器 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部 Ｖ正電源 第１図 第２図
示す回路構成図、第２図は従来のソースホロワ増幅器を
示す回路図である。 Ｑ／・・・第１の接合形電界効果トランジスタ、Ｑ２・
・・第ユの接合形電界効果トランジスタ、３・・・振幅
増幅器 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部 Ｖ正電源 第１図 第２図
Claims (1)
- 第１の電界効果トランジスタをソースホロワとし、第２
の電界効果トランジスタを第１の接合形電界効果トラン
ジスタのソース電流源としたソースホロワ増幅器におい
て、前記ソースホロワの出力振幅を２倍に増幅して前記
第１の電界効果トランジスタのドレインに帰還する振幅
増幅器を含み、かつ前記振幅増幅器は前記第１及び第２
の電界効果トランジスタ双方に相等しい直流動作電圧を
与えるように直流ドレイン電圧を前記第１の電界効効ト
ランジスタのドレインにバイアス供給していることを特
徴とするソースホロワ増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27020385A JPS62130006A (ja) | 1985-11-30 | 1985-11-30 | ソ−スホロワ増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27020385A JPS62130006A (ja) | 1985-11-30 | 1985-11-30 | ソ−スホロワ増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62130006A true JPS62130006A (ja) | 1987-06-12 |
Family
ID=17482963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27020385A Pending JPS62130006A (ja) | 1985-11-30 | 1985-11-30 | ソ−スホロワ増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62130006A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007202208A (ja) * | 2007-04-20 | 2007-08-09 | Matsushita Electric Ind Co Ltd | 撮像装置 |
| JP2015122685A (ja) * | 2013-12-25 | 2015-07-02 | 株式会社半導体エネルギー研究所 | ソースフォロワ |
-
1985
- 1985-11-30 JP JP27020385A patent/JPS62130006A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007202208A (ja) * | 2007-04-20 | 2007-08-09 | Matsushita Electric Ind Co Ltd | 撮像装置 |
| JP2015122685A (ja) * | 2013-12-25 | 2015-07-02 | 株式会社半導体エネルギー研究所 | ソースフォロワ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2543872B2 (ja) | 増幅回路 | |
| CN100553124C (zh) | 运算放大器 | |
| US5311145A (en) | Combination driver-summing circuit for rail-to-rail differential amplifier | |
| JP3181507B2 (ja) | スイッチドキャパシタを導入した低電圧差動増幅器のための装置 | |
| US7154334B2 (en) | Common mode feedback circuit for fully differential two-stage operational amplifiers | |
| US7876152B2 (en) | High-impedance level-shifting amplifier capable of handling input signals with a voltage magnitude that exceeds a supply voltage | |
| JPH0520924B2 (ja) | ||
| JP2611725B2 (ja) | カスコード回路 | |
| JPS6161298A (ja) | サンプルホールド回路 | |
| US6466093B1 (en) | Low voltage low thd CMOS audio (power) amplifier | |
| JPS62130006A (ja) | ソ−スホロワ増幅器 | |
| WO2023090064A1 (ja) | リミッタ回路、整合回路及び電力増幅回路 | |
| US7042256B2 (en) | Voice coil motor power amplifier | |
| KR102615524B1 (ko) | 포지티브 피드백 루프와 네거티브 커패시턴스 방식의 입력 임피던스 증폭 회로 | |
| US6798285B2 (en) | Amplifier improvements | |
| JPH09130162A (ja) | 横電流調節を有する電流ドライバ回路 | |
| JPS61157106A (ja) | 演算増幅器 | |
| US20050046459A1 (en) | Biasing technique using thin and thick oxide transistors | |
| US6570450B2 (en) | Efficient AC coupled CMOS RF amplifier | |
| JPH0634322U (ja) | 電力増幅器 | |
| US20050035822A1 (en) | CMOS Class AB operational amplifier | |
| GB2139032A (en) | Low power consumption power amplifier | |
| US6600367B2 (en) | Low distortion amplifier | |
| JP2540767B2 (ja) | 差動増幅回路 | |
| JPH02124609A (ja) | 電流ミラー回路 |