JPH0634322U - 電力増幅器 - Google Patents

Abstract

(57)【要約】 【目的】ＦＥＴを終段電力増幅素子として使用した電力
増幅器において、ＦＥＴの入出力関係の非直線性に起因
する高調波歪を打消して、歪率を大幅に改善する。 【構成】前段増幅器として、入力信号に比例した電流を
出力する電圧−電流変換増幅器（Ａ）を設置し、ドレイ
ンをゲートに接続したＦＥＴからなる非線形のインピー
ダンス（Ｂ）を負荷として出力電流経路に挿入する。Ｆ
ＥＴのドレインをゲートに直接接続する代りに、電圧シ
フト回路や分圧回路を介してゲートに接続してもよい。
この負荷の両端に得られる信号電圧を、終段電力増幅部
（Ｃ）の相互コンダクタンスの大きな電力増幅用ＦＥＴ
（Ｄ）のゲートに入力する。終段電力増幅素子として、
ＦＥＴにバイポーラトランジスタをカスコード接続した
ものを用いても良い。

Description

【考案の詳細な説明】

【０００１】

【産業上の適用範囲】

本考案は、オーディオ帯域ないし映像帯域信号を増幅し、スピーカや圧電素子 などの振動子、ないしモータや偏向コイルなどの電磁コイルを駆動する電力増幅 器に関するものである。

【０００２】

【従来の技術】

今日、大部分のオーディオ帯域ないしビデオ帯域の電力増幅器には半導体を増 幅素子として用いたものが使われているが、バイポーラトランジスタを用いたも のでは、その単独素子としての直線性の悪さから、高い忠実度を求められる用途 には、終段にはコンプリメンタルなペア素子を用いたプッシュプル増幅回路を採 用し、更にはエミッタホロワ回路に依って大量の局部負帰還をかけるとともに、 増幅器全体に強度の負帰還をかけて見かけ上の歪を少なくする方法が採られるの が常で、回路構成の複雑化とともに、強度の負帰還が増幅器全体の安定度を損い 、過渡特性の悪化などの弊害が問題視されているのが現状である。

【０００３】 半導体を増幅素子として用いたものでも、終段電力増幅素子にＦＥＴを用いた ものについては、その非直線性が第３次高調波歪を発生しにくい特性となってい るので、増幅器全体への負帰還を避けることも可能となっているが、終段につい ては、やはりバイポーラトランジスタを用いたものと同様に、第２次高調波歪を 打消す為に必ずプッシュプル増幅回路とし、ソースホロワ回路を採用して、大量 の局部負帰還をかけるのが常道となっている。

【０００４】

【本考案が解決しようとする課題】

【０００５】 ゲート入力電圧対ドレイン出力電流の関係がおおむね２乗特性に従う為に、第 ３次高調波歪の発生が少ないことから、単独素子としての特性の良いＦＥＴを用 いた電力増幅器については、シングル増幅回路では大量の第２次高調波歪を発生 してしまう為、必ずコンプリメンタルなペア素子を使うプッシュプル増幅回路が 採用されている。しかしプッシュプル回路の第２次高調波歪の打消作用は二つの コンプリメンタリＦＥＴの特性が正確に一致して始めて成立するものであり、実 際にはＮチャンネルＦＥＴとＰチャンネルＦＥＴとの特性のばらつきが大きく、 十分な低歪増幅は不可能である。

【０００６】 また、プッシュプル回路の第２次高調波歪の打消作用はＡ級動作によってのみ 完全に働くものであり、よく用いられるＡＢ級動作では、第２次高調波歪の一部 が第３次高調波歪に転化するので、更に歪特性が悪化するものである。

【０００７】 従って、ソースホロワ回路によって出力段に大量の負帰還をほどこし、更には 増幅器全体にも大量の負帰還を掛けて、見かけ上の歪率を抑える手段が講じざる を得ないのが現状である。しかし、大量の負帰還を加えた増幅器は、不安定な負 荷をつなげる実際の使用状態では、安定度や過渡特性の悪化などをもたらす弊害 が指摘されている。

【０００８】 ＦＥＴ電力増幅器に発生する歪は、ＦＥＴのゲート入力電圧対ドレイン出力電 流の関係の非直線性に起因するもので、ＦＥＴに本質的に付随するものであり、 改善が求められている。

【０００９】 本考案はこのような状況に鑑みてなされたもので、ＦＥＴ電力増幅器について 、終段の電力増幅ＦＥＴの２乗特性に起因する非直線性を、反対の１／２乗特性 を持つ前段増幅ユニットによって打消し、直線的な電圧−電流関係を実現するこ とをもって、負帰還を用いずとも十分に低歪の電力増幅器を構成するものである 。

【００１０】

【問題を解決する手段】

まず、ＦＥＴの入出力関係の非直線性に起因する高調波歪を打消す原理の要点 を以下に示す。 電力増幅ＦＥＴのゲート入力電圧−ドレイン出力電流特性（Ｖｇ−Ｉｄ特性） は近似的に２乗特性に従う。

【００１１】 ＦＥＴにおいて、ゲートをドレインに接続することによって、等価的にダイオ ードとしたもののドレイン電圧−ドレイン電流特性（Ｖｄ−Ｉｄ特性）は、ゲー ト電位とドレイン電位が一致するので、やはり２乗特性に従う。従って逆のドレ イン電流−ドレイン電圧特性（Ｉｄ−Ｖｄ特性）は、逆関数の１／２乗特性に従 う。依って、これらダイオードは、アノード電極−カソード電極端子間について 、１／２乗特性を持つ非線形のインピーダンスとみなしてよい。

【００１２】 そこで、入力信号電圧に直線的に比例した信号電流が、対アース方向に流れる 信号経路を作り、ここに上記ダイオードから成る非線形のインピーダンスを負荷 として挿入すれば、入力信号の１／２乗に比例する電圧信号が得られる。 これを、２乗入出力特性を有する終段の電力増幅ＦＥＴのゲートに入れれば、 総合的な入力−出力関係が線形特性となり、入力信号に正確に比例する出力電流 が出力端に得られる。終段電力増幅用ＦＥＴの入出力相互コンダクタンスが、ダ イオードを構成したＦＥＴのそれに比して大きければ、その比率の応じて、最終 出力電流が前段の電流に対して増幅され、結果として無歪の電力増幅器が実現す る。

【００１３】 以上の原理に従う電力増幅器を構成する手段を、図を参照しながら説明する。 図１が概念的な構成図である。 入力信号電圧（ｖｓ）に比例した交流信号電流ｉｓに、適切な直流バイアス電 流Ｉｂを加えた電流（Ｉｏ）を出力する電圧−電流変換増幅器（Ａ）と、 ＦＥＴにおいて、ドレインを直接、ないし電圧シフト回路や分圧回路を介して 、ゲートに接続することによって、等価的にダイオードとしたものからなる非線 形の能動インピーダンス（Ｂ）と、 適切な入力バイアス電圧（Ｖｃ）を加えた終段ＦＥＴ電力増幅部（Ｃ）と から構成される。

【００１４】 増幅器Ａは扱う信号レベルが小さいので、容易に直線的な電圧−電流変換を実 現でき、この出力電流Ｉｏは、 Ｉｏ ＝ Ｉｂ ＋ ｉｓ ＝ Ｉｂ ＋ ｋ１・ｖｓ である。ここでｋ１は増幅器Ａで決る比例定数である。

【００１５】 能動インピーダンスＢの基本形は、図２のようにエンハンスメントモードのＦ ＥＴ（イ）のドレインを直接ないし保護抵抗を通じてゲートに接続した等価ダイ オードから構成されるもの（Ｂ１）で、その電流−電圧関係が近似的に１／２乗 に従うので、Ａの出力経路にこれを負荷として挿入すると、この両端に得られる 信号電圧（Ｖｏ）は、 Ｖｏ ＝ ｋ２・ｆ（Ｉｂ＋ｋ１・ｖｓ）＋Ｖｐ１ となる。ここで ｆ（） は１／２乗関数を表し、ｋ２は能動インピーダンスＢ で決る比例定数、Ｖｐ１は構成するＦＥＴのピンチオフ電圧である。ｋ２はＦＥ Ｔ（イ）の相互コンダクタンスに反比例して決るので、大きなｋ２の値が欲しけ れば、イの相互コンダクタンスを小さく選ばなければならない。

【００１６】 デプレッションモードＦＥＴや、エンハンスメントモードでもピンチオフ電圧 の小さいＦＥＴの場合、図３のように、電圧シフト回路（Ｇ）を介してＦＥＴの ドレインとゲートを接続したもの（Ｂ２）が等価ダイオードとなる。この非線形 インピーダンスの両端に得られる電圧Ｖｏは Ｖｏ ＝ ｋ２・ｆ（Ｉｂ−Ｉｈ＋ｋ１・ｖｓ）＋Ｖｐ１＋Ｖｈ となる。ここで、Ｖｈはシフト電圧、Ｉｈは電圧シフト用ツェナーダイオードに 流す電流である。

【００１７】 また、ＦＥＴ（イ）の相互コンダクタンスが大きくて、十分に大きな比例係数 ｋ２が得られない場合、図４のように、ドレイン−ソース間電圧を分圧してゲー トに加える分圧回路（Ｈ）を介して、ダイオード接続しても良い。分圧用抵抗を Ｒ１、Ｒ２とすれば分圧比 Ｋｈ＝Ｒ２／（Ｒ１＋Ｒ２） となるから、この非 線形インピーダンス（Ｂ３）の両端に得られる電圧Ｖｏは Ｖｏ ＝ Ｋｈ・ｋ２・ｆ（Ｉｂ＋ｋ１・ｖｓ）＋Ｋｈ・Ｖｐ１ となる。 以下は、単純化の為にＢ１について説明するが、他のものでも本質に変りはな い。

【００１８】 得られた信号電圧Ｖｏを、終段電力ＦＥＴ（Ｄ）のゲートに直流的に直接入力 するか、緩衝増幅器を介して入力すると、電力増幅ＦＥＴの出力電流Ｉｗは、入 力電圧Ｖｇに対して Ｉｗ ＝ ｋ３・ｇ（Ｖｇ−Ｖｐ２） であるから（ここで ｇ（） は２乗関数を表し、ｋ３は終段電力増幅ＦＥＴで 決る比例定数、Ｖｐ２はＤのピンチオフ電圧である）、終段電力ＦＥＴに適当な バイアス電圧Ｖｃを与えると、最終的な出力電流Ｉｗは Ｉｗ ＝ ｋ３・ｇ（ｋ２・ｆ｛Ｉｂ＋ｋ１・ｖｓ｝＋Ｖｐ１−Ｖｐ２＋ Ｖｃ） である。ここで、 Ｖｐ１−Ｖｐ２＋Ｖｃ ＝ ０ となるよう、電圧レベルを調整しておくと、 Ｉｗ ＝ ｋ３・ｇ（ｋ２）・（Ｉｂ＋ｋ１・ｖｓ） が得られて、結局最初の入力信号電圧ｖｓに対して１次式となり、完全な直線増 幅器となる。

【００１９】 ここでｋ３・ｇ（ｋ２）は前段の出力電流Ｉｏに対する終段出力電流Ｉｗの増 加率を示すことになるが、ｋ２は非線形インピーダンスを構成するＦＥＴ（イ） の相互コンダクタンスＧｍ１の逆数で決り、ｋ３は終段ＦＥＴ（Ｄ）の相互コン ダクタンスＧｍ２ から決る値なので、Ｇｍ２がＧｍ１より十分大きければ、電 力増幅器として機能することになる。

【００２０】 尚、電力部をＡ級動作させる場合は、信号電圧Ｖｏを終段電力増幅ＦＥＴ（Ｄ ）のゲートに交流的に入力することも可能であり、この場合は、直流分カットの 後、 ｖｏ ＝ ｋ２・ｆ（Ｉｂ＋ｋ１・ｖｓ） − Ｖｍ なる交流電圧に変換される。ここでＶｍは平均直流電圧で、ほぼ Ｖｍ ＝ ｋ２・ｆ（Ｉｂ） とみなして良い。

【００２１】 これを、適切なバイアス電圧を選んで、ピンチオフ電圧からＶｂの電圧点に動 作中心点を設定した終段電力増幅ＦＥＴ（Ｄ）のゲートに直接入力するか、緩衝 増幅器を介して入力すると、 Ｉｗ ＝ ｋ３・ｇ（ｋ２・ｆ｛Ｉｂ＋ｋ１・ｖｓ｝−Ｖｍ＋Ｖｂ） となるから、Ｖｍ ＝ Ｖｂ が成立するよう、Ｉｂを調整しておけば、やはり Ｉｗ ＝ ｋ３・ｇ（ｋ２）・（Ｉｂ＋ｋ１・ｖｓ） が成立する。

【００２２】 以上のようにして、ＦＥＴに本質的な入出力関係の非直線性に起因する高調波 歪の発生が抑えられ、歪率を大幅に改善した電力増幅器が構成できる。 尚、以上の説明はＮチャンネルＦＥＴについて行ったが、ＰチャンネルＦＥＴ についても、電圧、電流の極性を反転すれば、全く同様である。 また、以上の回路構成はシングル増幅器、プッシュプル増幅器を問わずに通用 し、プッシュプル増幅器の場合は、二つのＦＥＴ電力増幅部のそれぞれについて 、上記の手段を施せば良い。

【００２３】 図５、図６、図７に、上記概念図に沿った電力増幅器を具体的に構成する手段 の例を示す。 図５は、最も簡単な回路構成によって実現したシングル電力増幅器である。

【００２４】 電圧増幅用のＮチャンネル−ジャンクションＦＥＴ（ニ）の単純なソース接地 増幅器（Ａ１）で、電圧−電流変換器を組んでいる。初段の扱う電圧レベルが小 さければ、このような単純なソース接地増幅器で入力信号に比例した信号電流が 出力される。出力電流の直流バイアスは、ソースに加えた自己バイアス抵抗（ホ ）の値で調整する。

【００２５】 小ないし中電力のＰチャンネル−エンハンスメントモードＦＥＴ単体で、Ｂ１ に相当する非線形のインピーダンスを生成し、Ａ１のドレイン負荷としている。 終段はやはりＰチャンネルのパワーＭＯＳ−ＦＥＴ単独で電力増幅部（Ｃ１）を 構成している。Ｂ１とＣ１とは直接に結合し、二つのＭＯＳ−ＦＥＴのピンチオ フ電圧が最初から揃うように種類を選択して、両者を熱結合することによって、 バイアス回路を省略している。 出力変成器によってインピーダンス整合を行うと同時に、駆動対象に直流電流 が流れないようにしているが、用途によっては、終段ＦＥＴのドレインに直接に 駆動対象を繋ぐこともありうる。

【００２６】 図５の電源と全ＦＥＴの極性を変換し、終段ＦＥＴをＮチャンネルとしても、 全く同様に働く。

【００２７】 図６は、より高忠実度を目指したプッシュプル電力増幅器である。上下対称な 二つの回路を組合せ、終段出力にて合成することによって、残留した第２次高調 波歪を打消すものである。以下、対称な回路の一方のみ説明する。 電圧増幅用のＮＰＮバイポーラトランジスタ（リ）のエミッタ接地増幅器（Ａ ２）で、電圧−電流変換器を組んでいる。出力電流の直流バイアスは、やはりエ ミッタの自己バイアス用抵抗とベースバイアス電圧との兼あいで調整する。

【００２８】 非線形のインピーダンスは、小中電力のＰチャンネルＭＯＳ−ＦＥＴ単体を二 つ直列に重複して構成したもの（Ｂ４）を使用している。これは、終段ＦＥＴの 入力レンジや非線形特性とマッチングさせる為のものである。同様にして、終段 のパワーＦＥＴの特性に応じて、並列に重複したものも用いることが出来る。こ れをＡ２のドレイン負荷として、信号電圧Ｖｏを得る。

【００２９】 Ｖｏをやはり直結で電力増幅部に供給しているが、非線形のインピーダンスを 構成するＭＯＳ−ＦＥＴと終段パワーＭＯＳ−ＦＥＴのピンチオフ電圧の相違を 吸収する為に、定電圧ダイオード（オ）によって終段パワーＦＥＴにバイアス電 圧を加えている。終段のＰチャンネルのパワーＭＯＳ−ＦＥＴは対称的なＮチャ ンネルのパワーＭＯＳ−ＦＥＴと共にプッシュプル電力増幅部（Ｃ２）を構成し ている。 駆動対象には直接に接続可能である。駆動対象の低インピーダンスに整合させ るためと、出力の直流電圧レベルを安定させるために、出力端子から初段作動増 幅器に負帰還を掛けても良い。負帰還電圧は、初段トランジスタの共通エミッタ 抵抗（Ｒｋ）に加える。

【００３０】 図７もプッシュプル電力増幅器の例であるが、図６の回路構成では、Ａ級動作 しか出来なかったのに対して、ＡＢ級、Ｂ級動作が可能となる。以下、やはり対 称な回路の一方のみ説明する。 電圧−電流変換器（Ａ３）は、ＮチャンネルＦＥＴのソース接地増幅回路で構 成した初段増幅器に定電流回路を負荷として与え、これにＰチャンネルのＦＥＴ によるゲート接地増幅器（ワ）を縦続させて、反転した出力電流を得るものであ る。 初段増幅器の出力電流をｉｄ、定電流回路の固定電流をＩｆとすれば、Ｉｆと ｉｄとの差（Ｉｆ − ｉｄ）が、反転した電流Ｉｏとして対アース方向に得ら れる。Ｉｏのバイアス電流は、Ｉｆとｉｐの中心電流との差によって与えられる 。 定電流回路は、定電流ダイオード単体に依っても良く、ＦＥＴ等によって構成 しても良い。また単なる抵抗器のみでも実用になり得る。

【００３１】 Ｉｏが対アース方向に得られているので、小中電力のＮチャンネルＦＥＴと純 抵抗（カ）との複合からなる非線形インピーダンス（Ｂ５）を負荷として与え、 信号電圧Ｖｏを得る。この抵抗は、非線形を調整する役割を果すと同時に、終段 のバイアス電圧とのマッチングの役割を兼ねている。各ＦＥＴの特性次第で、純 抵抗を並列に重複させることも考えられる。 ＶｏはＮチャンネルのパワーＭＯＳ−ＦＥＴに直接供給されるが、これは、対 称的なＰチャンネルパワーＭＯＳ−ＦＥＴと共に、ソース側から最終出力を供給 する電力増幅部（Ｃ３）を構成する。 この回路構成では、定電流回路の設定電流Ｉｆの調整次第で、電力増幅部Ｃ３ をＡＢ級動作ないしＢ級動作させることが可能となる。

【００３２】 尚、反転電流を得るＡ３の形式の電圧−電流変換器に対して、非線形インピー ダンスを正負電源端に配置し、図６の形式のプッシュプル電力増幅部Ｃ２を組合 せても良い。この場合は、終段ＦＥＴのドレイン側から出力が供給される。

【００３３】 以上全ての構成例について、終段ＦＥＴの電力負担を軽減するために、図８の ごとく電力増幅用ＦＥＴに電力増幅用バイポーラトランジスタ（Ｆ）をカスコー ドに接続した複合電力増幅素子（Ｅ）を用いることができる。この複合素子Ｅの 殆どの電力損失はバイポーラトランジスタＦが負担する一方、入出力特性はＦＥ Ｔの特性によって完全に決定されるので、非線形インピーダンスによる終段電力 増幅素子の入出力特性の補正効果が同様に発揮される。

【００３４】

【作用】

ＦＥＴ電力増幅器は比較的簡素な回路構成をもって実現されるが、終段の電力 増幅ＦＥＴの２乗特性に起因する非直線性の為に、負帰還等の対策なしでは大き な高調波歪を発生する。これに対して、ゲートをドレインに接続して等価的にダ イオードとしたＦＥＴのドレイン電流−ドレイン電圧特性は逆関数の１／２乗特 性に従い、非線形の能動インピーダンスと成る。 これを利用し、入力電圧に比例する直線性の良い電流発生手段Ａに、この非線 形のインピーダンスを単体で、或いは直列ないし並列に複合して、非線形のイン ピーダンス生成手段Ｂとなし、Ａの負荷インピーダンスとして使うことによって 、終段と正反対の入出力特性を持つ前段増幅ユニットを構成し、これで終段ＦＥ Ｔ電力増幅部Ｃの非線形性を打消すことをもって、直線的な電圧−電流関係を実 現できる。 この手段によって、総合歪を極めて微小なものとした電力増幅器を構成できる ものである。

【００３５】 同じ手段は、終段ＦＥＴを、電力増幅用バイポーラトランジスタをカスコード に接続した複合電力増幅素子Ｅに置き換えたものについても、全く同様に作用す るので、低歪の電力増幅器を構成する上で、素子の選択幅を拡張できる。

【００３６】

【実施例】

実施例について、図面を参照して説明する。 図９に、本考案を実現する、電力増幅器の実施例を図示する。図６のプッシュ プル電力増幅器に準ずるものである。 入力電圧に比例する電流発生手段Ａとしては、デュアルＪ−ＦＥＴの２ＳＫ１ ４６、２ＳＪ７３による差動増幅器（Ａ４）をあて、低歪の電圧−電流変換を実 現している。単純なソース接地増幅器に較べて、より入力信号に比例した信号電 流が出力される上に、直流動作レベルが安定する。出力電流の直流バイアスは、 共通ソースに加えた定電流回路の設定電流値で調整する。

【００３７】 非線形のインピーダンス生成手段Ｂとしては、相互コンダクタンスが約３５ｍ ＳあるＭＯＳ−ＦＥＴの２ＳＫ２１３、２ＳＪ７６を使った、Ｂ３に相当する分 圧回路を有するダイオード接続回路を採用する。これで単純なダイオード接続回 路より２倍の出力電圧を得ることが出来る。これを上記電圧−電流変換器の負荷 インピーダンスとして使用すると、入力に対して１／２乗関係にある十分なレベ ルの信号電圧を発生出来る。

【００３８】 これに対して、終段電力増幅器Ｃには、１Ｓの相互コンダクタンスを有するパ ワーＭＯＳ−ＦＥＴの２ＳＫ１３３と２ＳＪ４８を採用して、これに上記信号電 圧を入力すれば、電圧−電流変換器の出力に対して約６０倍の電流増幅度を得る ことが出来、所定の電力増幅を果せる。

【００３９】 ２ＳＫ２１３と２ＳＫ１３３、２ＳＪ７６と２ＳＪ４８とのピンチオフ電圧は 、０．５−２．０Ｖの範囲にあるので、素子を選別すれば、直接に接続可能であ り、終段ＦＥＴの入出力関係の２乗特性がもたらす非線形性は適切に打消される 。 電圧レベルのマッチングを安定にするため、ＦＥＴからなる非線形インピーダ ンスに純抵抗カを直列に繋いだ回路を使用し、この抵抗値に対応して、電流増幅 度に応じた小抵抗（ヨ）を終段電力増幅ＦＥＴのソースに加えている。

【００４０】

【考案の効果】

請求項１になる、電圧−電流変換増幅器Ａと、ダイオード接続したＦＥＴ（イ ）からなる非線形のインピーダンス生成手段Ｂと、ＦＥＴ電力増幅部Ｃとから構 成される、ＦＥＴシングル電力増幅器ないしプッシュプル電力増幅器は、終段Ｆ ＥＴ（Ｄ）の入出力関係の２乗特性に基ずく非直線性を、非線形のインピーダン スを構成するＦＥＴ（イ）の１／２乗特性をもって打消すことにより、通常の電 力増幅器に比して、歪率を大幅に改善した電力増幅器として機能する。

【００４１】 ＦＥＴ（イ）とＦＥＴ（Ｄ）のピンチオフ電圧や相互コンダクタンスのマッチ ングには、電圧シフトされたダイオード接続（Ｂ２）なり、分圧回路に依って拡 張されたダイオード接続（Ｂ３）によって、適切に対応出来る。

【００４２】 入力電圧−出力電流関係が微妙に相違する実際の様々な電力増幅ＦＥＴに対し ては、ダイオード接続したＦＥＴを直列ないし並列に重複するか、或いはこれら と純抵抗とを直列ないし並列に重複するかして、打消作用のマッチングを微調整 することによって、やはり非常に低歪の電力増幅器を実現できる。

【００４３】 こうして、半導体を終段増幅素子として用いた電力増幅器には不可能とされた 簡素なシングル構成の増幅器も実用可能となり、プッシュプル増幅器においても 、安定度や過渡特性の悪化などをもたらす弊害が指摘されている過度の負帰還を 抑制できるものである。

【００４４】 請求項２の、電力増幅ＦＥＴにバイポーラ電力増幅トランジスタＦをカスコー ド接続した複合素子Ｅを終段電力増幅素子として用いたものは、入出力特性がＦ ＥＴによって完全に決定される為、上記効果が全て同様に発揮され、かつ電力損 失の殆どをバイポーラトランジスタが負担するので、終段電力増幅ＦＥＴの選択 幅が増し、低歪の電力増幅器の構成を容易にする。

【図面の簡単な説明】

【図１】請求項１の概念的な構成図。

【図２】ダイオード接続されたＦＥＴによる非線形イン
ピーダンス。

【図３】電圧シフトされたＦＥＴのダイオード接続回
路。

【図４】分圧回路を持つＦＥＴの拡張されたダイオード
接続回路。

【図５】考案を実現するシングル電力増幅器の例。

【図６】考案を実現するプッシュプル電力増幅器の例。

【図７】考案を実現するＢ級／ＡＢ級プッシュプル電力
増幅器の例。

【図８】バイポーラトランジスタをカスコード接続した
電力増幅ＦＥＴ。

【図９】本考案の実施例。

【符号の説明】

Ａ 電圧−電流変換増幅器 Ａ１ ソース接地ＦＥＴ増幅器による電圧−電流変換増
幅器 Ａ２ エミッタ接地トランジスタ増幅器による電圧−電
流変換増幅器 Ａ３ 電流反転式の電圧−電流変換増幅器 Ａ４ 差動増幅器による電圧−電流変換増幅器 Ｂ ＦＥＴから構成された非線形インピーダンス Ｂ１ ダイオード接続されたＦＥＴから成る非線形イン
ピーダンス Ｂ２ 電圧シフトされたＦＥＴのダイオード接続回路 Ｂ３ 分圧回路によって拡張されたＦＥＴのダイオード
接続回路 Ｂ４ ＦＥＴを直列に重複した非線形インピーダンス Ｂ５ 純抵抗を複合した非線形インピーダンス Ｃ ＦＥＴ電力増幅部 Ｃ１ シングルＦＥＴ電力増幅部 Ｃ２ プッシュプルＦＥＴ電力増幅部 Ｃ３ ソース出力プッシュプルＦＥＴ電力増幅部 Ｄ 電力増幅ＦＥＴ Ｅ ＦＥＴにバイポーラトランジスタをカスコード接
続した複合電力増幅素子 Ｆ 電力増幅バイポーラトランジスタ Ｇ 電圧シフト回路 Ｈ 分圧回路 Ｉｆ 定電流回路の設定電流 Ｉｏ 電圧−電流変換増幅器の出力電流 Ｉｗ 電力増幅ＦＥＴの出力電流 ｉｄ 初段増幅器の出力電流 Ｒ１ 分圧抵抗 Ｒ２ 分圧抵抗 Ｒｋ 共通エミッタ抵抗 Ｖｃ 電力増幅ＦＥＴのバイアス電圧 Ｖｏ 非線形インピーダンスから得られる信号電圧 ｖｓ 入力信号電圧 イ インピーダンス生成用ＦＥＴ ロ 電圧シフト用ツェナーダイオード ハ 定電流回路 ニ 電圧増幅用ＦＥＴ ホ 自己バイアス用抵抗 ヘ 交流バイパスコンデンサ ト 出力変成器 チ 保護用抵抗 リ 電圧増幅用バイポーラトランジスタ ヌ カップリングコンデンサ ル ベースバイアス用抵抗 オ 終段バイアス用ツェナーダイオード ワ ゲート接地ＦＥＴ増幅器 カ 直列付加抵抗 ヨ ソース抵抗 １ 入力端子 ２ 出力端子 ３ アノード端子 ４ カソード端子 ５ ゲート ６ ドレイン ７ ソース ８ 正電源 ９ 負電源

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 ＦＥＴを終段電力増幅素子として用いた
   シングル電力増幅器ないしプッシュプル電力増幅器にお
   いて、 入力信号に比例した、ないしこれに適切な直流バイアス
   を加えた電流を出力する手段（Ａ，Ａ１，Ａ２，Ａ３，
   Ａ４）と、 終段電力増幅用ＦＥＴ（Ｄ）の入出力相互コンダクタン
   スに比して、相対的に小さい相互コンダクタンスを有す
   るＦＥＴのドレインを、直接ないし電圧シフト回路
   （Ｇ）を介し、あるいは分圧回路（Ｈ）を通じてゲート
   に接続して、等価的にダイオードとしたもの、ないしこ
   れらを並列または直列に重ねたもの、あるいは更に純抵
   抗を直列か並列に付加したものからなる非線形のインピ
   ーダンス生成手段（Ｂ，Ｂ１，Ｂ２，Ｂ３，Ｂ４，Ｂ
   ５）と、 適切な入力バイアス電圧を加えた終段ＦＥＴ電力増幅器
   （Ｃ，Ｃ１，Ｃ２，Ｃ３）とから構成され、 電流出力手段（Ａ）の出力電流経路に非線形のインピー
   ダンス（Ｂ）を負荷として挿入し、この両端に得られた
   出力電圧を、終段電力増幅ＦＥＴ（Ｄ）のゲートに交流
   的ないし直流的に直接入力するか、緩衝増幅器を介して
   入力することによって、 ＦＥＴの入出力関係の非直線性に起因する高調波歪を打
   消して、歪率を大幅に改善した電力増幅器。
2. 【請求項２】 請求項１における終段電力増幅ＦＥＴと
   して、ＦＥＴにバイポーラ電力増幅トランジスタ（Ｆ）
   をカスコードに接続した複合電力増幅素子（Ｅ）を用い
   て、ＦＥＴの電力損失負担を軽減した請求項１と同一構
   成、同一内容の電力増幅器。