KR20030074324A - 증폭기 및 튜너 - Google Patents
증폭기 및 튜너 Download PDFInfo
- Publication number
- KR20030074324A KR20030074324A KR10-2003-0014606A KR20030014606A KR20030074324A KR 20030074324 A KR20030074324 A KR 20030074324A KR 20030014606 A KR20030014606 A KR 20030014606A KR 20030074324 A KR20030074324 A KR 20030074324A
- Authority
- KR
- South Korea
- Prior art keywords
- amplifier
- transistors
- input
- output
- terminals
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45098—PI types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45454—Indexing scheme relating to differential amplifiers the CSC comprising biasing means controlled by the input signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
무선 주파수 저잡음 증폭기로서 사용되기에 적합한 증폭기는 제1, 제2 및 제3 트랜스컨덕턴스 스테이지(1,2,3)를 포함한다. 증폭기 입력은 피드포워드 에러 정정(feedforward error correction)을 제공하기 위해 그 출력들이 역상으로 함께 접속되는, 제1 및 제3 스테이지(1,3)의 입력들에 접속된다. 제2 스테이지(2)는 네거티브 피드백을 제공하기 위해 제1 스테이지(1)의 출력들에 접속된 입력들 및 저항기(6)에 걸쳐 제1 스테이지(1)의 전류 피드백 입력들에 접속된 출력들을 갖는다. 제1 및 제3 스테이지들(1,3)은 증폭기의 선형성을 증가시키도록 피드포워드 왜곡 상쇄(feedforward distortion cancelling)를 제공한다. 제2 스테이지(2)에 의해 제공되는 네거티브 피드백은 증폭기의 잡음 지수를 거의 증가시키지 않고 선형성을 더 개선시킨다.
Description
본 발명은 예컨대 튜너의 저잡음 증폭기(LNA)와 같이 무선 주파수에서 사용되는 증폭기에 관한 것이다. 또한, 본 발명은 이러한 증폭기를 포함하는 튜너에 관한 것이다.
EP 0 716 505는 제1 및 제2 트랜스컨덕턴스 스테이지(transconductancestage) 및 직렬 피드백 구성을 포함하는 LNA를 개시하고 있다. 제1 트랜스컨덕턴스 스테이지는 무선 주파수 입력 신호를 증폭하는 반면 제2 스테이지는 제1 스테이지의 네거티브 피드백 루프에 있다. 특히, 제2 스테이지의 입력은 제1 스테이지의 출력에 접속되는 반면 제2 스테이지의 출력은 제1 스테이지의 직렬 피드백 저항기에 접속된다. 이는 제1 스테이지 주위의 피드백을 증가시켜 왜곡을 감소시키면서 양호한 잡음 지수를 유지하는 효과를 갖는다.
본 발명의 제1 특징에 의하면, 증폭기 입력; 증폭기 출력; 증폭기 입력에 접속된 제1 입력, 전류 피드백 입력, 및 증폭기 출력에 접속된 제1 출력을 갖는 제1 트랜스컨덕턴스 스테이지; 증폭기 출력에 접속된 제2 입력 및 네거티브 피드백을 제공하기 위해 전류 피드백 입력에 접속된 제2 출력을 갖는 제2 트랜스컨덕턴스 스테이지; 및 증폭기 입력에 접속된 제3 입력 및 피드포워드 에러 정정(feedforward error correction)을 제공하기 위해 증폭기 출력에 접속된 제3 출력을 갖는 제3 트랜스컨덕턴스 스테이지를 포함하는 증폭기가 제공된다.
증폭기는 저잡음 증폭기 등의 무선 주파수 증폭기를 포함할 수 있다.
증폭기는 증폭기 출력에 접속된 부하를 포함할 수 있다.
제1, 제2 및 제3 트랜스컨덕턴스 스테이지들의 각각은 차동 입력들 및 출력들을 갖는 차동 트랜스컨덕턴스 스테이지를 포함할 수 있다.
제1 트랜스컨덕턴스 스테이지는, 입력 단자들이 제1 입력을 포함하고, 출력 단자들이 제1 출력을 포함하며, 공통 단자들이 전류 피드백 입력을 포함하는 제1및 제2 트랜지스터를 포함할 수 있다. 제1 저항은 제1 및 제2 트랜지스터의 공통 단자들 사이에 접속될 수 있다. 또는, 제1 및 제2 트랜지스터의 공통 단자들은 각각의 제2 저항들을 통해 제1 전류원에 접속될 수 있다.
트랜지스터들이 바이폴라 트랜지스터들이면, 입력, 출력 및 공통 단자들은 각각 베이스, 콜렉터 및 에미터 단자들이다. 트랜지스터들이 전계 효과 트랜지스터들이면, 입력, 출력 및 공통 단자들은 각각 게이트, 드레인 및 소스 단자들이다.
제2 트랜스컨덕턴스 스테이지는, 입력 단자들이 제2 입력을 포함하고 출력 단자들이 제2 출력을 포함하는 제3 및 제4 트랜지스터들을 포함한다. 제3 및 제4 트랜지스터들의 공통 단자들은 각각의 제3 저항들을 통해 전원 라인에 접속될 수 있다. 제3 및 제4 트랜지스터들은 제1 및 제2 트랜지스터들과 동일한 도전형일 수 있다. 또는, 제3 및 제4 트랜지스터의 공통 단자들은 각각의 제4 저항을 통해 제2 전류원에 접속될 수 있다. 제3 및 제4 트랜지스터들은 제1 및 제2 트랜지스터들과 반대의 도전형일 수 있다.
제3 트랜스컨덕턴스 스테이지는, 제어 단자들이 제3 입력을 포함하고 출력 단자들이 제3 출력을 포함하는 제5 및 제6 트랜지스터들을 포함할 수 있다. 제5 및 제6 트랜지스터들의 공통 단자들은 각각의 제5 저항들을 통해 제3 전류원에 접속될 수 있다. 제1 및 제2 트랜지스터들의 입력 단자들은 각각 제5 및 제6 트랜지스터들의 입력 단자들에 접속될 수 있고, 제1 및 제2 트랜지스터의 출력 단자들은 각각 제6 및 제5 트랜지스터의 출력단자들에 접속될 수 있다.
본 발명의 제2 특징에 의하면, 본 발명의 제1 특징에 따른 증폭기를 포함한튜너가 제공된다.
이에 의해, 무선 주파수에서 사용하기에 적합하고 개선된 선형성을 제공하면서 낮은 잡음 지수를 유지하는 증폭기를 제공할 수 있다. 이들 개선점은 잡음 지수를 손상시키지 않고 왜곡 성능을 향상시키도록, 피드포워드 에러 정정 및 피드백의 조합을 제공함으로써 얻어질 수 있다.
도 1은 본 발명의 실시예를 구성하는 증폭기의 블록 회로도.
도 2는 도 1에 도시된 증폭기의 제1 예의 회로도.
도 3은 도 1에 도시된 증폭기의 제2 예의 회로도.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 제1 트랜스컨덕턴스 스테이지
2 : 제2 트랜스컨덕턴스 스테이지
3 : 제3 트랜스컨덕턴스 스테이지
4, 5, 6, 7 : 저항기
10, 11, 12, 13, 14, 15: 트랜지스터
본 발명은 첨부도면을 참조하여 예로서 더 기술될 것이다.
도면 전반에 걸쳐 유사한 부분에는 유사한 참조부호를 사용한다.
도 1에 도시된 증폭기는 차동형이고, 예를 들면, 무선 주파수 튜너의 입력 구성의 무선 주파수에서 저잡음 증폭기(LNA)로서 사용하기에 적합하다. 증폭기는 제1, 제2 및 제3 트랜스컨덕턴스 스테이지들(1, 2 및 3)을 포함한다.
제1 트랜스컨덕턴스 스테이지(1)는 차동 증폭기 입력에 접속된 차동 입력들 및 차동 증폭기 출력에 접속된 차동 출력들을 갖는다. 제1 스테이지(1)의 출력들은 또한 각각의 부하 저항기들(4,5)을 통해 전원 라인 vcc에 접속된다. 각각의 저항기들(4,5)은 저항 Rl을 갖는다. 제1 스테이지는 그 사이에 저항 Re의 저항기(6)가 접속되어 있는 전류 피드백 입력들을 갖는다.
제2 스테이지(2)는 제1 스테이지(1)의 차동 출력들과 증폭기 출력들에 접속된 차동 입력들을 갖는다. 제2 스테이지(2)는 전류 네거티브 피드백을 제공하기 위해 어떤 점에서는 저항기(6)에 걸쳐 제1 스테이지(1)의 전류 피드백 입력들에 접속되어 있는 차동 출력들을 갖는다.
제3 스테이지(3)는 증폭기 입력에 접속된 차동 입력들 및 스테이지(1)의 차동 출력들과 증폭기 출력에 접속된 차동 출력들을 갖는다. 제1 및 제3 스테이지들(1,3)의 트랜스컨덕턴스 경로들은 평행하게 접속되지만 어떤 점에서는 피드포워드 에러 정정을 제공한다. 특히, 제3 스테이지(3)에 의해 제공되는 기여는 제1 스테이지(1)에 의해 제공되는 기여로부터 효과적으로 차감되어, 증폭기의 주된 트랜스컨덕턴스(dominent transconductance)를 제공한다. 제3 스테이지(3)는 또한 저항기(6)와 같이, 스테이지의 트랜스컨덕턴스 결정시 관여하는 저항기(7)와 접속을 갖는다. 후술되는 특정 예에서는, 저항기(7)의 저항이 저항기(6)의 저항의 20배, 즉 20Re이다. 스테이지들(1,3)은 또한 스테이지의 트랜스컨덕턴스 결정시 관여하는, 스테이지들의 트랜지스터들의 다이오드 저항과 같은 내부 저항을 갖는다. 후술되는 예에서는, 스테이지(1)의 내부 저항이 re의 값을 갖고, 스테이지(3)의 내부 저항이 그 값의 20배, 즉 20re이다.
제1 스테이지(1)과 부하 저항기들(4,5)의 전달 함수(transfer fuction)(출력/입력)는 다음과 같이 주어진다:
여기서, gmf는 제2 스테이지(2)의 트랜스컨덕턴스이고, Rl, Re 및 re는 이전에 정의된 바와 같다. 제3 스테이지(3)의 전달 함수는 다음과 같이 주어진다:
제3 스테이지(3)의 전달 함수는 제1 스테이지(1)와 반대 극성이기 때문에 전체 증폭기의 전달 함수는 다음과 같이 주어진다:
식(1)을 다음과 같이 3차 다항식의 형태로 다시 쓸 수 있다:
여기서,
vin은 입력전압이고, α는 비선형 계수이다.
식(2)을 동일한 방식으로 3차 다항식으로 다시 쓸 수 있기 때문에 식(3)을 다음과 같이 다시 쓸 수 있다:
여기서,
이고 α1은 비선형 계수이다.
따라서, 증폭기 전달 함수는 계수 (A-A0)를 갖는 선형 부분 및 계수 (α1-α)를 갖는 3차 고조파 부분을 포함한다. 대기 전류들(quiescent currents) 및 저항기들(6,7)의 값들을 선택함으로써, 3차 고조파 계수는 제로로 될 수 있는 반면 선형 계수는 무한대를 유지한다. 특히, A0의 값은 A의 값보다 상당히 작게 될 수 있기 때문에 선형 이득은 A보다 단지 약간 작다. 따라서, 피드포워드 에러 정정은, 3차 고조파 왜곡을 거의 제거하거나 크게 감소시키는 방식으로 달성될 수 있다. 소자값들 및 대기 전류들을 선택하는 기술은 당업자들에게 용이하게 명백해질 것이며 더 설명하지 않는다.
식(1)의 설명으로 이해할 수 있는 바와 같이, 제2 스테이지(2)에 의해 제공되는 전류 네거티브 피드백은 저항기(6)의 값 Re를 증가시키는 효과를 갖기 때문에 사실상 (1+gmf·Rl)이다. 그러나, 잡음 기여에 있어서는, 저항기(6)에 의해 생성된 열잡음이 남는다. 따라서, 피드백의 레벨을 증가시킬 수 있고, 이에 따라 증폭기의 잡음 지수를 실질적으로 증가시키지 않고 선형성을 향상시킬 수 있다. 따라서, 매우 높은 선형성을 달성할 수 있어, 매우 양호한 왜곡 성능을 실현할 수 있고, 매우 낮은 잡음 지수를 유지한다.
도 2는 NPN 트랜지스터들(10 내지 15)을 사용하여 구체화된, 도 1에 도시된 증폭기의 예를 도시한다. 제1 스테이지(1)는 차동으로 접속된 트랜지스터들(10 및 11) 및 에미터 디제너레이션(degeneration) 저항기(6)를 포함한다. 제2 스테이지(2)는 트랜지스터들(12 및 13), 트랜지스터들(12 및 13)의 에미터들 각각과 접지 gnd 사이에 접속된 에미터 디제너레이션 저항기들(16 및 17), 및 트랜지스터(10 및 11)의 콜렉터들을 트랜지스터들(12 및 13)의 베이스들에 각각 접속시키는 결합 커패시터(18 및 19)를 포함한다. 결합 커패시터들(18 및 19)은 DC에서 트랜지스터(10 및 11)의 콜렉터들로부터 트랜지스터(12 및 13)의 베이스들을 분리시키고, 트랜지스터들(12 및 13)을 적절히 바이어스시키는 바이어싱(biasing) 장치(도시되지 않음)가 제공된다.
제3 스테이지(3)는 에미터들이 저항기(7)와 등가인 저항기들(7a 및 7b)을 통해 정전류원(20)에 접속되어 있는 트랜지스터들(14 및 15)을 포함한다. 트랜지스터들(14 및 15)의 베이스들은 각각 트랜지스터들(10 및 11)의 베이스들과 접속되어 있는 반면, 트래지스터들(14 및 15)의 콜렉터들은 각각 트랜지스터(11 및 10)의 콜렉터들과 접속되어 있다.
트랜지스터(12 및 13)의 콜렉터들은 각각 트랜지스터(10 및 11)의 에미터들과 접속되어 있다. 따라서, 제2 트랜스컨덕턴스 스테이지는 트랜지스터들(10 및11)의 에미터들에 전류 피드백을 제공하고, 이는 상기한 바와 같이 저항기(6)의 저항을 효과적으로 증가시킨다.
도 3은 트랜지스터들(12 및 13)이 PNP형이고 에미터 디제너레이션 저항기들(16 및 17)이 다른 정전류원(21)을 통해 포지티브 전원 라인에 접속되어 있다는 점에서 도 2에 도시된 예와 상이한, 도 1에 도시된 증폭기의 다른 예를 나타낸다. 또한, 도 2의 저항기(6)는 추가의 정전류원(22)을 통해 접지 gnd에 접속되어 있는 개별적인 에미터 디제너레이션 저항기들(6a 및 6b)에 의해 대체된다. 트랜지스터들(12 및 13)의 베이스들은 DC에서 도 3에 도시된 예의 트랜지스터들(10 및 11)의 베이스들로부터 분리될 필요가 없기 때문에 커패시터들(18 및 19)은 생략된다.
본 발명에 의하면, 무선 주파수에서 사용하기에 적합하고 왜곡을 감소시키며 낮은 잡음 지수를 유지하면서 개선된 선형성을 제공하는 증폭기가 제공된다.
Claims (16)
- 증폭기 입력; 증폭기 출력; 상기 증폭기 입력에 접속된 제1 입력, 전류 피드백 입력, 및 상기 증폭기 출력에 접속된 제1 출력을 갖는 제1 트랜스컨덕턴스 스테이지(transconductance stage); 네거티브 피드백을 제공하기 위해 상기 증폭기 출력에 접속된 제2 입력 및 상기 전류 피드백 입력에 접속된 제2 출력을 갖는 제2 트랜스컨덕턴스 스테이지; 및 피드포워드 에러 정정(feedforward error correction)을 제공하기 위해 상기 증폭기 입력에 접속된 제3 입력 및 상기 증폭기 출력에 접속된 제3 출력을 갖는 제3 트랜스컨덕턴스 스테이지를 포함하는 증폭기.
- 제1항에 있어서,무선 주파수 증폭기를 포함하는 증폭기.
- 제2항에 있어서,저잡음 증폭기를 포함하는 증폭기.
- 제1항에 있어서,상기 증폭기 출력에 접속된 부하를 포함하는 증폭기.
- 제1항에 있어서,상기 제1, 제2 및 제3 트랜스컨덕턴스 스테이지들의 각각은 차동 입력들 및 출력들을 갖는 차동 트랜스컨덕턴스 스테이지를 포함하는 증폭기.
- 제5항에 있어서,상기 제1 트랜스컨덕턴스 스테이지는, 상기 제1 입력을 포함하는 입력 단자들, 상기 제1 출력을 포함하는 출력 단자들, 및 상기 전류 피드백 입력을 포함하는 공통 단자들을 갖는 제1 및 제2 트랜지스터들을 포함하는 증폭기.
- 제6항에 있어서,상기 제1 저항은 상기 제1 및 제2 트랜지스터들의 상기 공통 단자들 사이에 접속되는 증폭기.
- 제6항에 있어서,각각의 제2 저항들 및 제1 전류원을 포함하고, 상기 제1 및 제2 트랜지스터들의 상기 공통 단자들은 상기 각각의 제2 저항들을 통해 상기 제1 전류원에 접속되는 증폭기.
- 제5항에 있어서,상기 제2 트랜스컨덕턴스 스테이지는 상기 제2 입력을 포함하는 입력 단자들, 상기 제2 출력을 포함하는 출력 단자들을 갖는 제3 및 제4 트랜지스터들을 포함하는 증폭기
- 제9항에 있어서,각각의 제3 저항들 및 전원 라인을 포함하고, 상기 제3 및 제4 트랜지스터들은 상기 각각의 제3 저항들을 통해 상기 전원 라인에 접속되는 증폭기.
- 제10항에 있어서,상기 제3 및 제4 트랜지스터들은 상기 제1 및 제2 트랜지스터들과 동일한 도전형인 증폭기.
- 제9항에 있어서,각각의 제4 저항들 및 제2 전류원을 포함하고, 상기 제3 및 제4 트랜지스터들은 상기 각각의 제4 저항들을 통해 상기 제2 전류원에 접속되는 증폭기.
- 제12항에 있어서,상기 제3 및 제4 트랜지스터들은 상기 제1 및 제2 트랜지스터들과 반대의 도전형인 증폭기.
- 제5항에 있어서,상기 제3 트랜스컨덕턴스 스테이지는 상기 제3 입력을 포함하는 입력 단자들및 상기 제3 출력을 포함하는 출력 단자들을 갖는 제5 및 제6 트랜지스터들을 포함하는 증폭기.
- 제14항에 있어서,각각의 제5 저항들 및 제3 전류원을 포함하고, 상기 제5 및 제6 트랜지스터들은 상기 각각의 제5 저항들을 통해 상기 제3 전류원에 접속되는 증폭기.
- 제14항에 있어서,상기 제1 트랜스컨덕턴스 스테이지는 상기 제1 입력을 포함하는 입력 단자들, 상기 제1 출력을 포함하는 출력 단자들, 및 상기 전류 피드백 입력을 포함하는 공통 단자들을 갖는 제1 및 제2 트랜지스터들을 포함하며, 상기 제1 및 제2 트랜지스터들의 상기 입력 단자들은 상기 제5 및 제6 트랜지스터들의 상기 입력단자들에 각각 접속되고, 상기 제1 및 제2 트랜지스터들의 상기 출력 단자들은 상기 제6 및 제5 트랜지스터들의 상기 출력 단자들에 각각 접속되는 증폭기.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0205699A GB2369508B (en) | 2002-03-12 | 2002-03-12 | Amplifier and tuner |
GB0205699.2 | 2002-03-12 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20030074324A true KR20030074324A (ko) | 2003-09-19 |
Family
ID=9932728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-0014606A KR20030074324A (ko) | 2002-03-12 | 2003-03-08 | 증폭기 및 튜너 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6747512B2 (ko) |
EP (1) | EP1345320A3 (ko) |
JP (1) | JP2003273664A (ko) |
KR (1) | KR20030074324A (ko) |
GB (1) | GB2369508B (ko) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0211174D0 (en) * | 2002-05-16 | 2002-06-26 | Zarlink Semiconductor Ltd | Amplifier and radio frequency tuner |
AU2003278519A1 (en) * | 2002-12-12 | 2004-06-30 | Koninklijke Philips Electronics N.V. | Mos voltage to current transducer |
EP1494351B1 (en) | 2003-06-30 | 2010-03-03 | STMicroelectronics S.r.l. | Method and corresponding circuit structure to correlate the transconductance of transistors of different type |
CA2467184A1 (en) | 2004-05-12 | 2005-11-12 | Sirific Wireless Corporation | Im3 cancellation using cmos elements |
KR100613428B1 (ko) * | 2004-08-19 | 2006-08-17 | 한양대학교 산학협력단 | 전류를 재사용하는 피드포워드 주파수 보상법을 이용한차동 증폭기 |
US8604872B2 (en) * | 2011-11-30 | 2013-12-10 | Csr Technology Inc. | Highly linear, low-power, transconductor |
US8558611B2 (en) * | 2012-02-14 | 2013-10-15 | International Business Machines Corporation | Peaking amplifier with capacitively-coupled parallel input stages |
US9231529B2 (en) | 2013-12-16 | 2016-01-05 | Motorola Solutions, Inc. | Switchable multi-output low-noise amplifier with distortion cancellation |
US20150230185A1 (en) * | 2014-02-12 | 2015-08-13 | Qualcomm Incorporated | Low Noise Amplifier Device with Auxiliary Gain Control |
US10374554B2 (en) * | 2017-12-27 | 2019-08-06 | Qualcomm Incorporated | Differential amplifier with complementary unit structure |
EP3719993B1 (en) | 2019-04-02 | 2022-12-07 | QuantalRF AG | A radio frequency power amplifier system and a method of linearizing an output signal thereof |
EP4218130A1 (en) | 2020-09-28 | 2023-08-02 | QuantalRF AG | Amplifier linearization using magnetically coupled feedback |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2223902A (en) * | 1988-10-14 | 1990-04-18 | Philips Electronic Associated | Transconductance amplifier |
FR2687865A1 (fr) * | 1992-02-20 | 1993-08-27 | Sgs Thomson Microelectronics | Transconducteur de precision et amplificateur a gain variable l'incorporant. |
US5250911A (en) * | 1992-04-20 | 1993-10-05 | Hughes Aircraft Company | Single-ended and differential transistor amplifier circuits with full signal modulation compensation techniques which are technology independent |
US5300896A (en) * | 1992-10-16 | 1994-04-05 | Suesserman Michael F | Bootstrapped, AC-coupled differential amplifier |
GB9424878D0 (en) * | 1994-12-09 | 1995-02-08 | Plessey Semiconductors Ltd | Amplifier circuit arrangements |
GB9424877D0 (en) * | 1994-12-09 | 1995-02-08 | Plessey Semiconductors Ltd | Amplifier circuit arrangements |
US6396343B2 (en) * | 2000-01-28 | 2002-05-28 | Ngee Ann Polytechnic | Low-frequency, high-gain amplifier with high DC-offset voltage tolerance |
JP3664041B2 (ja) * | 2000-05-17 | 2005-06-22 | 株式会社村田製作所 | 電荷型センサ用増幅回路 |
US6515542B1 (en) * | 2000-05-26 | 2003-02-04 | Analog Devices, Inc. | Differential intermediate frequency (IF) amplifier with narrow band noise dithering for driving high speed analog-to-digital conversion and communication applications |
-
2002
- 2002-03-12 GB GB0205699A patent/GB2369508B/en not_active Expired - Fee Related
-
2003
- 2003-02-25 JP JP2003047716A patent/JP2003273664A/ja active Pending
- 2003-03-07 US US10/383,712 patent/US6747512B2/en not_active Expired - Lifetime
- 2003-03-08 KR KR10-2003-0014606A patent/KR20030074324A/ko not_active Application Discontinuation
- 2003-03-12 EP EP03100625A patent/EP1345320A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
GB0205699D0 (en) | 2002-04-24 |
EP1345320A2 (en) | 2003-09-17 |
GB2369508B (en) | 2002-10-09 |
JP2003273664A (ja) | 2003-09-26 |
US6747512B2 (en) | 2004-06-08 |
GB2369508A (en) | 2002-05-29 |
EP1345320A3 (en) | 2004-04-21 |
US20030179038A1 (en) | 2003-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6778016B2 (en) | Simple self-biased cascode amplifier circuit | |
KR20100075416A (ko) | 전력 증폭기용 셀프 믹싱 적응형 바이어스 회로 시스템 및 방법 | |
US6636115B2 (en) | Amplifier and mixer with improved linearity | |
JP3131931B2 (ja) | 高周波高出力増幅装置 | |
KR20030074324A (ko) | 증폭기 및 튜너 | |
US20050001687A1 (en) | Power amplifier module with distortion compensation | |
KR0157206B1 (ko) | 저잡음 증폭기 | |
US7414475B2 (en) | Linearity-improved differential amplification circuit | |
EP1297621B1 (en) | High-frequency amplifier circuit with negative impedance cancellation | |
JPH10209773A (ja) | 増幅回路装置 | |
WO2007008042A1 (en) | Cascode low-noise amplifier | |
JP4567831B2 (ja) | 電圧電流変換器 | |
JP3097563B2 (ja) | 利得可変増幅器 | |
JP3833530B2 (ja) | 差動増幅器 | |
US5729176A (en) | Linear differential gain stage | |
US10116269B1 (en) | Differential amplifier with extended bandwidth and THD reduction | |
US7612609B1 (en) | Self-stabilizing differential load circuit with well controlled complex impedance | |
US6542034B2 (en) | Operational amplifier with high gain and symmetrical output-current capability | |
JP2009077142A (ja) | 低雑音増幅回路 | |
US7342432B2 (en) | Mixer circuit having improved linearity and noise figure | |
JPH10341119A (ja) | 差動増幅回路 | |
KR20030093113A (ko) | 증폭기 및 무선 주파수 튜너 | |
JP3617704B2 (ja) | 対数増幅器 | |
US20030102920A1 (en) | Ultra linear high speed operational amplifier output stage | |
JP2004274148A (ja) | 振幅制限回路およびこれを用いた増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |