CN114911302A - 电流镜电路 - Google Patents

电流镜电路 Download PDF

Info

Publication number
CN114911302A
CN114911302A CN202110183356.3A CN202110183356A CN114911302A CN 114911302 A CN114911302 A CN 114911302A CN 202110183356 A CN202110183356 A CN 202110183356A CN 114911302 A CN114911302 A CN 114911302A
Authority
CN
China
Prior art keywords
transistor
current
electrically connected
unit
mirror circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110183356.3A
Other languages
English (en)
Inventor
王轩宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socle Technology Corp
Original Assignee
Socle Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socle Technology Corp filed Critical Socle Technology Corp
Priority to CN202110183356.3A priority Critical patent/CN114911302A/zh
Priority to US17/561,819 priority patent/US20220253086A1/en
Publication of CN114911302A publication Critical patent/CN114911302A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本申请提供一种电流镜电路，包括电流输入单元、电流输出单元及负反馈单元，电流输入单元的第一端用于接收输入电流，电流输入单元的第二端电连接电流输出单元的第二端，电流输出单元用于根据输入电流输出镜像电流，电流输出单元的第一端用于输出镜像电流，负反馈单元包括第一晶体管和第二晶体管，第一晶体管的第一端电连接电流输入单元的第三端，第一晶体管的第二端电连接第二晶体管的第二端，第一晶体管的第三端接地，第二晶体管的第一端电连接电流输出单元的第三端，第二晶体管的第三端接地，第一晶体管和第二晶体管工作在线性区。根据本申请实施方式提供的电流镜电路可以提高输出阻抗，以此来降低输出节点电压对输出电流的影响。

Description

电流镜电路
技术领域
本申请涉及集成电路技术领域，尤其涉及一种电流镜电路。
背景技术
电流镜电路是模拟电路的重要电路模块，用于负载将原始的电流精确复制成一路或者多路电流，为后级的单个或者多个电路模块提供与原始电流成比例的精确电流。
如何降低输出节点电压对输出电流的影响，是本领域技术人员亟待解决的问题。
发明内容
有鉴于此，有必要提供一种电流镜电路，以降低输出节点电压对输出电流的影响。
本申请一实施方式提供一种电流镜电路，包括：电流输入单元、电流输出单元及负反馈单元；
所述电流输入单元的第一端用于接收输入电流，所述电流输入单元的第二端电连接所述电流输出单元的第二端；
所述电流输出单元用于根据所述输入电流输出镜像电流，所述电流输出单元的第一端用于输出所述镜像电流；
所述负反馈单元包括第一晶体管和第二晶体管；
所述第一晶体管的第一端电连接所述电流输入单元的第三端，所述第一晶体管的第二端电连接所述第二晶体管的第二端，所述第一晶体管的第三端接地；
所述第二晶体管的第一端电连接所述电流输出单元的第三端，所述第二晶体管的第三端接地，其中，所述第一晶体管和所述第二晶体管工作在线性区。
在本申请其中一种可能实现方式中，所述电流输入单元包括第三晶体管；
所述第三晶体管的第一端用于接收输入电流，所述第三晶体管的第二端电连接所述电流输出单元的第二端，所述第三晶体管的第三端电连接所述第一晶体管的第一端，其中，所述第三晶体管工作在饱和区。
在本申请其中一种可能实现方式中，所述电流输出单元包括第四晶体管；
所述第四晶体管的第一端用于输出所述镜像电流，所述第四晶体管的第二端电连接所述第三晶体管的第二端，所述第四晶体管的第三端电连接所述第二晶体管的第一端，其中，所述第三晶体管工作在饱和区。
在本申请其中一种可能实现方式中，所述电流镜电路还包括共栅单元；
所述共栅单元包括第五晶体管和第六晶体管；
所述第五晶体管的第一端用于接收所述输入电流，所述第五晶体管的第二端电连接所述第六晶体管的第二端，所述第五晶体管的第三端电连接所述第三晶体管的第一端；
所述第六晶体管的第一端用于输出所述镜像电流，所述第六晶体管的第三端电连接所述第四晶体管的第一端。
在本申请其中一种可能实现方式中，所述第一晶体管和所述第二晶体管为MOS管。
在本申请其中一种可能实现方式中，所述第三晶体管为MOS管。
在本申请其中一种可能实现方式中，所述第四晶体管为MOS管。
在本申请其中一种可能实现方式中，所述第五晶体管和所述第六晶体管为MOS管。
本申请实施方式提供的电流镜电路以及电池供电控制系统，通过将延时单元电连接于第一开关的第一端与第二端之间，并通过所述延时单元延缓所述第一开关的非完全导通状态的时间。如此，本申请实施方式提供的电流镜电路以及电池供电控制系统，可以调节电流大小，以对开机瞬间的电流进行抑制。
附图说明
图1为根据本申请较佳实施方式的电流镜电路的方框图。
图2为图1中电流镜电路的方框图。
主要元件符号说明
电流镜电路 100
电流输入单元 10
电流输出单元 20
负反馈单元 30
共栅单元 40
晶体管 Q1～Q6
电流源 IS
外部偏置电压 VB
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
下面将结合本申请实施方式中的附图，对本申请实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本申请一部分实施方式，而不是全部的实施方式。
基于本申请中的实施方式，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施方式，都是属于本申请保护的范围。
可以理解，电流镜电路是模拟集成电路中最基本的单元，利用电流镜电路可以构成电流模式的基本模块电路，如电流模式传输器、微分器、积分器等，也可以构成电流模式集成电路，如连续时间滤波器、A/D转换器等。
请参阅图1，图1为根据本申请电流镜电路100一较佳实施方式的方框图。所述电流镜电路100包括电流输入单元10、电流输出单元20及负反馈单元30。
在本申请实施例中，所述电流输入单元10的第一端用于接收输入电流，所述电流输入单元10的第二端电连接所述电流输出单元20的第二端。所述电流输出单元20用于根据所述输入电流输出镜像电流Iout，所述电流输出单元20的第一端用于输出所述镜像电流Iout，所述负反馈单元30电连接在所述电流输入单元10的第三端和所述电流输出单元20的第三端之间，用以形成负反馈电阻。
在其中一种可能实现方式中，还包括共栅单元40，所述共栅单元40电连接在所述电流输入单元10的第一端和所述电流输出单元20的第一端之间。
请参阅图2，图2为根据本申请电流镜电路100一较佳实施方式的电路图。所述负反馈单元30包括第一晶体管Q1和第二晶体管Q2，所述电流输入单元10包括第三晶体管Q3，所述电流输出单元20包括第四晶体管Q4，所述共栅单元40包括第五晶体管Q5和第六晶体管Q6。
在本申请实施例中，电流源IS的第一端接入电压Vdd，电流源IS的第二端电连接所述第五晶体管Q5的第一端，用于提供输入电流。所述电流源IS的内阻相对负载阻抗很大，负载阻抗波动不会改变电流大小。
所述第五晶体管Q5的第二端电连接所述第六晶体管Q6的第二端，所述第五晶体管Q5的第三端电连接所述第三晶体管Q3的第一端。
所述第六晶体管Q6的第一端用于输出所述镜像电流Iout，所述第六晶体管Q6的第三端电连接所述第四晶体管Q4的第一端。
在本申请实施例中，一外部偏置电压VB电连接至所述第五晶体管Q5的第二端与所述第六晶体管Q6的第二端之间，为所述第五晶体管Q5和所述第六晶体管Q6提供偏置电压，以使得所述第五晶体管Q5和所述第六晶体管Q6工作在饱和区。
在本申请实施例中，所述第五晶体管Q5和所述第六晶体管Q6组成共栅管。
所述第三晶体管Q3的第一端电连接所述第五晶体管Q5的第三端，所述第三晶体管Q3的第二端电连接所述第四晶体管Q4的第二端，所述第三晶体管Q3的第三端电连接所述第一晶体管Q1的第一端。
所述第四晶体管Q4的第一端电连接所述第六晶体管Q6的第三端，所述第四晶体管Q4的第三端电连接所述第二晶体管Q2的第一端。
在本申请实施例中，所述电流源IS的第二端电连接所述第三晶体管Q3的第二端和所述第四晶体管Q4的第二端，以使得所述第三晶体管Q3和所述第四晶体管Q4工作在饱和区。
所述第一晶体管Q1的第一端电连接所述第三晶体管Q3的第三端，所述第一晶体管Q1的第二端电连接所述第二晶体管Q2的第二端，所述第一晶体管Q1的第三端接地。
所述第二晶体管Q2的第一端电连接所述第四晶体管Q4的第三端，所述第二晶体管Q2的第三端接地。
在本申请实施例中，所述第一晶体管Q1的第二端与所述第二晶体管Q2的第二端、所述第三晶体管Q3的第二端、所述第四晶体管Q4的第二端电连接，所述第一晶体管Q1的第二端与所述第二晶体管Q2的第二端电连接所述电流源IS，由所述电流源IS为所述第一晶体管Q1和所述第二晶体管Q2提供偏置电压，以使得所述第一晶体管Q1和所述第二晶体管Q2工作在饱和区。
在本申请实施例中，所述第一晶体管Q1、所述第二晶体管Q2、所述第三晶体管Q3、所述第四晶体管Q4、所述第五晶体管Q5及所述第六晶体管Q6为M场效应晶体管(FieldEffect Transistor，FET)。所述第一晶体管Q1、所述第二晶体管Q2、所述第三晶体管Q3、所述第四晶体管Q4、所述第五晶体管Q5及所述第六晶体管Q6的第一端为场效应管的漏极或源极，所述第一晶体管Q1、所述第二晶体管Q2、所述第三晶体管Q3、所述第四晶体管Q4、所述第五晶体管Q5及所述第六晶体管Q6的第二端为场效应管的栅极，所述第一晶体管Q1、所述第二晶体管Q2、所述第三晶体管Q3、所述第四晶体管Q4、所述第五晶体管Q5及所述第六晶体管Q6的第三端为场效应管的源极或漏极。
下面将以图2示出的电路图为例详细介绍本申请电流镜电路100的工作原理。以第一晶体管Q1、第二晶体管Q2、第三晶体管Q3、第四晶体管Q4、第五晶体管Q5及第六晶体管Q6为N型MOS管为例进行说明。
工作在饱和区的MOS晶体管，流经其漏极的电流ID由栅极长度L，栅极宽度W、栅源电压VGS以及阈值电压Vth决定。以NMOS管为例，其漏极电流ID表达式为：
Figure BDA0002942066600000061
其中，ID为漏极电流，μn为电子的迁移速率，Cox为单位面积栅氧化层电容，W/L为氧化层宽长比，VGS-Vth为过驱动电压。当MOS晶体管的栅源电压和阈值电压的差值被决定后，MOS晶体管漏极电流仅有由其宽长比决定。
请参见第三晶体管Q3和第四晶体管Q4，在电流源IS的参考电流Iref流经所述第一晶体管Q1时，在所述第三晶体管Q3的栅极和漏极之间产生偏置电压，通过该偏置电压对所述第四晶体管Q4进行偏置，通过调节所述第四晶体管Q4的宽长比，即可得到相应比例的镜像电流Iout，其中镜像电流Iout与参考电流Iref的比值为：
Figure BDA0002942066600000062
然而，沟道长度调制效应将对MOS晶体管的漏极电流产生影响。当MOS晶体管工作在饱和区时，其漏端电压对漏端电流的影响，其漏极电流ID表达式为：
Figure BDA0002942066600000063
其中λ为沟道长度调制系数，VDS为漏源电压。根据欧姆定律可以知道，支路电流与支路电压的关系为：
Figure BDA0002942066600000071
因此如果希望降低输出节点电压对输出电流的影响，可以通过提高输出节点阻抗的方式。
请参见第五晶体管Q5和第六晶体管Q6，所述第五晶体管Q5和所述第六晶体管Q6为共栅管，所述第三晶体管Q3和所述第四晶体管Q4为共源管，由外部偏置电压VB给所述第五晶体管Q5和所述第六晶体管Q6偏置，从而使得所所述第五晶体管Q5和所述第六晶体管Q6工作于饱和区中，则所述共栅晶体管对输出阻抗产生的本征增益为：
Avrout＝gmro
其中，Avrout为输出阻抗产生的增益，gm为跨导，ro为MOS管的等效电阻。
在所述第三晶体管Q3、所述第四晶体管Q4、所述第五晶体管Q5和所述第六晶体管Q6组成的共源共栅电流镜电路100结构中，输出节点的阻抗为：
rout＝gm6ro6ro4
rout为输出节点的阻抗，gm6为第六晶体管Q6的跨导，ro6为第六晶体管Q6的等效电阻，ro4为第四晶体管Q4的等效电阻。
在本申请实施例中，通过增加栅极管，提高了输出阻抗。
进一步地，请参见第一晶体管Q1和第二晶体管Q2，通过将所述第一晶体管Q1和所述第二晶体管Q2偏置于线性区，用于作为源极反馈电阻。其中负反馈原理为：
当镜像电流Iout由于输出节点电压波动而幅值上升时，源极反馈电阻第二晶体管Q2上的压降将上升，而偏置电压不变，因此第四晶体管Q4上的栅源电压将下降，从而抑制输出电流幅值的上升。
所述第一晶体管Q1和所述第二晶体管Q2的栅极电位与所述第三晶体管Q3的栅极电位一致，但其工作在线性区，其电流表达式为：
Figure BDA0002942066600000081
令电流ID对漏源电压VDS求偏导，即可得到：
Figure BDA0002942066600000082
则漏源两端的阻抗为：
Figure BDA0002942066600000083
由于电路中不仅具有共源共栅电流镜，还存在源极反馈电阻，因此其输出阻抗为：
rout＝gm6ro6gm4ro4Rds
由此可知，采用了工作于线性区的MOS晶体管作为电阻使用，进一步提高了输出阻抗，且而在MOS集成电路工艺中，MOS器件比电阻器件的面积小，且MOS器件的失配远远小于电阻器件的失配，大大提升了输出电流的精度。
上述实施方式提供的电流镜电路100，通过设置负反馈单元30及共栅单元40来提高输出阻抗，且所述负反馈单元为MOS管器件，相对于电阻器件，在MOS集成电路工艺中，MOS器件比电阻器件的面积小，且MOS器件的失配远远小于电阻器件的失配，大大提升了输出电流的精度。如此，本申请实施方式提供的电流镜电路，可以提高输出阻抗，以此来降低输出节点电压对输出电流的影响。
本技术领域的普通技术人员应当认识到，以上的实施方式仅是用来说明本申请，而并非用作为对本申请的限定，只要在本申请的实质精神范围之内，对以上实施例所作的适当改变和变化都落在本申请要求保护的范围之内。

Claims (8)

1.一种电流镜电路，包括：电流输入单元、电流输出单元及负反馈单元；
所述电流输入单元的第一端用于接收输入电流，所述电流输入单元的第二端电连接所述电流输出单元的第二端；
所述电流输出单元用于根据所述输入电流输出镜像电流，所述电流输出单元的第一端用于输出所述镜像电流；
所述负反馈单元包括第一晶体管和第二晶体管；
所述第一晶体管的第一端电连接所述电流输入单元的第三端，所述第一晶体管的第二端电连接所述第二晶体管的第二端，所述第一晶体管的第三端接地；
所述第二晶体管的第一端电连接所述电流输出单元的第三端，所述第二晶体管的第三端接地，其中，所述第一晶体管和所述第二晶体管工作在线性区。
2.如权利要求1所述的电流镜电路，其特征在于，所述电流输入单元包括第三晶体管；
所述第三晶体管的第一端用于接收输入电流，所述第三晶体管的第二端电连接所述电流输出单元的第二端，所述第三晶体管的第三端电连接所述第一晶体管的第一端，其中，所述第三晶体管工作在饱和区。
3.如权利要求2所述的电流镜电路，其特征在于，所述电流输出单元包括第四晶体管；
所述第四晶体管的第一端用于输出所述镜像电流，所述第四晶体管的第二端电连接所述第三晶体管的第二端，所述第四晶体管的第三端电连接所述第二晶体管的第一端，其中，所述第三晶体管工作在饱和区。
4.如权利要求3所述的电流镜电路，其特征在于，还包括共栅单元；
所述共栅单元包括第五晶体管和第六晶体管；
所述第五晶体管的第一端用于接收所述输入电流，所述第五晶体管的第二端电连接所述第六晶体管的第二端，所述第五晶体管的第三端电连接所述第三晶体管的第一端；
所述第六晶体管的第一端用于输出所述镜像电流，所述第六晶体管的第三端电连接所述第四晶体管的第一端。
5.如权利要求1所述的电流镜电路，其特征在于，所述第一晶体管和所述第二晶体管为MOS管。
6.如权利要求2所述的电流镜电路，其特征在于，所述第三晶体管为MOS管。
7.如权利要求3所述的电流镜电路，其特征在于，所述第四晶体管为MOS管。
8.如权利要求4所述的电流镜电路，其特征在于，所述第五晶体管和所述第六晶体管为MOS管。
CN202110183356.3A 2021-02-09 2021-02-09 电流镜电路 Pending CN114911302A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110183356.3A CN114911302A (zh) 2021-02-09 2021-02-09 电流镜电路
US17/561,819 US20220253086A1 (en) 2021-02-09 2021-12-24 Current mirror circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110183356.3A CN114911302A (zh) 2021-02-09 2021-02-09 电流镜电路

Publications (1)

Publication Number Publication Date
CN114911302A true CN114911302A (zh) 2022-08-16

Family

ID=82704938

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110183356.3A Pending CN114911302A (zh) 2021-02-09 2021-02-09 电流镜电路

Country Status (2)

Country Link
US (1) US20220253086A1 (zh)
CN (1) CN114911302A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1641509A (zh) * 2004-01-18 2005-07-20 华邦电子股份有限公司 低电压操作电流镜
US20060125566A1 (en) * 2004-12-15 2006-06-15 Industrial Technology Research Institute Current mirror with low static current and transconductance amplifier thereof
US20070290740A1 (en) * 2004-09-01 2007-12-20 Austriamicrosystems Ag Current Mirror Arrangement
US10054974B1 (en) * 2017-04-06 2018-08-21 Globalfoundries Inc. Current mirror devices using cascode with back-gate bias

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4471292A (en) * 1982-11-10 1984-09-11 Texas Instruments Incorporated MOS Current mirror with high impedance output
TWI220701B (en) * 2002-12-26 2004-09-01 Winbond Electronics Corp Current mirror operated by low voltage
US6842050B2 (en) * 2003-06-06 2005-01-11 Texas Instruments Incorporated Current-mode circuit for implementing the minimum function
CN101071312B (zh) * 2006-05-12 2010-04-21 苏州中科集成电路设计中心有限公司 共源共栅电流镜偏置方法及其偏置电路
US7724077B2 (en) * 2008-07-28 2010-05-25 Freescale Semiconductor, Inc. Stacked cascode current source
US8450992B2 (en) * 2009-06-30 2013-05-28 Silicon Laboratories Inc. Wide-swing cascode current mirror
JP2012004627A (ja) * 2010-06-14 2012-01-05 Toshiba Corp カレントミラー回路
WO2018004074A1 (ko) * 2016-06-27 2018-01-04 이화여자대학교 산학협력단 콘스탄트 트랜스 컨덕턴스 전류 소스 및 이를 이용한 연산 증폭기
CN108334153B (zh) * 2017-01-17 2019-07-26 京东方科技集团股份有限公司 一种电流镜电路
US10585447B1 (en) * 2018-11-09 2020-03-10 Dialog Semiconductor (Uk) Limited Voltage generator
US11934609B2 (en) * 2020-07-31 2024-03-19 Microchip Technology Incorporated Multi-bias mode current conveyor, configuring a multi-bias mode current conveyor, touch sensing systems including a multi-bias mode current conveyor, and related systems, methods and devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1641509A (zh) * 2004-01-18 2005-07-20 华邦电子股份有限公司 低电压操作电流镜
US20070290740A1 (en) * 2004-09-01 2007-12-20 Austriamicrosystems Ag Current Mirror Arrangement
US20060125566A1 (en) * 2004-12-15 2006-06-15 Industrial Technology Research Institute Current mirror with low static current and transconductance amplifier thereof
US10054974B1 (en) * 2017-04-06 2018-08-21 Globalfoundries Inc. Current mirror devices using cascode with back-gate bias

Also Published As

Publication number Publication date
US20220253086A1 (en) 2022-08-11

Similar Documents

Publication Publication Date Title
JP6204772B2 (ja) カスコード増幅器
US7453318B2 (en) Operational amplifier for outputting high voltage output signal
EP2652872B1 (en) Current mirror and high-compliance single-stage amplifier
US4661779A (en) Operational amplifier
US7872519B2 (en) Voltage divider circuit
CN111601429B (zh) 一种恒流驱动电路
KR0177511B1 (ko) 선형 cmos 출력단
US20090184752A1 (en) Bias circuit
US10574200B2 (en) Transconductance amplifier
US7859339B2 (en) Differential amplification circuit
US6194956B1 (en) Low critical voltage current mirrors
CN115390611B (zh) 带隙基准电路、基极电流补偿方法及芯片
US7948319B2 (en) Current-mirroring systems and methods
CN114911302A (zh) 电流镜电路
US6556070B2 (en) Current source that has a high output impedance and that can be used with low operating voltages
US6566959B2 (en) Amplifier circuit having a particular biasing arrangement
US6339319B1 (en) Cascoded current mirror circuit
JP3644156B2 (ja) 電流制限回路
CN117517753B (zh) 采用电阻采样且兼容p、n型功率管的电流采样电路
US7265621B1 (en) Fully differential operational amplifier with fast settling time
CN116973618B (zh) 一种电流采样电路
CN116795167B (zh) 一种实现低压输入工作的电流镜像结构电路以及方法
CN217954988U (zh) 一种带隙基准电路
US11888447B2 (en) Operational amplifier with indirect current feedback current limiter
US11742812B2 (en) Output pole-compensated operational amplifier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20220816