CN101071312B - 共源共栅电流镜偏置方法及其偏置电路 - Google Patents

共源共栅电流镜偏置方法及其偏置电路 Download PDF

Info

Publication number
CN101071312B
CN101071312B CN2006100402791A CN200610040279A CN101071312B CN 101071312 B CN101071312 B CN 101071312B CN 2006100402791 A CN2006100402791 A CN 2006100402791A CN 200610040279 A CN200610040279 A CN 200610040279A CN 101071312 B CN101071312 B CN 101071312B
Authority
CN
China
Prior art keywords
npn
transistor
common
grid
transistor npn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006100402791A
Other languages
English (en)
Other versions
CN101071312A (zh
Inventor
于峰崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU ZHONGKE INTEGRATED CIRCUIT DESIGN CENTER CO Ltd
Original Assignee
SUZHOU ZHONGKE INTEGRATED CIRCUIT DESIGN CENTER CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU ZHONGKE INTEGRATED CIRCUIT DESIGN CENTER CO Ltd filed Critical SUZHOU ZHONGKE INTEGRATED CIRCUIT DESIGN CENTER CO Ltd
Priority to CN2006100402791A priority Critical patent/CN101071312B/zh
Publication of CN101071312A publication Critical patent/CN101071312A/zh
Application granted granted Critical
Publication of CN101071312B publication Critical patent/CN101071312B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明属于电路领域，是一种共源共栅电流镜偏置方法及其偏置电路。在共源共栅电流镜电路的n型晶体管网络和p型晶体管网络中间串接一个晶体管，将该晶体管的栅极接电源或接地，将该晶体管的源极和漏极分别接至n型晶体管网络和p型晶体管网络的漏极，该晶体管的源极和漏极分别用来偏置该共源共栅电流镜的两个栅极。能使共源共栅电流镜中所有晶体管工作在饱和区，从而电路设计者不需花很多时间来调共源共栅电流镜的静态工作点。

Description

共源共栅电流镜偏置方法及其偏置电路
技术领域
本发明属于电路领域，具体的说是一种共源共栅电流镜偏置方法及其偏置电路。
背景技术
共源共栅电流镜是一种非常常用的电流偏置，它具有抗电源噪声、使基准电压不受电源电压变化的影响、降低功耗、并可使电路可以工作在较低的电源电压下等优点，然而它的缺点是可分配的电压空间较小，尤其针对电源电压是1.8V或低于1.8V。由此带来的问题是，如果采用通常的共源共栅电流镜偏置方法，很难把电路中所有的晶体管都调到饱和区，使得一部分晶体管处于饱和区，另一部分则处于非饱和区；特别是在运行corner模型仿真时，现有的共源共栅电流镜偏置方法使得原来tt模型下已在饱和区的晶体管，有的也跑出饱和区，因此电路设计者通常要花很多时间来调共源共栅电流镜电路中晶体管的静态工作点。由此可见，现有的共源共栅电流镜偏置方法及其偏置电路是有待改善的。
发明内容
本发明的目的就是针对现有的共源共栅电流镜偏置方法及其偏置电路存在的缺点，提出一种可使设计者不需要花很多时间去调共源共栅电流镜电路中晶体管的静态工作点的共源共栅电流镜偏置方法及其偏置电路。
本发明的目的可以通过以下技术方案来实现：
一种共源共栅电流镜偏置方法，在共源共栅电流镜电路的n型晶体管网络和p型晶体管网络中间串接一个晶体管，将该晶体管的栅极接电源或接地，将该晶体管的源极和漏极分别接至n型晶体管网络和p型晶体管网络的漏极，该晶体管的源极和漏极分别用来偏置该共源共栅电流镜的两个栅极。
一种共源共栅电流镜偏置电路，包括n型晶体管网络和p型晶体管网络，n型晶体管网络和p型晶体管网络串接，n型晶体管网络中n型晶体管的栅极共同相连为输入端或输出端，p型晶体管网络中p型晶体管的栅极共同相连接为输出端或输入端，所述n型晶体管网络和p型晶体管网络中间串接一个晶体管，所述晶体管的栅极接电源或接地，所述晶体管的源极既与输入侧晶体管的漏极相连，又与输出侧一对相反型晶体管的栅极相连，所述晶体管的漏极既与输出侧相反型晶体管的漏极相连，又与输出侧另一对相反型晶体管的栅极相连。
本发明的目的还可以通过以下技术措施来进一步实现：
前述的共源共栅电流镜偏置电路，包括p型晶体管P1、P2、P3、P4，n型晶体管N1、N2，p型晶体管P1和P3的栅极相连，P2和P4的栅极相连，P1和P3的源极接电源，P4通过电阻R接地，n型晶体管N1和N2的栅极相连，源极接地，N1的漏极和N2的栅极接电源，在p型晶体管P2与n型晶体管N2之间接有n型晶体管N3，所述n型晶体管N3的栅极接电源，漏极既与p型晶体管P2的漏极相连，又与p型晶体管P1和P3的栅极相连，所述n型晶体管N3的源极既与n型晶体管N2的漏极相连，又与p型晶体管P2和P4的栅极相连。
前述的共源共栅电流镜偏置电路，包括p型晶体管P5、P6，n型晶体管N4、N5、N6、N7，p型晶体管P5和P6的栅极相连，源极接电源，p型晶体管P5的漏极与P6的栅极接地，n型晶体管N4和N6的栅极相连，N5和N7的栅极相连，n型晶体管N7的漏极通过电阻R接电源，在p型晶体管P6与n型晶体管N5之间串接一p型晶体管P7，所述p型晶体管P7的栅极接地，源极既与p型晶体管P6的漏极相连，又与n型晶体管N5与N7的栅极相连，漏极既与n型晶体管N5的漏极相连，又与n型晶体管N4与N6的栅极相连。
上述技术方案中，插入在电流镜n型晶体管网络和p型晶体管网络中间的晶体管的栅极接电源或接地，源极和漏极分别用来偏置共源共栅电流镜的两个栅极。既可以偏置输出侧的两个栅极，又可以偏置输入侧的两个栅极。当偏置调好后，晶体管会做corner模型的相互跟踪，因此在运行corner模型仿真时，几乎没有晶体管跑出饱和区；即使有的晶体管跑出了饱和区，运用此方法也会很快把它们拉回饱和区。
本发明的优点为：采用本发明的共源共栅电流镜偏置方法和偏置电路，在共源共栅电流镜电路的n型晶体管网络和p型晶体管网络中间串接一个晶体管，该晶体管的源极和漏极分别用来偏置该共源共栅电流镜的两个栅极，就能使共源共栅电流镜中所有晶体管工作在饱和区，即使有个别晶体管出饱和区，在此偏置方法和电路作用下，能迅速返回饱和区，从而电路设计者不需花很多时间来调共源共栅电流镜的静态工作点。
本发明的的优点和特点，将通过下面优选实施例的非限制性说明进行图示和解释，这些实施例，是参照附图仅作为例子给出的。
附图说明
图1是本发明功能结构框图；
图2是本发明共源共栅电流镜偏置电路实施例之一的电路图；
图3是本发明共源共栅电流镜偏置电路实施例之二的电路图。
具体实施方式
实施例一
结合图1进一步介绍本发明涉及的共源共栅电流镜电路偏置方法。本发明对共源共栅电流镜电路采取了动态跟踪偏置方法，具体做法是，图中的p型晶体管网络(也称PMOS网络，以下统一称为PMOS网络)，可以包含一个p型晶体管或多个p型晶体管。同样，图中的n型晶体管网络(也称NMOS网络，以下统称为NMOS网络)，可以包含一个n型晶体管或多个n型晶体管。
如果PMOS网络1包含两个p型晶体管，则与它相连的PMOS网络2是输出端，PMOS网络2包含两个p型晶体管；而NMOS网络1包含一个n型晶体管，与它相连的NMOS网络2是输入端，NMOS网络2包含一个n型晶体管；晶体管P是p型晶体管，其源极和漏极分别与PMOS网络1中的两个p型晶体管的栅极相连，晶体管P的栅极与一个开启电压相连，通常简单地取为VDD.
如果PMOS网络1包含一个p型晶体管，则与它相连的PMOS网络2是输入端，PMOS网络2包含一个p型晶体管；而NMOS网络1包含两个n型晶体管，与它相连的NMOS网络2是输出端，NMOS网络2包含两个n型晶体管；晶体管P是p型晶体管，其源极和漏极分别与NMOS网络1中的两个n型晶体管的栅极相连，晶体管P的栅极与一个开启电压相连，通常简单地取为VSS。
如图2所示，在饱和状态下，晶体管P2的漏极电压不能高于其栅极的电压一个阈值电压Vth，即与VDD相连的晶体管P1的栅极电压比晶体管P2的栅极电压高出少于一个阈值电压Vth。晶体管P1的栅极与其漏极基本处于同电位，即晶体管P1处于饱和状态。综合以上分析，我们只要调节晶体管N2，使它处于饱和即可。
实施例二
本实施例给出了一个具体的共源共栅电流镜偏置电路。图2是该共源共栅电流镜偏置电路原理图。
p型晶体管P1、P2、P3、P4是通常共源共栅电流镜里的4个p型晶体管，其尺寸分别为40u/1u、125u/1u、40u/1u、125u/1u；n型晶体管N1、N2是通常共源共栅电流镜里的2个n型晶体管，其尺寸均为10u/0.5u，在共源共栅电流镜的PMOS和NMOS中间插入一个n型晶体管N3，其尺寸为10u/1.5u，N3的栅极接电源，N3漏极接P1的栅极，源极接P2的栅极。N3漏极的电压可通过调节P1的尺寸得到预定值，N3源极的电压可通过调节N3的尺寸得到预定值。这个n型晶体管N3对于共源共栅电流镜偏置起了非常关键的作用，即当晶体管跑出饱和区时，此偏置电路能将其拉回至饱和区。由于N3与其它晶体管的相互跟踪关系，corner模型仿真通常不会改变整个共源共栅电流镜偏置电路的偏置关系，即一旦在tt模型下共源共栅电流镜偏置中的各晶体管调好后，corner模型仿真基本可通过。电阻R在此做负载，取值为10KOhm，当然其它负载也同样适用。图中I0＝100uA。
实施例三
本实施例给出了另一个具体的共源共栅电流镜偏置电路。图3是该共源共栅电流镜偏置电路原理图。
图3是另一种共源共栅电流镜偏置电路原理图。n型晶体管N4、N5、N6、N7是通常共源共栅电流镜里的4个n型晶体管，其尺寸分别为10u/0.5u，50u/0.5u，10u/0.5u，50u/0.5u；p型晶体管P5、P6、是通常共源共栅电流镜里的2个p型晶体管，其尺寸均为40u/1u。在共源共栅电流镜的PMOS网络和NMOS网络中间插入一个p型晶体管P7，其尺寸为20u/1.5u，P7的栅极接地，P7的漏极既与输出侧晶体管N5的漏极相连，又与N4和N6的栅极相连，P7的源极既与晶体管P6的漏极相连，又与N5和N7的栅极相连。这个p型晶体管P7对于共源共栅电流镜偏置起了非常关键的作用，即当晶体管跑出饱和区时，此偏置电路能将其拉回至饱和区。由于P7与其它晶体管的相互跟踪关系，corner模型仿真通常不会改变整个共源共栅电流镜偏置电路的偏置关系，即一旦在tt模型下共源共栅电流镜偏置中的各晶体管调好后，corner模型仿真基本可通过。电阻R在此做负载，取值为10KOhm，当然其它负载也同样适用。图中I0＝100uA。
除上述实施例外，本发明还可以有其他实施方式。凡采用等同替换或等效变换形成的技术方案，均落在本发明要求的保护范围。

Claims (4)

1.一种共源共栅电流镜偏置方法，其特征在于：在共源共栅电流镜电路的n型晶体管网络和p型晶体管网络中间串接一个晶体管，将该晶体管的栅极接电源或接地，将该晶体管的源极和漏极分别接至n型晶体管网络和p型晶体管网络的漏极，该晶体管的源极和漏极分别用来偏置该共源共栅电流镜的两个栅极。
2.一种共源共栅电流镜偏置电路，包括n型晶体管网络和p型晶体管网络，n型晶体管网络和p型晶体管网络串接，n型晶体管网络中n型晶体管的栅极共同相连为输入端或输出端，p型晶体管网络中p型晶体管的栅极共同相连接为输出端或输入端，其特征在于：所述n型晶体管网络和p型晶体管网络中间串接一个晶体管，所述两个网络中串接的晶体管的栅极接电源或接地，所述两个网络中串接的晶体管的源极既与输入侧晶体管的漏极相连，又与输出侧一对相反型晶体管的栅极相连，所述两个网络中串接的晶体管的漏极既与输出侧相反型晶体管的漏极相连，又与输出侧另一对相反型晶体管的栅极相连。
3.如权利要求2所述的共源共栅电流镜偏置电路，包括p型晶体管P1、P2、P3、P4，n型晶体管N1、N2，p型晶体管P1和P3的栅极相连，P2和P4的栅极相连，P1和P3的源极接电源，P4通过电阻R接地，n型晶体管N1和N2的栅极相连，源极接地，N1的漏极和N2的栅极接电源，其特征在于：在p型晶体管P2与n型晶体管N2之间接有n型晶体管N3，所述n型晶体管N3的栅极接电源，漏极既与p型晶体管P2的漏极相连，又与p型晶体管P1和P3的栅极相连，所述n型晶体管N3的源极既与n型晶体管N2的漏极相连，又与p型晶体管P2和P4的栅极相连。
4.如权利要求2所述的共源共栅电流镜偏置电路，包括p型晶体管P5、P6，n型晶体管N4、N5、N6、N7，p型晶体管P5和P6的栅极相连，源极接电源，p型晶体管P5的漏极与P6的栅极接地，n型晶体管N4和N6的栅极相连，N5和N7的栅极相连，n型晶体管N7的漏极通过电阻R接电源，在p型晶体管P6与n型晶体管N5之间串接一p型晶体管P7，所述p型晶体管P7的栅极接地，源极既与p型晶体管P6的漏极相连，又与n型晶体管N5与N7的栅极相连，漏极既与n型晶体管N5的漏极相连，又与n型晶体管N4与N6的栅极相连。
CN2006100402791A 2006-05-12 2006-05-12 共源共栅电流镜偏置方法及其偏置电路 Expired - Fee Related CN101071312B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2006100402791A CN101071312B (zh) 2006-05-12 2006-05-12 共源共栅电流镜偏置方法及其偏置电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2006100402791A CN101071312B (zh) 2006-05-12 2006-05-12 共源共栅电流镜偏置方法及其偏置电路

Publications (2)

Publication Number Publication Date
CN101071312A CN101071312A (zh) 2007-11-14
CN101071312B true CN101071312B (zh) 2010-04-21

Family

ID=38898561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100402791A Expired - Fee Related CN101071312B (zh) 2006-05-12 2006-05-12 共源共栅电流镜偏置方法及其偏置电路

Country Status (1)

Country Link
CN (1) CN101071312B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018133374A1 (zh) * 2017-01-17 2018-07-26 京东方科技集团股份有限公司 电流镜电路以及电流镜电路的驱动方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101976094B (zh) * 2010-11-19 2012-05-30 长沙景嘉微电子有限公司 一种精确的电流产生电路
CN103166630A (zh) * 2011-12-16 2013-06-19 国民技术股份有限公司 一种校正rc时间常数的电路及滤波器
CN102437730B (zh) * 2011-12-24 2014-06-18 西安启芯微电子有限公司 应用于高压升压型dc-dc转换器中的抗振铃电路
CN103324229A (zh) * 2012-03-21 2013-09-25 广芯电子技术(上海)有限公司 恒定电流源
US10778207B1 (en) * 2019-05-02 2020-09-15 Semtech Corporation Passive dynamic biasing for MOSFET cascode
CN114911302A (zh) * 2021-02-09 2022-08-16 虹晶科技股份有限公司 电流镜电路
CN113422918B (zh) * 2021-06-08 2022-10-18 天津大学 提高动态范围的像素单元、阵列与阵列驱动方法
CN115296621B (zh) * 2022-08-15 2023-03-10 电子科技大学 一种基于栅-源低耦合结构的超宽带低噪声放大器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4471292A (en) * 1982-11-10 1984-09-11 Texas Instruments Incorporated MOS Current mirror with high impedance output
US5359296A (en) * 1993-09-10 1994-10-25 Motorola Inc. Self-biased cascode current mirror having high voltage swing and low power consumption
US5373228A (en) * 1993-02-12 1994-12-13 U.S. Philips Corporation Integrated circuit having a cascode current mirror
CN1117774A (zh) * 1993-12-13 1996-02-28 摩托罗拉公司 适合用于无线电话的放大器
US5867067A (en) * 1997-01-29 1999-02-02 Lucent Technologies Inc. Critically-biased MOS current mirror
CN1264067A (zh) * 1999-01-29 2000-08-23 三星电子株式会社 低功率基准电压电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4471292A (en) * 1982-11-10 1984-09-11 Texas Instruments Incorporated MOS Current mirror with high impedance output
US5373228A (en) * 1993-02-12 1994-12-13 U.S. Philips Corporation Integrated circuit having a cascode current mirror
US5359296A (en) * 1993-09-10 1994-10-25 Motorola Inc. Self-biased cascode current mirror having high voltage swing and low power consumption
CN1117774A (zh) * 1993-12-13 1996-02-28 摩托罗拉公司 适合用于无线电话的放大器
US5867067A (en) * 1997-01-29 1999-02-02 Lucent Technologies Inc. Critically-biased MOS current mirror
CN1264067A (zh) * 1999-01-29 2000-08-23 三星电子株式会社 低功率基准电压电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018133374A1 (zh) * 2017-01-17 2018-07-26 京东方科技集团股份有限公司 电流镜电路以及电流镜电路的驱动方法

Also Published As

Publication number Publication date
CN101071312A (zh) 2007-11-14

Similar Documents

Publication Publication Date Title
CN101071312B (zh) 共源共栅电流镜偏置方法及其偏置电路
Kim et al. A capacitorless LDO regulator with fast feedback technique and low-quiescent current error amplifier
EP1195004B1 (en) Voltage limiting bias circuit for reduction of hot electron degradation effects in mos cascode circuits
CN100536332C (zh) 单边迟滞比较器
JP5798635B2 (ja) カレントミラーおよび高コンプライアンス単段増幅器
CN101963819A (zh) 基准电压电路和电子设备
CN104467716B (zh) 一种输出共模电压恒定的全差分轨到轨放大器的设计
CN102739198A (zh) 一种基于tgms结构的d触发器
CN104426530A (zh) 锁存器与其操作方法与比较器
CN101729027B (zh) 高增益放大器电路
CN101795111B (zh) 运算放大电路
CN102063148B (zh) 参考电压产生电路
Wu et al. A 2.4 GHz 87 μ W low-noise amplifier in 65 nm CMOS for IoT applications
CN109947172B (zh) 一种低压降高输出电阻镜像电流源电路
Tanno et al. High-linear four-quadrant multiplier based on MOS weak-inversion region translinear principle with adaptive bias technique
US20110156786A1 (en) Flip-flop circuit and frequency dividing circuit
CN102638232B (zh) 微控制器中端口可复用的运算放大器
CN101442293B (zh) 抗工艺变化的2.4GHz低噪声放大器电路
CN105162423A (zh) 放大器及其放大方法
CN113131881B (zh) 输出级电路和ab类放大器
Ara et al. A low-voltage fully differential pure current mode current operational amplifier
JP5974998B2 (ja) 演算増幅器
Giustolisi et al. High-drive and linear CMOS Class-AB pseudo-differential amplifier
CN204810238U (zh) 一种自偏置cmos差分放大器及一种积分器
US7256651B1 (en) System and method for providing a constant swing high-gain complementary differential limiting amplifier

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100421

CF01 Termination of patent right due to non-payment of annual fee