CN103166630A

CN103166630A - 一种校正rc时间常数的电路及滤波器

Info

Publication number: CN103166630A
Application number: CN201110422365XA
Authority: CN
Inventors: 褚晓峰; 戚建烨; 陈世超
Original assignee: Nationz Technologies Inc
Current assignee: Nationz Technologies Inc
Priority date: 2011-12-16
Filing date: 2011-12-16
Publication date: 2013-06-19

Abstract

本发明公开了一种对RC时间常数校正的电路。包括待校正的RC单元(1)以及用于校正的校正单元(2)；其中，校正单元包括共源共栅电流镜(21)，共源共栅电流镜(21)两路电流分别流过RC单元(1)中的电阻(11)以及可调电容(12)，可调电容(12)充电结束，通过调整可调电容(12)值使得可调电容(12)的电压与电阻(11)的电压相等，完成校正过程。本设计还可以对滤波器中的RC滤波模块进行校正RC时间常数。

Description

一种校正RC时间常数的电路及滤波器

技术领域

本发明涉及RC时间常数的校正，尤其涉及一种用共源共栅电流镜对RC时间常数校正的电路。

背景技术

在模拟集成电路中，RC滤波电路得到广泛的应用，构成滤波电路的电阻，电容，运放等器件已经可以完全实现片上集成。

然而，由于目前集成电路的制造工艺中，R与C分别会出现20％、10％以上的制造误差，而滤波器的带宽由R和C的乘积决定；因此，片上集成的RC滤波电路有一个局限性，即，RC滤波器的带宽随着工艺偏差出现变化，这对于大多应用RC滤波的系统是不允许的，所以要对RC电路的时间常数进行校正。

请参考图1，图1为现有技术中对RC时间常数进行校正的电路；在运算放大器的反馈作用下，电路中电阻非接地端的电压值会保持和参考电压值Vref相同，CMOS晶体管M01与M02构成电流镜，使得充电过程可调电容的电流与电阻支路电流相等；在充电结束后，比较器比较电阻以及电容两端的电压值，根据比较器的比较结果，调整可调电容C_tuning的值，使得电阻与电容两端电压值相等，完成校正过程。此种校正方法存在有些不足的地方，在校正的电路中需要一个额外的运算放大器，消耗一定的功率以及面积；同时，运算放大器容易对校正精度产生负面影响；而且，CMOS晶体管受到沟道长度调制效应的影响，CMOS晶体管M02支路的电流与CMOS晶体管M01支路的电流相差比较大，对校正的精度影响比较大。

发明内容

本发明要解决的主要技术问题是减少CMOS晶体管沟道长度调制效应对RC时间常数校正的影响，提高RC时间常数校正的精度。

为解决上述技术问题，本发明提供一种校正RC时间常数的电路，包括待校正的RC单元以及用于校准的校正单元，所述RC单元包括电阻、可调电容、比较器以及第一信号控制开关、第二信号控制开关，其中，所述电阻的一端接地，另一端与所述比较器的一路输入端连接并引出第一校正控制点；所述可调电容的一端接地，另一端与所述比较器的另一路输入端连接；所述第一信号控制开关与所述可调电容并联连接；所述第二信号控制开关一端连接所述可调电容的非接地端，另一端引出第二校正控制点；其特征在于，所述校正单元为共源共栅电流镜电路，其中，所述共源共栅电流镜电路的电流输入端连接所述第一校正控制点，所述共源共栅电路的电流输出端连接所述第二校正控制点。包括待校正的RC单元以及用于校准的校正单元，所述RC单元包括电阻、可调电容、比较器以及两个由信号控制的开关，其中，所述电阻的一端接地，另一端与所述比较器的一路输入端连接并引出第一校正控制点；所述可调电容的一端接地，另一端与所述比较器的另一路输入端连接；一个由信号控制的开关与所述可调电容并联连接；另一个由信号控制的开关一端连接所述可调电容的非接地端，另一端引出第二校正控制点；所述校准单元为共源共栅电流镜电路，其中，所述共源共栅电流镜电路的电流输入端连接所述第一校正控制点，电流输出端连接所述第二校正控制点。

进一步的，所述共源共栅电流镜电路包括四个CMOS晶体管，分别为第一CMOS晶体管、第二CMOS晶体管、第三CMOS晶体管以及第四CMOS晶体管；其中，所述第一CMOS晶体管的源极连接供电电压，漏极连接所述第二CMOS晶体管的源极，栅极连接所述第三CMOS晶体管的栅极；所述第二CMOS晶体管的漏极连接所述第一校正控制点，栅极连接所述第四CMOS晶体管的栅极；所述第三CMOS晶体管的源极连接供电电压，漏极连接所述第四CMOS晶体管的源极；所述第四CMOS晶体管的漏极连接所述第二校正控制点。

还可以在所述校正单元中设置偏置电路，所述偏置电路连接所述共源共栅电流镜，用于稳定所述共源共栅电流镜的静态工作点。所述偏置电路包括两个CMOS晶体管，分别为第五CMOS晶体管和第六CMOS晶体管，其中，第五CMOS晶体管的源极连接供电电压，漏极与所述第六CMOS晶体管的源极连接，栅极与所述第一CMOS晶体管的栅极相连；所述第六CMOS晶体管的漏极接地，栅极与所述第二CMOS晶体管的栅极相连。

更进一步的，所述RC单元还包括有寄存器；所述寄存器用于接收并暂存所述比较器的比较结果，并反馈输出到所述可调电容。

本发明还提供一种能够校正电阻电容时间常数的滤波器，所述滤波器包括由电阻、可调电容组成的网络电路以及运算放大器；其中，所述电阻、可调电容组成的网络电路包括上述的RC电路。

本发明的有益效果是：采用共源共栅电流镜对RC时间常数进行校正，能够有效克服沟道长度调制效应对电流镜像的影响，提高校正的精度。同时省去设计运算放大器，可以减小面积并减低功耗。

附图说明

图1为现有校正RC时间常数的电路图；

图2为本发明实施例一中校正RC时间常数的结构示意图；

图3为本发明实施例一中校正RC时间常数的电路图；

图4为本发明实施例一中由信号控制开关的时序图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。

本发明的主要发明构思为：在RC时间常数校正电路中去掉运算放大器降低功耗并减少面积，并且采用共源共栅电流镜克服沟道长度调制效应对电流镜像的影响，提高RC时间常数校正的精度。

实施例一：

请参考图2，图2为本实施例中校正RC时间常数的结构示意图。包括待校正的RC单元1以及用于校准的校正单元2，其中，所述RC单元1包括电阻11、可调电容12、第一信号控制开关13、第二信号控制开关14以及比较器15，所述电阻11的一端接地，另一端与所述比较器15其中一路输入端连接，并且在所述电阻11的非接地端引出第一校正控制点A；所述可调电容12的一端接地，另一端与所述比较器15的另一路输入端连接；第一信号控制开关13两端与所述可调电容12的两端并联连接；第二信号控制开关14一端连接所述可调电容12的非接地端，另一端引出第二校正控制点B；所述第一信号控制开关13由晶振提供的时钟信号CLKref经过分频所得信号CLKdis控制，所述第二信号控制开关由晶振提供的时钟信号CLKref经过分频所得信号CLKint控制；所述校正单元2包括共源共栅电流镜电路21，所述共源共栅电路21的电流输入端连接所述第一校正控制点，所述共源共栅电路21的电流输出端连接所述第二校正控制点。

进一步的，请参考图3-图4，其中，图3为本实施例中校正RC时间常数的优选电路图；图4为本实施例中由信号控制开关的时序图。所述共源共栅电流镜电路21包括四个CMOS晶体管，分别为第一CMOS晶体管M1、第二CMOS晶体管M2、第三CMOS晶体管M3以及第四CMOS晶体管M4；其中，所述第一CMOS晶体管M1的源极连接供电电压VDD，漏极连接所述第二CMOS晶体管M2的源极，栅极连接所述第三CMOS晶体管M3的栅极；所述第二CMOS晶体管M2的漏极连接所述第一校正控制点A，栅极连接所述第四CMOS晶体管M4的栅极；所述第三CMOS晶体管M3的源极连接供电电压，漏极连接所述第四CMOS晶体管M4的源极；所述第四CMOS晶体管M4的漏极连接所述第二校正控制点B；所述信号控制开关的占空比可以设置为1/4，但不限于为1/4，可以为其他任何合理的比，本实施例以优选的占空比为1/4作说明。

校正过程，在所述第一CMOS晶体管与所述第二CMOS晶体管支路产生输入电流，在所述第三CMOS晶体管与第四CMOS晶体管的支路上形成输出电流，由于电流镜共源共栅，所述的输出电流与所述的输入电流大小相等；在所述第二控制信号开关14导通时，所述共源共栅电流镜21中所述的输出电流对所述可调电容12进行充电，充电结束，所述比较器15分别接收所述电阻11与所述可调电容12的非接地端的电压信号，并对两信号进行比较，反馈比较结果到所述可调电容12的控制端，所述可调电容12根据所述比较器15的反馈结果调整电容值，直到所述比较器15的反馈结果为零。假设所述共源共栅电流镜21的输出电流镜像输入电流大小为I，所述时钟控制开关的频率为F；则在可调电容12充电过程，可调电容12的电压V_C＝I×(1/F)/C，而电阻11的电压V_R＝I×R，调节所述可调电容12的大小，使所述可调电容12的电压与所述电阻11的电压相等，即I×(1/F)/C＝V_R＝I×R，从而得到RC＝1/F，由于式中频率F为晶体振荡器提供，具有很高的精度，不受制造工艺的影响，所以所述RC时间常数为一不变值，只与所述晶体振荡器频率有关，与电阻以及可调电容的制造工艺都无关。

再进一步的，所述校准单元2还可以包括偏置电路22，所述偏置电路包括两个串联的CMOS晶体管，分别为第五CMOS晶体管M5和第六CMOS晶体管M6；其中，所述第五CMOS晶体管M5的源极连接供电电压，漏极连接所述第六CMOS晶体管M6的源极，栅极与所述共源共栅电流镜21中所述第一CMOS晶体管的栅极连接并接地；所述第六CMOS晶体管的漏极接地，栅极与所述共源共栅电流镜21中所述第二CMOS晶体管的栅极连接。在所述偏置电路22的作用下，能够使得所述共源共栅电流镜21中的CMOS晶体管迅速到达饱和区，不需要花时间调整所述共源共栅电流镜21的静态工作点，保证共源共栅电流镜的稳定性。

在所述待校正的RC单元1中，还可以设置寄存器16，所述寄存器16接收并暂存所述比较器15的输出比较结果，并且反馈输出控制所述可调电容12的调整。所述的寄存器16可以设置为5位，但不限于5位，位数可以为任何自然数。

实施例二：

在包括电阻、可调电容组成的网络电路以及运算放大器的滤波器中，其中，所述电阻、可调电容组成的网络电路用于滤除干扰信号，所述运算放大器接收并放大所述电阻、可调电容组成的网络电路的输出信号；同样可以利用如实施例一中所述RC时间常数校正的电路校正所述滤波器中的RC滤波模块，校正过程在实施例一中以作阐述，这里不作重复。

以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims

1.一种校正RC时间常数的电路，包括待校正的RC单元以及用于校准的校正单元，所述RC单元包括电阻、可调电容、比较器以及第一信号控制开关、第二信号控制开关，其中，所述电阻的一端接地，另一端与所述比较器的一路输入端连接并引出第一校正控制点；所述可调电容的一端接地，另一端与所述比较器的另一路输入端连接；所述第一信号控制开关与所述可调电容并联连接；所述第二信号控制开关一端连接所述可调电容的非接地端，另一端引出第二校正控制点；其特征在于，所述校正单元为共源共栅电流镜电路，其中，所述共源共栅电流镜电路的电流输入端连接所述第一校正控制点，所述共源共栅电路的电流输出端连接所述第二校正控制点。

2.根据权利要求1所述的电路，其特征在于，所述共源共栅电流镜电路包括四个CMOS晶体管，分别为第一CMOS晶体管、第二CMOS晶体管、第三CMOS晶体管以及第四CMOS晶体管；其中，所述第一CMOS晶体管的源极连接供电电压，漏极连接所述第二CMOS晶体管的源极，栅极连接所述第三CMOS晶体管的栅极；所述第二CMOS晶体管的漏极连接所述第一校正控制点，栅极连接所述第四CMOS晶体管的栅极；所述第三CMOS晶体管的源极连接供电电压，漏极连接所述第四CMOS晶体管的源极；所述第四CMOS晶体管的漏极连接所述第二校正控制点。

3.根据权利要求1所述的电路，其特征在于，所述校正单元还包括偏置电路，所述偏置电路连接所述共源共栅电流镜，用于稳定所述共源共栅电流镜的静态工作点。

4.根据权利要求2所述的电路，其特征在于，所述校正单元还包括偏置电路，所述偏置电路连接所述共源共栅电流镜，用于稳定所述共源共栅电流镜的静态工作点。

5.根据权利要求4所述的电路，其特征在于，所述偏置电路包括两个CMOS晶体管，分别为第五CMOS晶体管和第六CMOS晶体管，其中，第五CMOS晶体管的源极连接供电电压，漏极与所述第六CMOS晶体管的源极连接，栅极与所述第一CMOS晶体管的栅极相连；所述第六CMOS晶体管的漏极接地，栅极与所述第二CMOS晶体管的栅极相连。

6.根据权利要求1-5任一项所述的电路，其特征在于，所述RC单元还包括有寄存器；所述寄存器用于接收并暂存所述比较器的比较结果，并反馈输出到所述可调电容的控制端控制改变电容值。

7.根据权利要求6所述的电路，其特征在于，所述寄存器为五位寄存器。

8.一种校正电阻电容时间常数的滤波器，包括电阻、可调电容组成的网络电路以及运算放大器，其中，所述电阻、可调电容组成的网络电路用于滤除干扰信号，所述运算放大器接收并放大所述电阻、可调电容组成的网络电路的输出信号；其特征在于，所述网络电路包括有权利要求1-7任一项所述的电路。