JPH02124609A - 電流ミラー回路 - Google Patents

電流ミラー回路

Info

Publication number
JPH02124609A
JPH02124609A JP63278839A JP27883988A JPH02124609A JP H02124609 A JPH02124609 A JP H02124609A JP 63278839 A JP63278839 A JP 63278839A JP 27883988 A JP27883988 A JP 27883988A JP H02124609 A JPH02124609 A JP H02124609A
Authority
JP
Japan
Prior art keywords
current
transistor
source
gate
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63278839A
Other languages
English (en)
Inventor
Katsumasa Kurata
倉田 勝正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63278839A priority Critical patent/JPH02124609A/ja
Publication of JPH02124609A publication Critical patent/JPH02124609A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電流ミラー回路に関し、特に集積回路に適した
電流ミラー比を得る電流ミラー回路に関する。
〔従来の技術〕
従来、かかる電流ミラー回路は一対の入出力電界効果ト
ランジスタと定電流源とで構成した回路、あるいはトラ
ンジスタをカスコード接続した回路等が用いられている
第4図はかかる従来の一例を示す電流ミラー回路図であ
る。
第4図に示すように、この電流ミラー回路は、ソースが
第一の電源4 (+V)に接続され、且つゲートに接続
されたドレインは定電流源6を介して第二の電源5 (
−V)に接続されるとともにゲートに接続されたPチャ
ンネル・エンハンスメント型MO3FET8と、ゲート
がこのPチャンネルMO3FET8のゲートに接続され
且つソースは第一の電源4に、ドレインは出力端子3に
それぞれ接続されたPチャンネル・エンハンスメント型
MO3FET9とから構成されている。
かかる電流ミラー回路において、定電流源6で発生した
電流11r+にしたがって、出力電流I。utはl6u
t = A X I IIIとなる。但し、A=(W9
/L9)/ (W8/Ls );W、、w9はトランジ
スタ8,9のチャンネル幅; L 8 + L 9はト
ランジスタ8,9のチャンネル長である。
しかしながら、実際にはトランジスタ8と9のソース・
ドレイン間電位■Dsが異なる場合に、チャンネル長変
調効果によりトランジスタ8と9のドレイン電流に誤差
が生じてくる。従って、正確な入出力電流の関係は、 と表わせる。但し、A=W9/W、、L、=L9とする
。rdsはトランジスタ8の出力抵抗、VDs2゜VD
S9はトランジスタ8,9のソース・ドレイン電圧であ
る。
そこで、従来より等測的にトランジスタの出力抵抗を大
きくするためにチャンネル長りを大きくしたり、あるい
はトランジスタのカスコード接続(例えば、ウィルソン
型電流ミラー回路等)による回路を使用している。
〔発明が解決しようとする課題〕
上述した従来の電流ミラー回路では、低電圧動作が可能
であり、広い動作電圧が得られる。すなわち、通常MO
8)ランジスの閾値電圧V↑は1■弱であるので、第4
図に示す従来例では1.5■程度でも十分に動作し、し
たがって広い動作電圧が得られる。
しかしながら、従来例は広い動作電圧を得られるのとは
反対に、ミラー特性の精度が十分に得られないという欠
点がある。
また、トランジスタのカスコード接続による電流ミラー
回路においては、ゲート・ソース電圧の縦積み段数倍以
上が必要となるので、1.5V程度での低電圧動作が不
可能になるという欠点がある。
本発明の目的は、かかる入力電流や出力負荷が大きく変
動しても、高精度且つ低電圧で動作する安定した電流ミ
ラー特性を得ることのできる電流ミラー回路を提供する
ことにある。
〔課題を解決するための手段〕
本発明の電流ミラー回路は、電流入力端子にドレインが
接続されソースが第一の電源に接続された第一の電界効
果トランジスタと、前記第一のトランジスタと同極性で
互いのゲートが共通接続され且つドレインが電流出力端
子に、ソースが前記第一の電源に接続された第二の電界
効果トランジスタと、ゲートおよびドレインが前記第一
のトランジスタのゲートに共通接続され且つソースが前
記第一の電源に接続された同極性の第三の電界効果トラ
ンジスタと、前記第一のトランジスタと逆極性でゲート
が前記第一のトランジスタのドレインに接続され且つド
レインが前記第一の電源に接続された第四の電界効果ト
ランジスタと、前記第四のトランジスタと同極性で共に
ソースが前記第四のトランジスタのソースに共通接続さ
れ且つそれぞれのドレインが前記第一のトランジスタの
ゲートに接続され、一方のゲートは所定の電位を供給さ
れ、他方のゲートは電流出力端子に接続された第五およ
び第六のトランジスタと、前記第四、第五、および第六
のトランジスタの共通ソース接続点と第二の電源との間
に接続された定電流源と、前記定電流源の出力電流値を
前記電流入力端子に流れ込む電流値に比例して変化させ
る手段とを備えて構成される。
〔実施例〕 一 次に、本発明の実施例について図面を参照して説明する
第1図は本発明の第一の実施例を示す電流ミラー回路図
である。
第1図に示すように、本実施例は電流入力端子1にドレ
インが接続され且つソースが第一の電源(+V)4に接
続された第一の電界効果トランジスタ(PMO8)8と
、このPMO8)ランジスタ8と同極性で互いのゲート
が共通接続され且つドレインが電流出力端子3に、ソー
スが第一の電源4に接続された第二の電界効果トランジ
スタ9と、ゲートおよびドレインがPMO88のゲート
に共通接続され且つソースが第一の電源4に接続された
同極性の第三の電界効果トランジスタ10と、第一のト
ランジスタ8とは逆極性でゲートが第一のトランジスタ
8のドレインに接続され且つドレインが第一の電源4に
接続された第四の電界効果トランジスタ(NMO8)1
1と、第四のトランジスタ11と同極性で共にソースが
第四のトランジスタ11のソースに共通接続され且つそ
れぞれのドレインが第一のトランジスタ8のゲートに接
続され、一方のゲートは所定の電位V、を所定電圧印加
端子2から供給され、他方のゲートは電流出力端子3に
接続された第五および第六のトランジスタ(NMO8)
12および13と、これら第四、第五および第六のトラ
ンジスタ11〜13の共通ソース接続点と第二の電源(
−V) 5との間に接続された定電流源7と、この定電
流源7の出力電流値Ixを電流入力端子1に流れ込む電
流値工、に比例して変化させる定電流源6等からなる手
段とを有している。
かかる電流ミラー回路において、定電流源6は電流ミラ
ー回路の入力電流Innを発生するためのものである。
また、PMO8)ランジスタ10とトランジスタ11〜
13と定電流源6とトラッキングして出力する定電流源
7は電流入力端子1ね電流出力端子3を入力とした差動
増幅回路を構成しており、その出力であるトランジスタ
12および13のドレインがPMO8)ランジスタ8,
9のゲートに接続され、前述したように、トランジスタ
9のドレインが電流出力端子3に接続されている。
次に、かかる電流ミラー回路の動作を説明する。
ここでは、説明を簡単にするために、電流ミラー回路の
入力電流11nと出力電流I。utの比が1の場合を考
え、トランジスタ8,9は同一形状のトランジスタとす
る。
トランジスタ10と9の(W/L)の比を(Wq/ L
9 ) / (Wto/ Lto) =Aとすると、ト
ランジスタ10に流れる電流工1は1.2I。ut /
Aとなる。このとき、電流出力端子3の電位■。uLと
電流入力端子1の電位Vlflが等しければ、同一のト
ランジスタ8,9に流れている電流I ln+I ou
tは等しいことになる。従って、トランジスタ11と1
3が同一サイズのトランジスタとすると、トランジスタ
11と13に流れる電流も等しくなる(It =I2と
なる)ように定電流源7の電流IXを決める。すなわち
、I x = 2 I tとする。この状態では、トラ
ンジスタ11と13のゲート電位、つまりトランジスタ
8と9のドレイン電位が等しい状態で安定する。このと
き、IlnとIXの関係は、I X = 2 I t 
= 2 X I out / A= 2 x I +n
/ Aとなり、結局のところ、(W9/L9 ) / 
(WIO/LIO) =A、 I x =2X I +
n/Aなる関係を満足すれば良いことになる。
次に、上述した電流ミラー回路のダイナミック動作につ
いて説明する。
ここでは、電流入力I+7が一定であると仮定する。電
流出力端子3に接続した負荷が変動し電流出力端子3の
電位がΔV o u tだけ低下した場合、トランジス
タ13のゲート電位が低下するため、電流X1が減少し
トランジスタ11を流れる電流工2が増加する。従って
、トランジスタ8と9の電流が減少するので、電流入力
端子1の電位■−が低下するとともにトランジスタ11
のゲート電位が低下し、電流工2が減少し電流11を増
加させる。すなわち、このトランジスタ8の電流が■1
と等しくなるIIまで増加したところで安定する。すな
わち、電流出力端子3の電位V。utに電流入力端子1
の電位vanが追従するように動作する。実際には、差
動ペアトラジスタ11.13のミスマツチによるオフセ
ット電圧とトランジスタ10,9のチャンネル長変調効
果の違いによる誤差が■、とV。atの電位の差として
現われるが、2番目の項目を小さくすることはトランジ
スタ11.13のトランスコンダクタンスを大きくする
ことで可能であり、せいぜい数十mVオーダーの差であ
る。従って、V、fi==V。utであり、高精度の電
流ミラー回路が得られる。尚、トランジスタ12は、ト
ランジスタ13がOFFする程度までに電流出力端子3
の電位V。utが低下したときに、V、、、V。utが
OVで安定するのを防ぐためのトランジスタであり、こ
のトランジスタ12が導通し電流■8を流せるだけの電
位VRがゲートに印加されている。従って、電流出力端
子3の電位V。utが■1より低い場合、トランジスタ
11と12が差導対として動作し、結局V 1nL=:
vRとなるように動作する。
第2図は本発明の第二の実施例を示す電流ミラー回路図
である。
第2図に示すように、本実施例におけるトランジスタ8
〜13までの基本構成は第1図で説明した第一の実施例
と同様であり、異なる点はソースとゲートが接続された
Nチャンネル型デプリーションMOSトランジスタ16
とドレインおよびタートが接続されたNMOS)ランジ
スタ17とが第一の電源4および第二の電源5簡に直列
接続され、その接続点とトランジスタ12のゲートが接
続されるとともに、定電流源6と7の代わりにゲートが
共に入力端子vIに接続されたNMOS)ランジスタ1
5および14が接続されている構成にある。本実施例で
は、前述のI x==(2/ A )11nなる関係を
トランジスタ15および14のデイメンジョン比を(W
 15/ L ts) / (W 14/L14) =
 (A/ 2 )として実現している。さらに、トラン
ジスタ12のゲートに与える電位VRを実現するために
、デプリーショントランジスタ16の飽和電流I3によ
って生じるトランジスタ17のゲート・ソース電圧Vo
sによって与えている。
第3図は本発明の第三の実施例を示す電流ミラー回路図
である。
第3図に示すように、トランジスタ8〜13および16
.17は前述した第二の実施例と同様であり、本実施例
はこれらに加えて、トランジスタ8にゲートおよびソー
スがそれぞれ共通接続されたPMO3)ランジスタ19
と、ドレインおよびゲートがトランジスタ19のドレイ
ンに接続され且つソースが第二の電源端子(−V)5に
接続されたNMOS)ランジスタ20と、ゲートがトラ
ンジスタ20のゲートに、ドレインがトランジスタ11
〜13のソース共通接続点にそれぞれ接続され且つソー
スが第二の電源端子5Gり接続されたNMOS)ランジ
スタ14とが接続されている。
要するに、本実施例と前述した第二の実施例と異なる点
は、Ix ”= (2/A) X I Inなる関係を
実現している手段であり、トランジスタ19゜20およ
びトランジスタ14がその機能を担っている。すなわち
、これらトランジスタの入出力電流の関係は、 Ix / I +、、= ((W19/L19) / 
(W8 /L8)IX ((W14/ L 14) /
 (W20/ L20) )結局、2/ A = ((
W19/ L 19) / (W8/La ) ) X
 ((W14/ Li4) / (W20/ L20)
 )となれば良い。また、定電流源18はトランジスタ
19,20,14.10からなる帰還ループ回路に於い
て、スタートアップを確実に行なわせる手段であり、ト
ランジスタ19に流れる電流の1/100以下の微小電
流で良く、さらにこの回路は抵抗で置き替えることもで
きる。
〔発明の効果〕
以上説明したように、本発明の電流ミラー回路は電流入
力端子と電流出力端子の電位を等しくするための複数の
電界効果トランジスタおよび定電流源等よりなる制御回
路を設けることにより、入力電流や・出力負荷が大きく
変動しても、集積回路に適した高精度且つ低電圧で動作
する安定した電流ミラー特性を得ることが出来るという
効果がある。
【図面の簡単な説明】
第1図は本発明の第一の実施例を示す電流ミラー回路図
、第2図および第3図はそれぞれ本発明の第二および第
三の実施例を示す電流ミラー回路図、第4図は従来の一
例を示す電流ミラー回路図である。 1・・・電流入力端子、2・・・所定電圧印加端子、3
・・・電流出力端子、4・・・第一の電源端子(高位側
)、5・・・第二の電源端子(低位側>、6,7゜18
・・・定電流源、8〜10.19・・・Pチャンネル・
エンハンスメント型・MOSFET、11〜15.17
.20・・・Nチャンネル・エンハンスメント型・MO
SFET、16・・・Nチャンネル・デプリーション型
・MO3FF、T。 代理人 弁理士  内 原  晋

Claims (1)

    【特許請求の範囲】
  1.  電流入力端子にドレインが接続されソースが第一の電
    源に接続された第一の電界効果トランジスタと、前記第
    一のトランジスタと同極性で互いのゲートが共通接続さ
    れ且つドレインが電流出力端子に、ソースが前記第一の
    電源に接続された第二の電界効果トランジスタと、ゲー
    トおよびドレインが前記第一のトランジスタのゲートに
    共通接続され且つソースが前記第一の電源に接続された
    同極性の第三の電界効果トランジスタと、前記第一のト
    ランジスタと逆極性でゲートが前記第一のトランジスタ
    のドレインに接続され且つドレインが前記第一の電源に
    接続された第四の電界効果トランジスタと、前記第四の
    トランジスタと同極性で共にソースが前記第四のトラン
    ジスタのソースに共通接続され且つそれぞれのドレイン
    が前記第一のトランジスタのゲートに接続され、一方の
    ゲートは所定の電位を供給され、他方のゲートは電流出
    力端子に接続された第五および第六のトランジスタと、
    前記第四、第五、および第六のトランジスタの共通ソー
    ス接続点と第二の電源との間に接続された定電流源と、
    前記定電流源の出力電流値を前記電流入力端子に流れ込
    む電流値に比例して変化させる手段とを備えることを特
    徴とする電流ミラー回路。
JP63278839A 1988-11-02 1988-11-02 電流ミラー回路 Pending JPH02124609A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63278839A JPH02124609A (ja) 1988-11-02 1988-11-02 電流ミラー回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63278839A JPH02124609A (ja) 1988-11-02 1988-11-02 電流ミラー回路

Publications (1)

Publication Number Publication Date
JPH02124609A true JPH02124609A (ja) 1990-05-11

Family

ID=17602870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63278839A Pending JPH02124609A (ja) 1988-11-02 1988-11-02 電流ミラー回路

Country Status (1)

Country Link
JP (1) JPH02124609A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317279A (en) * 1992-12-31 1994-05-31 Ohio State University Linear voltage to current converter including feedback network
US5952884A (en) * 1998-02-18 1999-09-14 Fujitsu Limited Current mirror circuit and semiconductor integrated circuit having the current mirror circuit
US7046077B2 (en) 2003-02-14 2006-05-16 Matsushita Electric Industrial Co., Ltd. Current source circuit and amplifier using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317279A (en) * 1992-12-31 1994-05-31 Ohio State University Linear voltage to current converter including feedback network
US5952884A (en) * 1998-02-18 1999-09-14 Fujitsu Limited Current mirror circuit and semiconductor integrated circuit having the current mirror circuit
US7046077B2 (en) 2003-02-14 2006-05-16 Matsushita Electric Industrial Co., Ltd. Current source circuit and amplifier using the same
US7053695B2 (en) 2003-02-14 2006-05-30 Matsushita Electric Industrial Co., Ltd. Current source circuit and amplifier using the same

Similar Documents

Publication Publication Date Title
JP3152922B2 (ja) 電流ミラー回路
US5220207A (en) Load current monitor for MOS driver
US6356153B1 (en) Rail-to-rail input/output operational amplifier and method
US6194967B1 (en) Current mirror circuit
US6433637B1 (en) Single cell rail-to-rail input/output operational amplifier
KR100275177B1 (ko) 저전압차동증폭기
JPS59212009A (ja) 電流増幅装置
US4573020A (en) Fully differential operational amplifier with D.C. common-mode feedback
GB1592800A (en) Linear amplifier
US6784737B2 (en) Voltage multiplier circuit
US6275075B1 (en) Current comparator
KR920010237B1 (ko) 증폭회로
US5043652A (en) Differential voltage to differential current conversion circuit having linear output
US4749955A (en) Low voltage comparator circuit
US6181195B1 (en) Impedance transport circuit
JPS6119134B2 (ja)
EP0618674B1 (en) Voltage-to-current conversion circuit
JPH09130162A (ja) 横電流調節を有する電流ドライバ回路
KR930001294B1 (ko) 전류미러(current mirror)
US6815997B2 (en) Field effect transistor square multiplier
JPH02124609A (ja) 電流ミラー回路
US4333025A (en) N-Channel MOS comparator
US4970471A (en) Gallium arsenide class AB output stage
US5847606A (en) Low voltage CMOS amplifier output stage
JP3438878B2 (ja) 定電流回路