KR930001294B1 - 전류미러(current mirror) - Google Patents

Abstract

내용 없음.

Description

전류미러(current mirror)

제1,2도 및 3도는 종래의 전류미러의 개략도.

제4도는 본 발명에 의한 전류미러의 개략도.

제5도는 제4도 전류미러의 상세한 실시예의 개략도이다.

* 도면의 주요 부분에 대한 부호의 설명

10,28,30,32 : 전류원 12 : 입력단자

14,22,24 : 트랜지스터 16 : 출력단자

18 : 증폭기 20 : 전류미러

26 : 저항

본 발명은 전고조파왜곡(total harmonic distortion)이 낮은 출력신호를 생성하는 전류미러에 관한 것이며, 보다 상세히는 높은 출력임피던스를 갖고 입력전압이 공급전압에 근접하게 하는 전류미러에 관한 것이다.

본 발명에 의하면 특정요구를 갖는 적용처에 전류미퍼를 제공하는 것이 제안된다. 그 적용처는 통상의 피이드백 기술을 사용함이 없이 0.1퍼어센트 이하의 공급전압의 1Vgs(게이트-소오스간 전압)내에 있어야할 것을 필요로 한다.

낮은 THD를 요구하는 대부분의 모스(MOS : metal oxide semicomductor) 전류미러는 높은 이득과 표준 피이드백 기술이 함께 사용된다. 이러한 방법에 사용되는 회로의 실효왜곡은 출력전류미러의 왜곡을 회로의 종합이득으로 나눈 것이다.

따라서 0.1퍼어센트 THD는 통상 표준 피이드백 설계를 이용하여 출력신호왜곡이 10퍼어센트이고 종합회로이득이 100에서 얻어질 수 있다.

왜곡요구에 부합하고 입력전압이 공급전압의 Vgs내에 들게하기 위하여는 새로운 회로가 개발되어야 하는 것이다. 표준 피이드백 기술은 사용되지 않을 수 있다. 다양한 적용처에 사용되어진 많은 수의 전류미러가 있다.

그러나 이들은 여러 이유로인해 받아들일 수 없는 것으로 밝혀졌다. 왜 새로운 회로가 개발되어야 하며 왜 이 특정기술이 다른 것과 다르냐하는 것에 대한 이해를 돕기위해 이들 회로의 몇가지를 설명한다. 이들회로 각각은 P채널 모스 트랜지스터를 이용하고 있다. 공지회로중 하나인 기본전류미러가 제1도에 도시되어 있다.

이회로는 2개의 정합된 트랜지스터(P1) 및 (P2)로 이루어져 있으며, 여기서 하나의 트랜지스터(P1)는 드레인에 연결된 게이트를 가지며 다른 트랜지스터(P2)의 게이트전압을 세트한다. 포화에서 첫번째 모스장치는 드레인전압에 종속하지 않으나, 모든 장치는 약간의 제한된 출력임피던스를 갖는다.

이 출력임피던스는 다른 트랜지스터 P2의 드레인전류에 그 드레인전압의 함수로써 변조를 일으킨다. 이 한정된 출력임피던스는 회로의 THD를 1Vrms(root means square voltage)의 스윙신호를 가지는 약 1.5퍼어센트로 제한한다.

두번째 종래의 회로는 윌슨(Wilson) 전류미러로써 제2도에 도시하고 있다.

이 회로는 세개의 정합 트랜지스터(P3-P5)로 이루어진다. 트랜지스트(P3) 공급전압과 신호입력단자사이에 연결되어 신호전류를 트랜지스터(P3)를 통하여 끌어내게된다. 일측통로에는 트랜지스터(P4,P5)가 공급전압과 출력단자사이에 직렬로 연결되므로 출력신호전류는 트랜지스터(P4,P5)를 통한 전류가 된다. 트랜지스터(P4)의 드레인은 트랜지스터(P3,P4)의 게이트에 연결되고 트랜지스터(P5)의 게이트는 트랜지스터(P3)의 드레인에 연결된다. 트랜지스터(P3)의 게이트전압은 트랜지스터(P5)의 Vgs를 가로지르는 트랜지스터(P3)의 드레인으로부터의 피이드배으로 설정된다. 트랜지스터(P3)의 게이트전압은 또한 트랜지스터(P4)의 게이트-드레인전압이며, 따라서, 트랜지스터(P3,P4)의 전류는 정합된다.

출력전류는 트랜지스터(P3)와 트랜지스터(P4)에 흐르는 전류와 같은 전류를 가지는 트랜지스터(P5)의 드레인에서 얻는다. 트랜지스터(P5)의 드레인전압의 큰 변화는 트랜지스터(P3,P4)에 의해 설정된 전류에 매우 작게 나타나므로, 이단의 출력임피던스는 제1도의 기본적인 P채널미러보다는 훨씬 크게된다. 앞에서 기술된 이회로의 증진된 출력임피던스의 총합은 트랜지스터(P3)의 상호콘덕턴스와 트랜지스터(P3)의 임피던스의 곱의 역과 동일하다.

이 회로의 왜곡은 제1도의 기본적인 전류미러의 THD의 약 1/50이된다.

이것은 장치의 사이즈를 적절히 50배정도 개선할 수 있다. 이 회로의 왜곡은 제1도의 기본적인 전류미러의 THD의 약 1/50(출력임피턴스의 증진에 기인함)로 된다.

윌슨 전류미러는 0.1퍼어센트의 THD를 얻기 위한 요구되는 출력임피던스를 보이고 있다. 그러나 입력전압은 공급전압의 2Vgs내에서만 얻을 수 있다.

이것은 이적용체에 대해 바람직하지 않다.

세번째 종래의 회로는 제3도에 보인 바와 같이 접힌 캐스코우드(folded casc ode) 전류미러를 나타내고 있다.

이 회로는 3개의 정합트랜지스터(P7-P9)와 하나의 2X 트랜지스터(P6)로 이루어진다. 즉, 트랜지스터(P7-P9)는 동 트랜지스터 지오메트리(gevmetry)를 가지며, 특히 같은 폭-길이 비(W/L)를 가진다.

트랜지스터(P6)는 비(2W/L)를 가진다. 따라서 같은 인가전압에 대하여 2배의 전류가 흐르게 된다.

기준전류는 관통 트랜지스터(P7, P9)로 만들어지며 입력전류의 DC성분과 같게 설정된다. 두배의 상기 DC전류는 트랜지스터(P6)에 공급된다.

신호전류는 트랜지스터(P8)의 소오스와 트랜지스터(P6)의 드레인에 인가된다.

그 신호의 AC전류는 트랜지스터(P8)을 가로지르는 전류(최대 AC전류는 DC전류보다 크지 않게 취해진다)를 조절한다. 이 단의 출력은 트랜지스터(P8)의 드레인이 된다. 이것은 기본적인 전류원에 대략 50X 증진된 윌슨 전류미러와 비슷한 출력임피던스를 가진다.

이 회로는 요망하는 추력임피던스를 보이며, 공급전압의 Vgs-Vt(트랜지스터의 쓰레쉬호울드전압)내에서 입력전압을 얻을 수 있다.

이 회로가 가지는 문제는 그 회로의 입력임피던스이며 트랜지스터(P8)의 전달 콘덕턴스의 역과 거의 같다.

트랜지스터(P8)의 소오스전압의 변화는 트랜지스터(P6)의 드레인 전압의 변화를 가져온다.

이것은 신호전류의 함수로써 왜곡의 원인인 에러전류를 발생시킨다. 이 회로는, 고 입력임피던스에 기인하며, 단지 기본전류미러의 10배 증진된 THD를 가진다. 이는 요망하는 명세를 만족하기에 충분하지 않다. 본 발명의 목적은 0.1퍼어센트 또는 그 이하의 전고조파왜곡과 일반적인 피이드백과 고출력임피던스와 공급전압의 1Vgs내로 도달하게 하기 위한 입력신호를 가지는 전류미러를 제공하는데 있다.

본 발명은 입력신호의 DC성분보다 큰 정전류를 입력단자에 제공하기 위한 전류원과, 입력신호를 결합용 입력단자를 포함하는 입력단자로의 제1전류통로와, 출력단자와 출력단자에 압력단자를 결합하는 입력단자로의 제2전류통로에 의해서, 정전류와 입력전류의 차로 이루어지는 출력신호의 AC성분에 의해 변조된 DC성분을 가지는 입력신호용 전류미러와, 제어단자는 입력단자에 연결되고 출력은 일정입력단자 전압을 유지하기 위해 고 이득피이드백을 제공하기 위한 제1트랜지스터의 제어소자에 연결된 제2트랜지스터로 이루어져, 저 입력임피던스와 출력신호의 낮은 고조파왜곡을 제공하는 증폭기에 의해 실행된다.

이하 참고도면에 따라 본 발명의 실시예를 설명한다.

아래에 기술한 특수한 전류미러는 P채널 트랜지스터를 이용하는 모스기술로 특별히 설계된다. 그러나 본 발명은 또한 N채널 소자나 바이폴라트랜지스터를 이용하는 등가회로를 제공한다. 개별 트랜지스터의 형태가 제어단자(게이트 또는 베이스)와 1차단자(에미터와 콜렉터 또는 소오스와 드레인)를 가지므로 바이폴라 트랜지스터의 직접적인 대체가 가능하다.

이러한 전류미러에서 입력전류와 출력전류는 DC성분과 AC성분을 갖는다.

바람직한 실시예에서 AC성분이 특정화된 THD내에서 입·출력이 같아야만 DC성분이 같아지게 된다.

제4도에서 도시하고 있는 바와 같이, P채널 모스 전류미러는 비이상적인 전류원(10)을 포함한다. 이 전류원은 입력단자(12)에 전류를 공급하는 공급전압(V)에 연결된 유한출력임피던스를 갖는다. 트랜지스터(14)는 요망하는 고출력임피던스를 제공하기 위해서 입력단자(12)와 출력단자(16)사이에 연결된다.

내부 피이드백은 입력이 입력단자(12)에 연결되고 출력이 트랜지스터(14)의 게이트에 연결되는 증폭기(18)로 마련된다. 증폭기(18)를 통하여 공급전압(V)에 입력단자(12)를 연결하는 것으로 입력단자는 공급전압에서 1Vgs를 유지할 수 있다. 증폭기전압은 트랜지스터(14)를 통하여 입력단자(12)로 피이드백되므로 입력을 실질적인 정전압으로 유지할 수 있게 된다.

바람직한 형태로 전류원(10)의 전류는 입력신호의 2배 DC성분이므로 입·출력신호는 AC변조없이 소오스전류로 고르게 분배될 수 있다. 동시에 AC신호는 입력의 DC성분에 더해지고 같은 신호가 출력에 차감되므로 AC성분은 위상반전없이 같아지게 된다.

따라서 DC성분 I와 AC성분 i를 가지는 입력신호에 대해 전류원(10)은 전류 2I를 공급하고 출력신호는 I-i가 될것이다. 대안으로 전류원(10)은 I보다 큰 전류로 마련될 수 있으며, AC성분이 전류원(10)의 전류와 DC성분사이의 차보다 크지 않는 한 출력신호에 정확히 나타나게 된다.

단일의 트랜지스터증폭기(18)를 이용하는 상기 전류배열은 기본적인 전류원(제1도)를 대략 50배정도 능가하는 윌슨 전류미러에 유사한 출력임피던스를 가진다.

본 회로는 요망하는 출력임피던스를 나타내며 입력전압을 공급전압(V)의 Vgs내에서 얻을 수 있다.

본 회로의 입력임피던스는 증폭기(18)로부터 트랜지스터(14)의 게이트에 이르는 국부피이드백으로 줄어들게 된다.

이 국부 피이드백은 대략 50의 이득을 가지며 그의 총량으로 회로의 입력임피던스를 주인다.

따라서 트랜지스터(14)의 소오스전류의 변화는 입력단자 전압(제3도의 접힌 캐스코우드회로에 비교됨)에 거의 영향하지 않는 50배를 가진다.

비이상적 전류원(10)의 에러전류는 신호전류에 대하여 매우 작아서 0.1퍼어센트의 THD를 얻을 수 있다.

그 입력전압은 공급전압의 1Vgs내로 얻을 수 있다.

본 회로는 모든 요망하는 필요성을 충족한다.

제5도는 P채널 전류미러(20)의 상세를 나타낸다.

전류원은 간단한 미러로써 구성되며, 양게이트들은 제2트랜지스터(24)의 드레인에 연결되고 양소오스는 공급전압(V)에 연결된 제1,2트랜지스터(22,24)로 이루어진다.

제2트랜지스터(24)는 트랜지스터정수 W/L을 가지고, 제1트랜지스터(22)는 트랜지스터정수 2W/L을 가지므로 이 회로에서는 제1트랜지스터(22)의 전류는 제2트랜지스터(24)의 2배 전류를 가지게 된다. 증폭트랜지스터(18)과 마찬가지로 트랜지스터(14) 또한 트랜지스터정수 W/L를 가진다.

증폭트랜지스터(18)의 소오스는 공급전압(V)에 연결되고 그의 드레인은 트랜지스터(14)의 게이트에 연결된다.

증폭트랜지스터(18)의 게이트는 입력단자(12)에 연결되므로 입력단자는 공급전압(V)으로부터 1Vgs가 된다. 각 트랜지스터(18,24)는 전류원(28,30)에 연결한 드레인을 가지며, 각기 각각의 입력신호의 DC성분에 동등한 전류 I를 제공한다.

입력신호는 전류 I를 제공하는 유사전류원(32)와 전류 i를 가지는 AC원(34)에 의해 발생됨을 나타내고 있다. 전류원(28,30,32)은 모두 같은 전류 I를 가지므로 각기 같은 전류를 정밀하게 만들기 용이하다.

전류원(28)은 전류 I를 가질 필요는 없으며, 다른 값으로 선택될 수도있다. 전류원(30) 또한 전류값 I를 가질 필요는 없으나 적정 다이내믹레인지는 그값에서 얻어지게 된다.

출력단자(16)는 저항(26)을 통하여 그라운드에 연결되므로 출력전류에 비례하는 전압이 출력단자(16)에 나타나게 된다.

작용에 있어서, 제2트랜지스터(24)를 통하여 당겨지는 전류는 입력단자(12)에 공급되는 2I전류로 제1트랜지스터(22)에 나타나게 된다. 입력신호 I+i는 입력단자(12)로 흐르는 전류이므로 나머지 전류 I-i는 트랜지스터(14)를 통하여 통과하여 출력전류로 된다.

전류의 변화에 대한 입력단자전압은 제1트랜지스터(22)의 관통전류에 영향하는 경향이 있다. 그러나 증폭기(18)를 통한 내부 피이드백은 전압변화를 저지한다.

즉, 입력단자(12)의 저전압은 고전압이 트랜지스터(14)의 게이트로의 피이드백에 기인하여 트랜지스터(14)의 소오스에 반사되는 증폭트랜지스터(18)의 드레인의 고전압을 가져온다.

Claims (6)

1. AC성분으로 변조된 DC성분을 가지는 입력신호를 나르는 입력단자(12)를 포함하는 제1전류통로와 ; 제어소자를 가지며 출력단자에 입력단자를 연결하는 트랜지스터 (14)와 출력단자(16)를 포함하는 제2전류통로와 ; 정전류를 입력단자(12)에 연결하기 위하 전류원(10) ; 을 포함하는 낮은 전 고조파 왜곡출력신호를 발생하기 위한 전류미러에 있어서, 입력신호의 DC성분보다 큰 정전류와 ; 입력신호와 정전류의 차 및 정전류와 입력신호의 합 값중 어느하나로되는 출력신호와 ; 입력단자(12)로의 입력을 가지며 입력단자의 정전압을 유지하기 위해 고 이득피이드백을 제공하기 위한 트랜지스터(14)의 제어소자에 출력이 연결된 증폭기(18) ; 에 의해 출력신호의 낮은 고조파왜곡을 가져오는 것을 특징으로 하는 전류미러.
2. 제1항에 있어서, 증폭기(18)는 입력신호의 저입력임피던스를 제공하기 위해 입력단자에 제어단자가 연결된 다른 트랜지스터로 구성되는 전류미러.
3. 제2항에 있어서, 증폭기(18)의 트랜지스터는 입력단자(12)전압이 증폭기(18)의 트랜지스터의 제어단자와 1차단자사이의 전압강하로 고정전압을 분배하도록 고정전압공급단자(V)에 연결된 1차단자를 가지는 전류미러.
4. 제1항 내지 제3항중 어느한항에 있어서, 전류원은 DC성분의 2배값의 전류를 공급하는 것으로 출력신호는 입력신호와 같은 DC성분과 입력신호의 절대값과 같은 AC성분을 가지는 전류미러.
5. 제2항에 있어서, 전류미러는 트랜지스터정수 W/L을 가지며 입력신호의 DC성분과 같은 정전류를 가져오는 제3트랜지스터(24)와, 트랜지스터정수 2W/L을 가지며 제3,4트랜지스터의 양 소오스는 공급전압(V)에 연결되는 제3,4트랜지스터의 양 게이트는 제4트랜지스터가 제3트랜지스터의 2배 전류를 나르도록 제3트랜지스터의 드레인에 연결되고 제4트랜지스터의 드레인은 입력단자에 연결된 제4트랜지스터(22)를 포함하는 모스 전류미러.
6. DC성분과 AC성분을 가지는 입력신호용 입력단자(12)를 포함하는 공급전압의 1Vgs내의 입력신호로 동작시키기 위한 C모스전류미러에 있어서, 2W/L채널 정수를 가지는 제1트랜지스터(22)와, W/L채널 정수를 가지는 제2,3,4트랜지스터(24,14,18)와, 소오스는 공급전압(V)에 연결되고 드레인은 입력단자(12)를 포함하는 제1노드에 연결되는 제1트랜지스터(22)와, 공급전압(V)과 전류원(30)사이에 연결되며 그의 드레인이 그의 게이트와 제1트랜지스터(22)의 게이트에 연결되며 두배의 DC성분 전류의 흐름이 제1트랜지스터에서 발생되도록 전류원은 입력신호의 DC성분과 같은 전류를 가지는 제2트랜지스터(24)와, 제1노드와 출력단자(16)사이에 연결되는 제3트랜지스터 (14)와, 공급전압(V)과 기준공급전류(28)사이에 연결되며 그의 게이트는 제1노드에 연결되고 그의 드레인은 실질적으로 일정노드전압을 유지하기 위해 피이드백을 제공하는 제3트래지스터(14)의 게이트에 연결되는 제4트랜지스터(18)를 특징으로 하는 C모스전류미러.

Images