JPH02224410A - 低ひずみ電流ミラー回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、出力信号の全高調波ひずみが小さい電流ミラ
ー回路に関し、特に高出力インピーダンスを有し、かつ
入力電圧を電源電圧に近似し得る電ｔ！Ｌξラー回路に
関する。

［従来の技術］ ここで提供する電流ミラー回路は、特定要件付きのアプ
リケーションに向けられたものである。

このアプリケーションの要求する条件の１つは、従来の
フィードバック技術を使用せずに全高調波ひずみ（ＴＨ
Ｄ）を０．１％未満にすることであり、他の１つは入力
信号を電源電圧に対してＶｇｓ（ゲート・ソース間電圧
）１個分以内に近似できることである。低ＴＨＤ要件付
きＭＯＳ（金属酸化物半導体）型電流ミラー回路のほと
んどは、高利得段と関連して使用され、標準フィードバ
ック技術を利用する。この方式に使われる回路の有効ひ
ずみは、全回路利得で出力電流ミラー回路のひずみを徐
した値である。したがって、標準フィードバック設計を
用いると、通常は出力信号のひずみを１０％とし、全回
路利得を１００とすることによって０．１％仕様のＴＨ
Ｄを達成できる。そのようなひずみ要件を充足すると同
時に、入力電圧を電源電圧に対してＩＶＧＳ以内の電圧
に近似できるような新規の回路が開発されなければなら
かった。標準フィードバック技法は使えなかった。

これまで多数の標準型電流ミラー回路が色々な用途に使
われてきたが、これらは様々な理由から容認されないこ
とが判明している。これらの回路の幾つかについては、
新規な回路の開発が必要になった理由を示すために、ま
たこの特別な技法が他と異なる理由を明らかにするため
に、以下で紹介する。これら回路のいずれも、Ｐチャン
ネル型ＭＯ８）ランジスタを用いる回路として図示され
ている。

第１図は、基本的な電流ミラー回路として知られている
回路の一つを示す。この回路は、２つの整合トランジス
タＰ１．Ｐ２で構成され、一方のトランジスタＰＩのゲ
ート・ドレイン間を接続して他方トランジスタＰ２のゲ
ート電圧を設定する。

−次モデルのＭＯＳデバイスは、飽和状態においてドレ
イン電圧に依存しない。しかし、どんな回路にも幾らか
の有限な出力インピーダンスがあるこの出力インピーダ
ンスは、ドレイン電圧の関数として他方のトランジスタ
Ｐ２のドレイン電流に変調を起こす。この有限な出力イ
ンピーダンスはＩＶｒｓｓ（実効電圧）の信号揺れを伴
って回路のＴＨＤを約１．５％に制限する。

第２図は、第２の従来回路としてウィルソン電流ミラー
回路を示す。この回路は、３個の整合トランジスタＰ３
〜Ｐ５で構成される。トランジスタＰ３が電圧源と信号
入力端子との間に接続されることにより、信号電流がト
ランジスタＰ３を介して電圧源に引っばられる。別の経
路においてトランジスタＰ４．Ｐ５が電圧源と出力端子
との間に直列接続され、これらのトランジスタＰ４．Ｐ
５を流れる電流が出力信号電流となる。トランジスタＰ
５のドレインはトランジスタＰ３．Ｐ４のそれぞれのゲ
ートに結合され、トランジスタＰ５のゲートはトランジ
スタＰ３のドレインに結合される。

トランジスタＰ３に対するゲート電圧は、トランジスタ
Ｐ３のドレインからトランジスタＰ５のＶｇｓを経由す
るフィードバックにより設定される。

トランジスタＰ３のゲート電圧はトランジスタＰ４のゲ
ート・ドレイン間電圧でもあり、これによってトランジ
スタＰ３．Ｐ４のそれぞれの電流が整合される。出力電
流は、トランジスタＰ３．Ｐ４の電流と同一の電流が流
れるトランジスタＰ５より取り出される。トランジスタ
Ｐ５のドレイン電圧に大きな変動が生ずると、トランジ
スタＰ３．Ｐ４によって設定される電流には非常に小さ
な影響しか出ない。したがって、この段の出力インピー
ダンスは第１図の基本的Ｐチャンネル・ミラー回路のそ
れよりも格段に大きい。前述した回路に対するこの回路
の出力インピーダンス改善の量は、トランジスタＰ３の
相互コンダクタンスにトランジスタＰ３の出力インピー
ダンスを乗算したものの逆数に等しい。これによれば、
適正なアノ１イスサイズでは約５０倍の改善が得られる
。この回路のひずみは、第１図の基本的電流ミラー回路
のＴＨＤを（出力インピーダンスの改善による）５０で
徐した値にほぼ等しい。ウィルソン・電流ミラー回路は
０．１％ＴＨＤの達成に必要な出力インピーダンスを与
えるが、しかし、その入力電圧は電源電圧に対して２Ｖ
ＧＳ以内まで近似し得るにすぎない。これは、本アプリ
ケージジンでは許容されない。

第３の従来技術の回路は、第３図に示すような折り返し
カスケード型電流ミラー回路である。この回路は、３つ
の整合されたトランジスタＰフ〜Ｐ９と１つの２倍トラ
ンジスタＰ６とで構成される。すなわち、トランジスタ
Ｐフ〜Ｐ９は幾何学的に同一のトランジスタで、同一の
幅対長さ比Ｗ／Ｌを有するのに対して、トランジスタＰ
６の幅対長さ比は２Ｗ／Ｌであり、これにより同一の電
圧が印加されるとトランジスタＰ８にはトランジスタＰ
７〜Ｐ９の２倍の電流が流れるようになっている。基準
電流は、トランジスタＰ　７．Ｐ　９を介して確立され
、入力電流のＤＣ成分と等しい値に設定される。しかし
て、このＤＣ電流の２倍の電流がトランジスタｐＨｉに
得られる。信号電流は、トランジスタＰ８のソースとト
ランジスタＰ６のドレインとに供給される。この信号の
ＡＣ電流はトランジスタＰ８を流れる電流を変調する（
このＡＣ電流の最大値はＤＣ電流よりも少ないものとす
る）。この段の出力はトランジスタＰ８のドレインであ
る。この回路の出力インピーダンスは、基本電流源に対
して約５０倍の改善度をもつウィルソン電流ミラー回路
のそれと略々同じである。

この回路は所望の出力インピーダンスを示し、その入力
電圧を電源電圧に対してＶｇｓ−Ｖｔ　　（）ランジス
タのしきい値電圧）以内に近づけることが可能である。

この回路の問題点は、回路の入力インピーダンスがトラ
ンジスタＰ８の相互コンダクタンスの逆数に略々等しい
ことである。トランジスタＰ８の電源電圧変動はトラン
ジスタＰＧのドレイン電圧を変調する。この変調によっ
て信号電流の関数としてのエラー電流が生じ、これがひ
ずみの原因となる。この回路は、入力インピーダンスが
高いため、基本的電流ミラー回路に対してＴＨＤＩＯの
改善を与えるにすぎない。これでは、所要の仕様を満足
するには不十分である。

したがって、本発明の目的は、全高調波ひずみが０．１
％以下で、従来のフィードバック方式を使わず、出カイ
、ンビーダンスが高（、入力信号を電源電圧に対して１
Ｖｇｓ以内に近づけられる電流ミラー回路を提供するこ
とである。

［課題を解決するための手段］ この目的を達成するために、本発明による電流ミラー回
路は、請求項１の特徴部分に規定された事項によって従
来技術から特徴づけられる。

本発明を実施する電流ミラー回路は、ＡＣ成分によって
変調されたＤＣ成分を有する入力信号に対する回路であ
って、入力信号のＤＣ成分よりも大きな定電流を入力端
子に与える電流源と、入力信号に結合するための入力端
子を含む入力端子からの第１の電流経路と、出力端子を
含む入力端子からの第２の電流経路と、入力端子を出力
端子に接続し、これによって出力信号を定電流と入力端
子との差とする第１のトランジスタと、入力端子に接続
された制御端子と第１のトランジスタの制御端子とに接
続された出力とを有する第２のトランジスタを含み、入
力端子電圧を一定に維持するよう高利得のフィードバッ
クを与え、これにより出力信号に出る高調波ひずみを小
さくする増幅器とを具備する。

［実施例コ 以下、添付図を参照して本発明の詳細な説明する。

以下に説明する特定の電流ミラー回路は、Ｐチャンネル
型トランジスタを使うＭＯ８技術用に特別に設計されて
いる。しかし、本発明は、この回路と等価で、Ｎチャン
ネル型デバイスまたはバイポーラ型トランジスタを用い
る回路にも同様に適用可能である。どのタイプのトラン
ジスタにも制御端子（ゲートまたはベース）と主端子（
エミッタ、コレクタまたはソース、ドレイン）があるの
で、バイポーラ型デバイスへ直接置換することが可能で
ある。この電流ミラー回路において、入力電流および出
力電流のいずれにもＤＣ成分とＡＣ成分が含まれる。Ａ
Ｃ成分は仕様のＴＨＤ以内に入力と出力とで同一になら
なければならず、好適な実施例ではＤＣ成分も入力と出
力とで等しくなる。

第４図に示すＰチャンネル型ＭＯ８電流ミラー回路は、
有限の出力インピーダンスをもつ非理想的な電流源１０
を、入力端子１２に電流を供給する電圧源Ｖに接続して
なる。トランジスタ１４は入力端子１２と所要の高出力
インピーダンスを与える出力端子１６との間に接続され
る。増幅器１８は、内部フィードバックを与えるもので
、電源電圧に接続されるとともに、その入力は入力端子
１２に接続され、その出力はトランジスタ１４のゲート
に接続される。入力端子１２は、増幅器１８を介して電
源電圧に接続されることにより、電源電圧から１Ｖｇｓ
以内の電圧に維持される。増幅器の電圧はトランジスタ
１４を介して入力端子１２にフィードバックされ、これ
により入力が略々一定な電圧に維持される。好適な形態
において、電流源１０からの電流は入力信号のＤＣ成分
の２倍の大きさであり、これによってＡＣ変調の点を除
き電源電流は入力信号と出力信号とに相等しく部分され
る。ＡＣ信号が入力のＤＣ成分に加算されると、それと
等しい信号が出力から減算され、その結果位相反転の点
は除いて入力と出力とでＡＣ成分が同一になる。しかし
て入力信号がＤＣ成分ＩおよびＡＣ成分ｉを有する場合
、電流源１０は電流２■を供給し、出力信号はＩ−ｉと
なる。

あるいは、電流源１０はＩよりも大きな任意の電流を供
給してもよく、その場合ＡＣ成分が電流源１０の電流と
ＤＣ成分との差より大、きなものでない限り、出力信号
にＡＣ成分が忠実に映される。

１個のトランジスタ増幅器１８を用いたこの回路構成の
出力インピーダンスは、基本電流源（第１図）に対して
約５０倍の改善度をもつウィルソン電流ミラー回路のそ
れと略々同じである。この回路では、任意の出力インピ
ーダンスが可能で、入力電圧を電源電圧Ｖに対してＶｇ
ｓ以内に近づけることができる。この回路の入力インピ
ーダンスは、増幅器１８からトランジスタ１４のゲート
への局部フィードバックによって減少する。この局部フ
ィードバックは、利得が約５０で、その利得により回路
の入力インピーダンスを下げる。これにより、トランジ
スタ１４のソース電流の変化は（第３図の折り返しカス
ケード型回路の場合と比較して）約５０倍少ない影響を
入力端子電圧に及ぼす。したがって、非理想的電流源１
０の誤差電流は信号電流に対して極めて小さく、０．１
％のＴＨＤを達成することができる。そして、入力電圧
を電源電圧に対して１ＶｇｓＶｇｓ以内けることができ
る。この回路は所望の要件を全て満たす。

第５図は、Ｐチャンネル型電流ミラー回路２０を詳細に
示す。この回路の電流源は、１つの電流ミラー回路とし
て組み込まれ、第１のトランジスタ２２と第２のトラン
ジスタ２４を備え、それらトランジスタのそれぞれゲー
トを第２トランジスタ２４のドレインに接続するととも
に、それぞれのソースを電圧源Ｖに接続してなる。第２
トランジスタ２４のトランジス゛り定数はＷ／Ｌで、第
１トランジスタ２２のトランジスタ定数は２Ｗ／Ｌであ
り、これにより、この回路では第１トランジスタ２２の
電流が第２トランジスタ２４の電流の２倍の大きさにな
る。トランジスタ１４および増幅トランジスタ１８のト
ランジスタ定数はそれぞれＷ／Ｌでよい。増幅トランジ
スタ１８のソースは電圧源Ｖに接続され、そのドレイン
はトランジスタ１４のゲートに接続される。増幅トラン
ジスタ１８のゲートは入力端子１２に接続され、これに
より入力端子１２は電圧源ＶからｉＶｇｓＶｇｓ以内。

トランジスタ１８．２４のそれぞれのドレインは、各々
入力信号のＤＣ成分に等しいＩの電流を与える電流源２
８．３０に接続される。入力信号は、それら電流源と同
様に電流Ｉを与える電流源３２と電流ｉを有するＡＣ源
３４とから生成されるものとして図示されている。これ
ら電流源２Ｂ、３０．３２のすべてが同一の電流Ｉを与
えるので、各々において正確に同一の電流を生成するの
は容易なことである。電流源２８は、電流Ｉだけをもつ
必要もなく、別の値の電流を選ぶことが可能である。電
流源３０も電流値Ｉだけをもつ必要がなく、その値に最
適なダイナミック・レンジが得られる。出力端子１８は
抵抗器２Ｂを介してアースに接続されることにより、こ
の出力端子には出力電流に比例した電圧が現れる。

動作において、第２トランジスタ２４を流れる電流■は
第１トランジスタ２２に電流２■として映り、この電流
２Ｉが入力端子１２に供給される。

そして、入力端子１２から入力信号１＋ｉが流出し、残
りの電流Ｉ−ｉはトランジスタ１４を通り抜けて出力電
流となる。電流の変化によって入力端子電圧が何らか変
動しようとすると、それにより第１トランジスタ２２の
電流は影響されても、増幅トランジスタ１８を通る内部
フィードバラ、りがそのような任意の電圧変動に抵抗す
る。すなわち、入力端子１２で電圧が下がると、増幅ト
ランジスタ１８のドレイン電圧が上がり、この電圧上昇
がトランジスタ１４へのフィードバックにょうてトラン
ジスタ１４のソースに映る。

【図面の簡単な説明】

第１図、第２図および第３図は、それぞれ従来の電流ミ
ラー回路を示す回路図、 第４図は、本発明による電流ミラー回路を示す回路図、 第５図は、第４図の電流ミラー回路の特別な構成を示す
回路図である。 １０・・・・電流源、 １２・・・・入力端子、 １６・・・・出力端子、 １８・・・・増幅器、 ２０・・・・Ｐチャンネル型電流ミラー回路、２２・・
・・第１のトランジスタ、 ２４・・・・第２のトランジスタ、 ２Ｂ・・・・抵抗器、 ２８．３０・・・・電流源、 ３２・・・・電流源、 ３４・・・・ＡＣ源、 ■・・・・電圧源。

Claims (1)

1. 【特許請求の範囲】 １、ＡＣ成分によって変調されたＤＣ成分を有する入力
   信号を通す入力端子（１２）を含む第１の電流経路と、
   出力端子（１６）を含む第２の電流経路と、前記入力端
   子を前記出力端子に結合するとともに制御素子を有する
   トランジスタ（１４）と、前記入力端子（１２）に一定
   の電流を与えるための電流源（１０）とを備えた、全高
   調波ひずみの小さい出力信号を生成する電流ミラー回路
   において、 前記定電流は前記入力信号のＤＣ成分よりも大きく、前
   記出力信号は前記入力信号と前記定電流との差であるか
   、もしくは前記定電流と前記入力信号とを合わせた値で
   あり、前記入力端子（１２）に接続された入力と前記ト
   ランジスタ（１４）の制御素子に接続された出力とを有
   する増幅器（１８）が備えられ、この増幅器が前記入力
   端子を一定の電圧に維持するよう高利得のフィードバッ
   クを与え、これにより前記出力信号に生ずる高調波ひず
   みを小さくするようにしたことを特徴とする電流ミラー
   回路。 ２、前記増幅器（１８）には、その制御端子が前記入力
   端子に接続され、これによって前記出力信号に低い入力
   インピーダンスを与える別個のトランジスタが含まれる
   請求項１に記載の電流ミラー回路。 ３、前記増幅器（１８）のトランジスタは、定電圧供給
   端子（Ｖ）に接続された主端子を有し、これにより前記
   入力端子（１２）の電圧は前記制御端子と前記増幅器（
   １８）のトランジスタの主端子との間の電圧降下だけ前
   記定電圧より離れる請求項２に記載の電流ミラー回路。 ４、前記電流源は前記ＤＣ成分の２倍の値をもつ定電流
   を与え、これにより前記出力信号のＤＣ成分は前記入力
   信号のそれに等しく、前記出力信号のＡＣ成分は絶対値
   において前記入力信号のそれに等しい請求項１ないし３
   のいずれかに記載の電流ミラー回路。 ５、前記電流源は、トランジスタ定数がＷ／Ｌで前記入
   力信号のＤＣ成分に等しい定電流を流す第３のトランジ
   スタ（２４）と、トランジスタ定数が２Ｗ／Ｌの第４の
   トランジスタ（２２）とを有するＭＯＳ電流ミラー回路
   であって、それら第３および第４のトランジスタのそれ
   ぞれのソースは電圧源（Ｖ）に接続されるとともに、そ
   れらトランジスタのそれぞれのゲートは第３のトランジ
   スタのドレインに接続され、これによって第４のトラン
   ジスタは第３のトランジスタの２倍の電流を流し、第４
   のトランジスタのドレインは前記入力端子に接続される
   請求項２に記載の電流ミラー回路。 ６、ＤＣ成分とＡＣ成分を含む入力信号のための入力端
   子（１２）を有し、電源電圧（Ｖ）に対して１Ｖｇｓ以
   内に近似した入力信号で動作するためのＣＭＯＳ電流ミ
   ラー回路（２０）において、チャンネル定数が２Ｗ／Ｌ
   で、電圧源（Ｖ）に接続されたソースと前記入力端子（
   １２）を含む第１のノードに接続されたドレインとを有
   する第１のトランジスタ（２２）と、 チャンネル定数がＷ／Ｌで、前記電圧源（Ｖ）と前記入
   力信号のＤＣ成分に等しい電流を与えることにより前記
   ＤＣ成分の２倍の定電流を前記第１のトランジスタに確
   立せしめる電流源（３０）との間に接続され、自己のゲ
   ートに接続されるとともに第１のトランジスタ（２２）
   のゲートに接続されたドレインを有する第２のトランジ
   スタ（２４）と、 チャンネル定数がＷ／Ｌで、前記第１のノードと出力端
   子（１６）との間に接続された第３のトランジスタ（１
   ４）と、 チャンネル定数がＷ／Ｌで、前記電圧源（Ｖ）と基準電
   流源（２８）との間に接続され、前記第１のノードに接
   続されたゲートと前記第３のトランジスタ（１４）のゲ
   ートに接続されたドレインとを有し、前記ノードの電圧
   を略々一定に維持するためのフィードバックを与える第
   ４のトランジスタ（１８）と、 を具備することを特徴とするＣＭＯＳ電流ミラー回路（
   ２０）。