JP2010171533A - 電流モードad変換器 - Google Patents
電流モードad変換器 Download PDFInfo
- Publication number
- JP2010171533A JP2010171533A JP2009010127A JP2009010127A JP2010171533A JP 2010171533 A JP2010171533 A JP 2010171533A JP 2009010127 A JP2009010127 A JP 2009010127A JP 2009010127 A JP2009010127 A JP 2009010127A JP 2010171533 A JP2010171533 A JP 2010171533A
- Authority
- JP
- Japan
- Prior art keywords
- current
- current mode
- converter
- mode
- adc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 34
- 238000010586 diagram Methods 0.000 description 35
- 238000000034 method Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 13
- 230000000694 effects Effects 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 9
- YBIDYTOJOXKBLO-USLOAXSXSA-N (4-nitrophenyl)methyl (5r,6s)-6-[(1r)-1-hydroxyethyl]-3,7-dioxo-1-azabicyclo[3.2.0]heptane-2-carboxylate Chemical compound C([C@@H]1[C@H](C(N11)=O)[C@H](O)C)C(=O)C1C(=O)OCC1=CC=C([N+]([O-])=O)C=C1 YBIDYTOJOXKBLO-USLOAXSXSA-N 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 241000256683 Peregrinus Species 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】差動信号の入力アナログ電圧値を作動信号の入力アナログ電流値に変換するVIコンバータ10と、1.5ビットの冗長変換機能を有し、VIコンバータの出力である差動信号の入力アナログ電流値をAD変換する電流モードパイプライン型ADコンバータ15とを備え、VIコンバータ10は、電圧利得が−A倍のアンプと、アンプの入力をソースに接続し、アンプの出力をゲートに接続し、負帰還をかけたトランジスタと、抵抗と、定電流源とを含んで構成される。
【選択図】図1
Description
従来の電流モードAD変換器では、VIC内のトランジスタサイズを設定する際、チャネル長変調効果の影響を考慮しておらず、トランジスタのチャネル長をプロセスが提供可能な最小サイズよりも十分に大きくすることで、その影響を抑制している。サイズの大きなトランジスタの使用は、回路の寄生容量の増大を招く。その結果、帯域の劣化につながり、微細プロセスの利点を生かすことができないので、望ましくない。
図1は、本発明の実施の形態1における電流モードADCの構成図である。この電流モードADCは、VIC10、および電流モードパイプライン型ADC15で構成される。さらに、電流モードパイプライン型ADC15は、電流モードSH回路11、(N−2)段縦続接続された1.5ビットパイプラインステージ12、2ビットフラッシュ型ADC13、およびロジック14で構成される。
Vinp=VDM/2+VCM
Vinn=−VDM/2+VCM
である。上式(2)の右辺第1項は、出力差動電流の差動成分、第2項は、同相成分である。Vinn側も同様にして、下式(3)が出力として得られる。
図5は、本発明の実施の形態2における電流モードADCの構成図、および1.5ビットパイプラインステージ51のブロック図である。この電流モードADCは、VIC10、および電流モードパイプライン型ADC52で構成される。さらに、電流モードパイプライン型ADC52は、電流モードSH回路50、(N−2)段縦続接続された1.5ビットパイプラインステージ51、2ビットフラッシュ型ADC13、およびロジック14で構成される。
図8は、本発明の実施の形態3における電流モードADCの構成図、および1.5ビットパイプラインステージ70のブロック図である。この電流モードADCは、VIC10、および電流モードパイプライン型ADC72で構成される。さらに、電流モードパイプライン型ADC72は、電流モードSH回路11、(N−2)段縦続接続された1.5ビットパイプラインステージ70、2ビットフラッシュ型ADC71、およびロジック14で構成される。
図10は、本発明の実施の形態4における電流モードADCの構成図である。先の実施の形態1における図1中の電流モードパイプライン型ADC15の構成と比較すると、本実施の形態4における図10中の電流モードパイプライン型ADC91の構成は、動作させるパイプラインステージ数を制御する制御回路90がさらに追加されている点が異なる。
図11は、本発明の実施の形態5における電流モードADCの構成図である。図11の電流モードADCは、フラッシュ型であり、電流モードSH回路50、並列に(2N−1)個並べられた電流コンパレータ100、およびエンコーダ101で構成されている。まず始めに、入力差動電流は、電流モードSH回路50によってサンプリングされる。そして、その出力は、並列に(2N−1)個並べられた電流コンパレータ100にそれぞれ入力される。
図12は、本発明の実施の形態6における電流モードADCの構成図である。図11の電流モードADCは、VIC10、パラレルに並べられたサブADC15、およびタイムインターリーブ制御回路110で構成される。
Claims (6)
- 差動信号の入力アナログ電圧値を作動信号の入力アナログ電流値に変換するVIコンバータと、
1.5ビットの冗長変換機能を有し、前記VIコンバータの出力である前記差動信号の入力アナログ電流値をAD変換する電流モードパイプライン型ADコンバータと
を備えた電流モードAD変換器であって、
前記VIコンバータは、
電圧利得が−A倍のアンプと、
前記アンプの入力をソースに接続し、前記アンプの出力をゲートに接続し、負帰還をかけたトランジスタと、
抵抗と、
定電流源と
を含んで構成されることを特徴とする電流モードAD変換器。 - 請求項1に記載の電流モードAD変換器において、
前記電流モードパイプライン型ADコンバータは、前記VIコンバータの出力である前記差動信号の入力アナログ電流値のそれぞれをサンプル期間でサンプリングし、ホールド期間で一定値に保持する電流モードサンプルホールド回路を含み、
前記電流モードサンプルホールド回路は、スイッチ用トランジスタをゲート間に挟んだカレントミラーペアのうち、コピーする側に2つのトランジスタを用意し、前記2つのトランジスタのアスペクト比を1:2とし、前記2つのトランジスタに流れる電流の差を出力する回路構成を有し、前記VIコンバータの出力である前記差動信号の入力アナログ電流値に対して作動構成として働く
ことを特徴とする電流モードAD変換器。 - 請求項1または2に記載の電流モードAD変換器において、
前記電流モードパイプライン型ADコンバータは、電流値と参照電流値との大小を比較する電流コンパレータ回路を含み、
前記電流コンパレータ回路は、
差動入力電流から参照電流を足したり引いたりするための定電流源と、
差動電流値と参照電流値との大小を差動電圧値の大小に変換するためにダイオード接続されたトランジスタと、
前記トランジスタにより変換された差動電圧値の大小の比較結果をデジタル信号として出力するためのラッチコンパレータと
を含んで構成されることを特徴とする電流モードAD変換器。 - 請求項1ないし3のいずれか1項に記載の電流モードAD変換器において、
前記電流モードパイプライン型ADコンバータは、動作させるパイプラインステージの数を制御することでAD変換の分解能を適応的に変化させる制御回路をさらに含むことを特徴とする電流モードAD変換器。 - 請求項1ないし4のいずれか1項に記載の電流モードAD変換器において、
前記電流モードパイプライン型ADコンバータを並列に複数個設け、それぞれの電流モードパイプライン型ADコンバータをタイムインターリーブ動作させるタイムインターリーブ制御回路をさらに含むことを特徴とする電流モードAD変換器。 - 請求項5に記載の電流モードAD変換器において、
前記タイムインターリーブ制御回路は、タイムインターリーブ動作させる電流モードパイプライン型ADコンバータの数を適応的に変化させることを特徴とする電流モードAD変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009010127A JP5279521B2 (ja) | 2009-01-20 | 2009-01-20 | 電流モードad変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009010127A JP5279521B2 (ja) | 2009-01-20 | 2009-01-20 | 電流モードad変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010171533A true JP2010171533A (ja) | 2010-08-05 |
JP5279521B2 JP5279521B2 (ja) | 2013-09-04 |
Family
ID=42703263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009010127A Active JP5279521B2 (ja) | 2009-01-20 | 2009-01-20 | 電流モードad変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5279521B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110045206A (zh) * | 2019-04-26 | 2019-07-23 | 紫光测控有限公司 | 用于保护测控装置非冗余ad采集的冗余校验方法及系统 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5672507A (en) * | 1979-11-19 | 1981-06-16 | Nec Corp | Current source circuit |
JPS6374323A (ja) * | 1986-09-18 | 1988-04-04 | Yokogawa Electric Corp | 電流源回路 |
JPH02224410A (ja) * | 1988-12-22 | 1990-09-06 | Delco Electron Corp | 低ひずみ電流ミラー回路 |
JPH08195678A (ja) * | 1995-01-13 | 1996-07-30 | Nec Corp | A/d変換器 |
JP2000509925A (ja) * | 1996-05-07 | 2000-08-02 | テレフオンアクチーボラゲツト エル エム エリクソン(パブル) | アナログ電流をディジタル信号に変換する方法と装置 |
JP2005505183A (ja) * | 2001-10-03 | 2005-02-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アナログデジタル変換器 |
-
2009
- 2009-01-20 JP JP2009010127A patent/JP5279521B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5672507A (en) * | 1979-11-19 | 1981-06-16 | Nec Corp | Current source circuit |
JPS6374323A (ja) * | 1986-09-18 | 1988-04-04 | Yokogawa Electric Corp | 電流源回路 |
JPH02224410A (ja) * | 1988-12-22 | 1990-09-06 | Delco Electron Corp | 低ひずみ電流ミラー回路 |
JPH08195678A (ja) * | 1995-01-13 | 1996-07-30 | Nec Corp | A/d変換器 |
JP2000509925A (ja) * | 1996-05-07 | 2000-08-02 | テレフオンアクチーボラゲツト エル エム エリクソン(パブル) | アナログ電流をディジタル信号に変換する方法と装置 |
JP2005505183A (ja) * | 2001-10-03 | 2005-02-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アナログデジタル変換器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110045206A (zh) * | 2019-04-26 | 2019-07-23 | 紫光测控有限公司 | 用于保护测控装置非冗余ad采集的冗余校验方法及系统 |
CN110045206B (zh) * | 2019-04-26 | 2021-06-29 | 紫光测控有限公司 | 用于保护测控装置非冗余ad采集的冗余校验方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
JP5279521B2 (ja) | 2013-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Pelgrom et al. | Analog-to-digital conversion | |
EP0976198B1 (en) | A method and device to convert an analog current to a digital signal | |
US6366230B1 (en) | Pipelined analog-to-digital converter | |
Yang et al. | A time-based energy-efficient analog-to-digital converter | |
Chang | Design techniques for a pipelined ADC without using a front-end sample-and-hold amplifier | |
US7764215B2 (en) | Multi-stage comparator with offset canceling capacitor across secondary differential inputs for high-speed low-gain compare and high-gain auto-zeroing | |
US6879277B1 (en) | Differential pipelined analog to digital converter with successive approximation register subconverter stages | |
US20080258959A1 (en) | Integrating/SAR ADC and method with low integrator swing and low complexity | |
US6031480A (en) | Method and apparatus for implementing a pipelined A/D converter with inter-stage amplifiers having no common mode feedback circuitry | |
US20040046605A1 (en) | Transconductance amplifiers | |
WO2011126049A1 (ja) | 比較器、差動アンプ回路、ラッチ回路、及びアナログデジタル変換器 | |
Pelgrom et al. | Nyquist analog-to-digital conversion | |
JP5279521B2 (ja) | 電流モードad変換器 | |
Mulder et al. | A 21mW 8b 125MS/s ADC occupying 0.09 mm/sup 2/in 0.13/spl mu/m CMOS | |
US20120092202A1 (en) | Analog to digital converter | |
CN115412095A (zh) | 嵌入流水线式模数转换器(adc)的残差放大器中的离散-时间偏移校正电路 | |
Cho | A power optimized pipelined analog-to-digital converter design in deep sub-micron CMOS technology | |
JP4681622B2 (ja) | Ad変換器 | |
Hui et al. | A CMOS current-mode pipeline ADC using zero-voltage sampling technique | |
Savengsveksa et al. | An 8-b 20-Msample/s pipelined A/D converter in 0.5-/spl mu/m CMOS with 7.8 ENOB | |
Zahrai et al. | A 12b 100ms/s highly power efficient pipelined adc for communication applications | |
Hati et al. | A 55-mW 300MS/s 8-bit CMOS parallel pipeline ADC | |
Harpe et al. | Analog calibration of mismatches in an open-loop track-and-hold circuit for time-interleaved ADCs | |
Azin et al. | An 8-bit 160 MS/s folding-interpolating ADC with optimized active averaging/interpolating network | |
JP2006121307A (ja) | サンプルホールド回路又はそれを用いたad変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130521 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5279521 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |