JP6077927B2 - 記憶装置 - Google Patents

記憶装置 Download PDF

Info

Publication number
JP6077927B2
JP6077927B2 JP2013102028A JP2013102028A JP6077927B2 JP 6077927 B2 JP6077927 B2 JP 6077927B2 JP 2013102028 A JP2013102028 A JP 2013102028A JP 2013102028 A JP2013102028 A JP 2013102028A JP 6077927 B2 JP6077927 B2 JP 6077927B2
Authority
JP
Japan
Prior art keywords
transistor
voltage
oxide
film
writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013102028A
Other languages
English (en)
Other versions
JP2013257933A5 (ja
JP2013257933A (ja
Inventor
塩野入　豊
豊 塩野入
聖子 井上
聖子 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013102028A priority Critical patent/JP6077927B2/ja
Publication of JP2013257933A publication Critical patent/JP2013257933A/ja
Publication of JP2013257933A5 publication Critical patent/JP2013257933A5/ja
Application granted granted Critical
Publication of JP6077927B2 publication Critical patent/JP6077927B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Description

記憶装置及び記憶装置の書き込み方法に関する。
半導体集積回路などに用いられる記憶装置として、例えば揮発性記憶装置であるＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などが挙げられる。ＤＲＡＭは、容量素子に電荷を保持することによって、データを記憶する記憶装置である。
近年、酸化物半導体（ＯＳ：Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）をトランジスタに用いた記憶装置の研究がなされており、ＤＲＡＭと同様の構成で不揮発性の記憶装置が示されている（特許文献１参照。）。酸化物半導体は、広いバンドギャップ（例えば３ｅＶ程度。）を有し、さらに正孔の有効質量が大きいことから、非常に低いオフリーク電流（トランジスタのオフ状態におけるリーク電流。）を示す。そのため、ＤＲＡＭにおけるトランジスタに酸化物半導体を用いることによって、容量素子に保持した電荷を長期間保持することが可能となる。
またＤＲＡＭなどの記憶装置において、データの書き込みを確実に行うため、書き込み電圧を電源電圧から昇圧して用いる方法がある（例えば特許文献２など。）。また、書き込み電圧を昇圧することによって、書き込みに用いるトランジスタのオン電流が増加するため、書き込み時間を短縮することができる。
特開２０１１−１０９０８４号公報 特開２０００−１４９５５１号公報
上記のようにＤＲＡＭの書き込み電圧を昇圧して書き込みを行うと、高電圧による書き込み（容量素子に電荷を貯める。）後の書き込み電圧遮断によって、フィードスルーという現象が発生する。該フィードスルーによって、容量素子に書き込んで保持した電圧が低下してしまう。また、フィードスルーによる電圧の低下は、書き込み電圧を高くするほど大きくなってしまう。
そこで本発明の一態様は、記憶装置における高電圧による書き込みにおいて、保持した電圧がフィードスルーによって低下することを抑制した記憶装置を提供することを課題の一とする。
また本発明の一態様は、記憶装置における高電圧による書き込みにおいて、保持した電圧がフィードスルーによって低下することを抑制した記憶装置の書き込み方法を提供することを課題の一とする。
本発明は、記憶装置へデータを書き込む際に電源電圧から昇圧させた電圧により書き込みを行い、データ確定後は徐々に書き込み電圧を低下させることによって、書き込み時間の短縮と、フィードスルーによる電圧の低下を抑制することを技術思想とする。
本発明の一態様は、書き込み回路と、ビット線と、ワード線と、トランジスタと、容量素子と、を有し、トランジスタのゲートはワード線と電気的に接続され、トランジスタのソース及びドレインの一方はビット線と電気的に接続され、トランジスタのソース及びドレインの他方は容量素子の一方の端子と電気的に接続され、容量素子の他方の端子はグラウンドと電気的に接続され、書き込み回路は、書き込み電圧を保持する素子及び書き込み電圧を保持する素子から徐々に電圧を降下させる回路、を有し、書き込み回路から、ワード線に書き込み電圧が出力される記憶装置である。
本発明の一態様は、上記トランジスタは、酸化物半導体膜を有することが好ましい。それにより、上記記憶装置を不揮発とすることができる。
本発明の一態様は、書き込み回路と、ビット線と、ワード線と、第１のトランジスタと、第２のトランジスタと、を有し、第１のトランジスタのゲートはワード線と電気的に接続され、第１のトランジスタのソース及びドレインの一方はビット線と電気的に接続され、第１のトランジスタのソース及びドレインの他方は第２のトランジスタのゲートと電気的に接続され、書き込み回路は、書き込み電圧を保持する素子及び書き込み電圧を保持する素子から徐々に電圧を降下させる回路、を有し、書き込み回路から、ワード線に書き込み電圧が出力される記憶装置である。
本発明の一態様は、上記第１のトランジスタは、酸化物半導体膜を有することが好ましい。それにより、上記記憶装置を不揮発とすることができる。
本発明の一態様は、第１のトランジスタのソース及びドレインの他方及び第２のトランジスタのゲートと電気的に接続する容量素子を備えてもよい。
本発明の一態様は、書き込み電圧を保持する素子に保持容量素子を用いることができる。また、徐々に電圧を降下させる回路に定電流回路を有することができる。
本発明の一態様は、データを記憶するメモリ素子と、データを書き込むための電圧を供給する書き込み回路と、を有する記憶装置の書き込み方法であって、書き込み回路により、電源電圧から昇圧された電圧をメモリ素子に出力する第１の書き込みステップと、書き込み回路により、昇圧された電圧を徐々に降下させながらメモリ素子に出力する第２の書き込みステップと、を有する記憶装置の書き込み方法である。
本発明の一態様は、第１の書き込みステップを一定時間行った後、第２の書き込みステップを行う記憶装置の書き込み方法としてもよい。
本発明の一態様は、第２の書き込みステップ中に、書き込み回路からの電圧の供給を遮断する記憶装置の書き込み方法としてもよい。
本発明の一態様は、上記メモリ素子は、酸化物半導体膜を有するトランジスタを備えることが好ましい。
本発明の一態様により、記憶装置における高電圧による書き込みにおいて、保持した電圧がフィードスルーによって低下することを抑制した記憶装置を提供することができる。
また本発明の一態様により、記憶装置における高電圧による書き込みにおいて、保持した電圧がフィードスルーによって低下することを抑制した記憶装置の書き込み方法を提供することができる。
本発明の一態様に係る記憶装置の一例を示すブロック図。 本発明の一態様に係る書き込み回路の一例を示す回路図。 本発明の一態様に係る記憶素子の一例を示す回路図。 本発明の一態様に係る記憶装置のタイミングチャート図。 本発明の一態様に係る記憶装置を示す回路図。 本発明の一態様に係る記憶装置を示す回路図。 本発明の一態様に係る記憶装置を示す回路図。 本発明の一態様に係る記憶装置を示す回路図。 書き込み方法におけるフィードスルーによる電圧降下を説明する図。 本発明の一形態に係る記憶装置を示す断面図。
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分または同様な機能を有する部分には、同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
（実施の形態１）
本実施の形態では、本発明の一態様に係る記憶装置について、図１乃至図３を用いて説明する。
図１は複数の書き込み回路１１０及び複数の記憶素子１５０を有する記憶装置１００の例を示す。書き込み回路１１０と記憶素子１５０は、ワード線（ＷＬ）により電気的に接続されている。また、記憶素子１５０はビット線（ＢＬ）と電気的に接続されている。
１つの記憶素子１５０に対して１つの書き込み回路１１０を備える構成としてもよく、図１に示すように、複数の記憶素子に対して１つの書き込み回路を備える構成としてもよい。複数の記憶素子に対して１つの書き込み回路を備える構成とすることによって、記憶装置の面積縮小を図ることができる。
また、記憶素子１５０において用いられるトランジスタに、酸化物半導体膜を有するトランジスタを用いることが好ましい。また、書き込み回路１１０において用いられるトランジスタは、電界効果移動度の高い、単結晶シリコンを有するトランジスタを用いることが好ましいが、一部に酸化物半導体膜を有するトランジスタを用いてもよい。酸化物半導体膜を有するトランジスタは、例えば単結晶シリコンを有するトランジスタによって形成された素子層と、積層させて設けることができる。そのため、記憶装置を小型化することができる。
また、図１に示す記憶装置１００では、記憶素子１５０がマトリクス状に配置した構成を示しているが、これに限定されず、必要に応じて配置を変更すればよい。
書き込み回路１１０は、例えば図２（Ａ）に示すような回路構成とすることができる。書き込み電圧を保持する素子及び該書き込み電圧を保持する素子に保持した電圧を、徐々に降下させる回路を有している。書き込み電圧を保持する素子としては、例えば保持容量素子１１１を用いればよい。徐々に電圧を降下させる回路は、例えば定電流回路１１２を用いればよい。
図２（Ａ）に示すように、書き込み回路１１０は、書き込み電圧ＶＣＣ端子と、第１のトランジスタ１１４と、保持容量素子１１１と、定電流回路１１２と、ＡＮＤ回路１１５と、ＮＯＲ回路１１６と、バッファ１１９と、オペアンプ（ボルテージフォロアともいう。）１１３と、第２のトランジスタ１１７と、第３のトランジスタ１１８と、第１の信号線Ｓｉｇ１と、第２の信号線Ｓｉｇ２と、第３の信号線Ｓｉｇ３と、ワード線ＷＬと、を有する。
第１のトランジスタ１１４、第２のトランジスタ１１７及び第３のトランジスタ１１８は、導通又は非導通を制御するスイッチであればよく、トランジスタ以外の素子を用いても構わない。また、ＡＮＤ回路１１５及びＮＯＲ回路１１６は、回路動作のタイミングを制御するための回路であり、他の論理回路で代替しても構わない。バッファ１１９は、第２のトランジスタ１１７及び第３のトランジスタ１１８の駆動能力が小さい場合（チャネル幅が小さい場合など。）には、特に設けない構成としてもよい。
図２（Ａ）に示す書き込み回路１１０において、書き込み電圧ＶＣＣ端子は第１のトランジスタ１１４のソース及びドレインの一方と接続され、第１のトランジスタ１１４のゲートは第１の信号線Ｓｉｇ１及びＡＮＤ回路１１５の入力端子と接続され、第１のトランジスタ１１４のソース及びドレインの他方は定電流回路１１２、保持容量素子１１１、オペアンプ１１３のプラス端子並びに第２のトランジスタ１１７のソース及びドレインの一方と接続され、第２のトランジスタ１１７のソース及びドレインの他方はグラウンドと接続され、第２の信号線Ｓｉｇ２はＡＮＤ回路１１５の入力端子及びＮＯＲ回路１１６の入力端子と接続され、ＡＮＤ回路１１５の出力端子は定電流回路１１２と接続され、第３の信号線Ｓｉｇ３はＮＯＲ回路１１６の入力端子と接続され、ＮＯＲ回路１１６の出力端子は、バッファ１１９を介して第２のトランジスタ１１７のゲート及び第３のトランジスタ１１８のゲートと接続され、オペアンプ１１３の出力端子はオペアンプ１１３のマイナス端子、第３のトランジスタ１１８のソース及びドレインの一方並びにワード線ＷＬと接続され、第３のトランジスタ１１８のソース及びドレインの他方はグラウンドと接続されている。
また、図２（Ａ）に示すように、電源電圧ＶＤＤを昇圧して生成した書き込み電圧ＶＣＣを、書き込み回路１１０に入力する構成としてもよく、図２（Ｂ）に示すように、書き込み回路１９０内において電源電圧ＶＤＤを昇圧して書き込み電圧ＶＣＣを生成する構成としてもよい。その場合、書き込み回路１９０内に、チャージポンプ１２０及びレギュレータ１２１などの、電源電圧ＶＤＤを昇圧するための回路を設ければよい。
記憶素子１５０は、例えば図３（Ａ）に示すＤＲＡＭのような構成とすることができる。つまり、データを書き込むための書き込みトランジスタ１５１と、データを保持する容量素子１５２と、を有する。
書き込みトランジスタ１５１のゲートはワード線ＷＬと接続され、該ワード線ＷＬは、書き込み回路１１０においてオペアンプ１１３の出力端子と接続されている。書き込みトランジスタ１５１のソース及びドレインの一方は、ビット線ＢＬと接続され、書き込みトランジスタ１５１のソース及びドレインの他方は、容量素子１５２の一方の電極と接続され、容量素子１５２の他方の電極はグラウンドと接続されている。
書き込みトランジスタ１５１には、酸化物半導体膜を有することが好ましい。つまり、書き込みトランジスタ１５１のチャネル形成領域に酸化物半導体膜を用いることによって、オフ電流の小さいトランジスタとすることができる。それにより、容量素子１５２に書き込まれた電圧が、書き込みトランジスタ１５１のオフリーク電流によって低下することを抑制することができる。通常ＤＲＡＭは揮発性の記憶装置であるが、書き込みトランジスタ１５１を、酸化物半導体膜を有するトランジスタとすることによって、不揮発性の記憶装置とすることができる。
また、図３（Ｂ）の記憶素子１６０に示すように、ゲインセルメモリのような構成としてもよい。つまり、データを書き込むための書き込みトランジスタ１５１と、読み出しトランジスタ１６１と、を有する。
書き込みトランジスタ１５１のゲートはワード線ＷＬと接続され、該ワード線ＷＬは、書き込み回路１１０においてオペアンプ１１３の出力端子と接続されている。書き込みトランジスタ１５１のソース及びドレインの一方は、ビット線ＢＬと接続され、書き込みトランジスタ１５１のソース及びドレインの他方は、読み出しトランジスタ１６１のゲートと接続されてフローティングノードＦＮが形成される。
書き込みトランジスタ１５１には、酸化物半導体膜を有することが好ましい。つまり、書き込みトランジスタ１５１のチャネル形成領域に酸化物半導体膜を用いることによって、オフ電流の小さいトランジスタとすることができる。それにより、フローティングノードＦＮに書き込まれた電圧が、書き込みトランジスタ１５１のオフリーク電流によって低下することを抑制することができる。通常ゲインセルメモリは揮発性の記憶装置であるが、書き込みトランジスタ１５１を、酸化物半導体膜を有するトランジスタとすることによって、不揮発性の記憶装置とすることができる。
以上のような構成とすることによって、本実施の形態における記憶装置は、高電圧による書き込みにおいて、保持した電圧がフィードスルーによって低下することを抑制した記憶装置とすることができる。
＜記憶装置への書き込み動作＞本実施の形態の記憶装置１００において、書き込み回路１１０を用いた記憶素子１５０へのデータの書き込み動作について図４乃至図８を用いて説明する。
図４に、記憶装置１００における書き込み動作のタイミングチャート図を示す。書き込みは、記憶素子１５０の情報を０から１すなわちＬ（Ｌｏｗ）からＨ（Ｈｉｇｈ）へ書き換える動作である。図４は、第１の信号線Ｓｉｇ１、第２の信号線Ｓｉｇ２、第３の信号線Ｓｉｇ３、ワード線ＷＬ及びビット線ＢＬに供給される電圧の変化を示すタイミングチャート図である。また、図４に示すタイミングチャート図では、書き込み動作期間を、期間ｔ１、ｔ２、ｔ３及びｔ４に分割して説明する。
なお、図４に示すタイミングチャート図において、Ｈｉｇｈ（Ｈ）信号の電圧は例えばＶＤＤとすればよく、Ｌｏｗ（Ｌ）信号の電圧は例えばグラウンド（ＧＮＤ）とすればよい。また、ＶＣＣは、ＶＤＤよりも高い電圧とすればよい。
まず、期間ｔ１について説明する。また、期間ｔ１における記憶装置１００の状態を図５に示す。図４に示すように、期間ｔ１において、Ｓｉｇ１にＨ、Ｓｉｇ２にＬ、Ｓｉｇ３にＬが入力される。このとき、第１のトランジスタ１１４はｐチャネルトランジスタであるため、ゲートにＨが入力されてオフ状態（非導通状態）となる。Ｓｉｇ１がＨ、Ｓｉｇ２がＬであるため、定電流回路１１２への入力信号はＬとなる。そのため定電流回路１１２はオフ状態となり電流は流れない。Ｓｉｇ２がＬ、Ｓｉｇ３がＬであるため、バッファ１１９の出力はＨとなる。第２のトランジスタ１１７及び第３のトランジスタ１１８は、ｎチャネルトランジスタであるため、ゲートにＨが入力されてオン状態（導通状態）となる。第２のトランジスタ１１７がオン状態となるため、オペアンプ１１３の入力（ＶＩＮ）はグラウンド（ＧＮＤ）に固定される。そのため、オペアンプ１１３の出力と接続されるワード線（ＷＬ）の電圧はオペアンプ１１３の入力（ＶＩＮ）と同じ電圧となり、さらに第３のトランジスタ１１８もオン状態であるためワード線の電圧もＧＮＤとなる。また、ワード線が選択されていない（ＧＮＤである）、つまり書き込み動作期間では無いため、ビット線（ＢＬ）の電圧はＶＤＤ／２の状態である。このように、書き込み動作期間以外では、ビット線はＶＤＤ／２の電圧にプリチャージされている。また、ワード線の電圧はＧＮＤであるため、書き込みトランジスタ１５１はオフ状態であり、容量素子１５２にはＬが保持されている状態となる。
次に期間ｔ２について説明する。また、期間ｔ２における記憶装置１００の状態を図６に示す。図４に示すように、期間ｔ２において、Ｓｉｇ１にＬ、Ｓｉｇ２にＬ、Ｓｉｇ３にＨが入力される。このとき、第１のトランジスタ１１４はｐチャネルトランジスタであるため、ゲートにＬが入力されてオン状態となる。それによって保持容量素子１１１にＶＣＣが充電される。Ｓｉｇ１がＬ、Ｓｉｇ２がＬであるため、定電流回路１１２への入力信号はＬとなる。そのため定電流回路１１２はオフ状態となり電流は流れない。Ｓｉｇ２がＬ、Ｓｉｇ３がＨであるため、バッファ１１９の出力はＬとなる。第２のトランジスタ１１７及び第３のトランジスタ１１８は、ｎチャネルトランジスタであるため、ゲートにＬが入力されてオフ状態となる。そのためオペアンプ１１３の入力はＧＮＤからＶＣＣに遷移する。オペアンプ１１３の出力と接続されるワード線（ＷＬ）の電圧はオペアンプ１１３の入力（ＶＩＮ）と同じ電圧となり、さらに第３のトランジスタ１１８もオフ状態であるためワード線の電圧もＶＣＣとなる。また、ビット線（ＢＬ）の電圧は書き込みの電圧ＶＤＤとなる。また、ワード線の電圧はＶＣＣであるため、書き込みトランジスタ１５１はオン状態となる。そのため容量素子１５２は充電され、容量素子１５２に保持されている電圧はＬ（ＧＮＤ）からＨ（ＶＤＤ）となる。なお、ワード線の電圧ＶＣＣが十分に高く、瞬時に容量素子１５２を充電可能な場合などにおいては、期間ｔ２を設けなくとも構わない。
次に期間ｔ３について説明する。また、期間ｔ３における記憶装置１００の状態を図７に示す。図４に示すように、期間ｔ３において、Ｓｉｇ１にＨ、Ｓｉｇ２にＨ、Ｓｉｇ３にＨが入力される。このとき、第１のトランジスタ１１４はｐチャネルトランジスタであるため、ゲートにＨが入力されてオフ状態となる。Ｓｉｇ１がＨ、Ｓｉｇ２がＨであるため、定電流回路１１２への入力信号はＨとなり、定電流回路１１２はオン状態となる。そのため定電流回路１１２に定電流（Ｉｃｏｎｓｔ）が流れる。そのため保持容量素子１１１に保持された電圧ＶＣＣの放電が開始される。Ｓｉｇ２がＨ、Ｓｉｇ３がＨであるため、バッファ１１９の出力はＬとなる。第２のトランジスタ１１７及び第３のトランジスタ１１８は、ｎチャネルトランジスタであるため、ゲートにＬが入力されてオフ状態となる。オペアンプ１１３の入力（ＶＩＮ）及び保持容量素子１１１に保持されていたＶＣＣは、定電流回路１１２において定電流（Ｉｃｏｎｓｔ）が流れることによって放電される。そのため、オペアンプ１１３の入力（ＶＩＮ）は、定電流が流れる時間（Ｔ）と、保持容量素子１１１の容量値（Ｃ）を用いると、ＶＩＮ＝ＶＣＣ−（Ｉｃｏｎｓｔ×Ｔ／Ｃ）で表される。オペアンプ１１３の出力と接続されるワード線（ＷＬ）の電圧はオペアンプ１１３の入力（ＶＩＮ）と同じ電圧となり、さらに第３のトランジスタ１１８もオフ状態であるためワード線の電圧もＶＩＮとなる。つまり、ワード線の電圧も、ＶＣＣから徐々に電圧が降下する。また、ワード線の電圧はＶＣＣから徐々に降下するが、書き込みトランジスタ１５１はワード線の電圧が書き込みトランジスタ１５１の閾値電圧（Ｖｔｈ）より大きい間はオン状態のままである。ワード線の電圧が閾値電圧より小さくなると書き込みトランジスタ１５１にはほぼ電流が流れず、オフ状態となる。また、ビット線（ＢＬ）の電圧は書き込みの電圧ＶＤＤである。また、容量素子１５２に保持されている電圧はＨ（ＶＤＤ）のままである。
次に期間ｔ４について説明する。また、期間ｔ４における記憶装置１００の状態を図８に示す。図４に示すように、期間ｔ４において、Ｓｉｇ１にＨ、Ｓｉｇ２にＬ、Ｓｉｇ３にＬが入力される。このとき、第１のトランジスタ１１４はｐチャネルトランジスタであるため、ゲートにＨが入力されてオフ状態となる。Ｓｉｇ１がＨ、Ｓｉｇ２がＬであるため、定電流回路１１２への入力信号はＬとなり、定電流回路１１２はオフ状態となる。そのため定電流回路１１２には電流が流れない。そのため保持容量素子１１１からの放電は停止する。Ｓｉｇ２がＬ、Ｓｉｇ３がＬであるため、バッファ１１９の出力はＨとなる。第２のトランジスタ１１７及び第３のトランジスタ１１８は、ｎチャネルトランジスタであるため、ゲートにＨが入力されてオン状態となる。そのため、オペアンプ１１３の入力（ＶＩＮ）及び出力の電圧は、一気にＧＮＤまで放電される。それにより、ワード線ＷＬの電圧もＧＮＤとなる。書き込みトランジスタ１５１はオフ状態であり、容量素子１５２に保持されている電圧はＨ（ＶＤＤ）のままである。また、書き込みトランジスタ１５１が完全にオフ状態となった後、ビット線ＢＬの電圧をＶＤＤ／２とし、書き込み動作が終了する。
次に、本発明の一態様である記憶装置の書き込み方法によって記憶素子にデータの書き込みを行った場合の、容量素子に保持された電圧の変化について計算した結果を示す。なお、本発明の一態様で示す書き込み回路を用いない記憶素子へのデータの書き込み方法を行った場合の、容量素子に保持された電圧の変化について計算した結果を比較例として示す。
図９（Ａ）に、比較例の書き込みを行う記憶素子１８０の回路図を示す。記憶素子１８０は、書き込みトランジスタ１８１と、容量素子１８２を有し、書き込みトランジスタ１８１のゲートはワード線ＷＬと接続され、書き込みトランジスタ１８１のソース及びドレインの一方はビット線ＢＬと接続され、書き込みトランジスタ１８１のソース及びドレインの他方は、容量素子１８２と接続されている。書き込みトランジスタ１８１は、本実施の形態で示した記憶素子１５０における書き込みトランジスタ１５１と同様にすればよく、容量素子１８２は、本実施の形態で示した記憶素子１５０における容量素子１５２と同様にすればよい。
記憶素子１５０及び記憶素子１８０における異なる点は、記憶素子１５０へのデータの書き込みは、書き込みトランジスタ１５１のゲートに入力されるワード線ＷＬの電圧を、書き込み回路１１０を用いて調節しているが、記憶素子１８０へのデータの書き込みは、書き込みトランジスタ１８１のゲートに入力されるワード線ＷＬの電圧は、直接電源電圧が入力される、という点のみである。
次に、図９（Ｂ）に本発明の一態様である記憶装置の書き込み方法における、ワード線の電圧及び容量素子に保持された電圧の変化について計算した結果を示す。また、図９（Ｃ）に比較例の記憶装置の書き込み方法における、ワード線の電圧及び容量素子に保持された電圧の変化について計算した結果を示す。
図９（Ｂ）及び図９（Ｃ）は、横軸に時間を示し、縦軸に電圧を示している。データの書き込み時間（Ｔ）において、本発明の一態様における容量素子１５２に保持される電圧がＶＤＤに安定するまでの時間をＴ１、その後書き込みが終了するまでの時間をＴ２とする。同様に、データの書き込み時間（Ｔ）において、比較例における容量素子１８２に保持される電圧がＶＤＤに安定するまでの時間をＴ１１、その後書き込みが終了するまでの時間をＴ１２とする。
本発明の一態様における書き込み動作において、ワード線の電圧をＶ（ＷＬ１）とし、容量素子１５２に保持された電圧をＶ（Ｃ１）として示す。また、書き込み終了後にワード線の電圧をＶＳＳとすることによって発生するフィードスルーによる電圧降下量をΔＶ１と示す。また、比較例における書き込み動作において、ワード線の電圧をＶ（ＷＬｒｅｆ）とし、容量素子１８２に保持された電圧をＶ（Ｃｒｅｆ）として示す。また、書き込み終了後にワード線の電圧をＶＳＳとすることによって発生するフィードスルーによる電圧降下量をΔＶｒｅｆと示す。
図９（Ｂ）及び図９（Ｃ）に示す計算結果より、比較例における書き込み方法と比べ、本発明の一態様における書き込み方法によって、フィードスルーによる電圧降下量ΔＶが小さくなることがわかる。
フィードスルーによる電圧降下量（ΔＶ）は、容量素子における容量値（Ｃｓ）、書き込みトランジスタの寄生容量値（Ｃｐ）及び書き込み電圧降下量、つまりワード線の電圧降下量（Ｖｍａｘ―Ｖｍｉｎ）で表される。つまりΔＶ＝（Ｖｍａｘ―Ｖｍｉｎ）×（Ｃｐ／Ｃｐ＋Ｃｓ）で表される。このことから、ワード線の電圧降下量（Ｖｍａｘ―Ｖｍｉｎ）が大きいほどフィードスルーによる電圧降下量（ΔＶ）が大きくなってしまう。そのため、データの読出し時に、データ検出不良などの恐れが生じる。
図９（Ｂ）及び図９（Ｃ）に示すように、本発明の一態様における書き込み方法の場合、ワード線の電圧降下量（Ｖｍａｘ―Ｖｍｉｎ）は、ほぼ（ＶＤＤ―ＶＳＳ）で示される電圧降下量によるものである。しかし、比較例における書き込み方法の場合、ワード線の電圧降下量（Ｖｍａｘ―Ｖｍｉｎ）は（１．５ＶＤＤ―ＶＳＳ）で示される電圧降下量によるものであることから、本発明の一態様における書き込み方法を用いることによって、フィードスルーによる電圧降下量（ΔＶ）を低減することができることがわかる。
以上のことから、本発明の一態様に示す書き込み方法を用いることによって、書き込み開始のワード線の電圧に高い電圧を用いることで書き込み速度を向上させた場合においても、フィードスルーによる電圧降下量の低減を実現することができる。つまり、本発明では、期間Ｔ２において、ワード線の電位をＶＣＣからＶＤＤまで連続的に変化させている。一方、比較例では、期間Ｔ１２の直後において、ワード線の電位を１．５ＶＤＤからＶＳＳまで瞬間的に変化させている。このように、ワード線の電位を連続的に変化させる本発明は、ワード線の電位を瞬間的に変化させる比較例と比べると、電圧降下量の低減を実現することができる。
以上に示した書き込み動作によって、本発明の一態様は、高電圧による書き込みにおいて、保持した電圧がフィードスルーによって低下することを抑制した記憶装置の書き込み方法とすることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１に示す記憶装置１００に含まれるトランジスタの断面構造の一例について、図１０を用いて説明する。
本実施の形態では、トランジスタ９００は半導体基板９０１の一部を有するトランジスタ、トランジスタ２０２は酸化物半導体を有するトランジスタを示しているが、これに限定されるものではない。また、トランジスタ９００上に積層させてトランジスタ２０２が形成された構成を示すが、積層順は逆でもよく、また同一平面状にトランジスタが形成されていてもよい。また、トランジスタ９００とトランジスタ２０２が配線によって接続している構成を示すが、これに限らず他の接続方法や、接続しない構成としてもよい。
例えば実施の形態１に示す第１のトランジスタ１１４などをトランジスタ９００とすればよく、また書き込みトランジスタ１５１などをトランジスタ２０２とすればよい。
トランジスタ９００は、半導体基板９０１と、半導体基板９０１に設けられた素子分離絶縁膜９０２と、半導体基板９０１上のゲート絶縁膜９０４と、ゲート絶縁膜９０４上のゲート電極９０５と、半導体基板９０１においてゲート電極９０５と重畳しない領域に形成されたソース領域およびドレイン領域９０３と、層間絶縁膜９０６と、層間絶縁膜を加工して形成したコンタクトホールにおいてゲート電極９０５およびソース領域およびドレイン領域９０３と接続する配線９０７と、を有する。
トランジスタ２０２は、下地絶縁膜９０８と、下地絶縁膜９０８上の酸化物半導体膜９０９と、酸化物半導体膜９０９と接するソース電極およびドレイン電極９１０と、酸化物半導体膜９０９、ソース電極およびドレイン電極９１０上のゲート絶縁膜９１１と、ゲート絶縁膜９１１上において、酸化物半導体膜９０９と重畳するゲート電極９１２と、ゲート電極９１２およびゲート絶縁膜９１１上の層間絶縁膜９１３と、を有する。
なお、図１０に示すように、トランジスタ２０２のバックチャネル側に、下地絶縁膜９０８を介してバックゲート電極９２０が形成されていてもよい。バックゲート電極９２０は、図１０のように配線９０７と同一層によって形成してもよく、また別に設けても構わない。バックゲート電極９２０を設けることによって、トランジスタ２０２の閾値電圧を容易に制御することができる。
また、トランジスタ２０２はトップゲート構造について示したが、ボトムゲート構造でも構わない。
半導体基板９０１としては、単結晶シリコン基板（シリコンウェハ）、化合物半導体基板（ＳｉＣ基板、ＧａＮ基板等）を用いることができ、本実施の形態においては、ｐ型のシリコン基板を用いた場合について説明する。
また、半導体基板９０１の代わりに、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板として、鏡面研磨ウェハに酸素イオンを注入した後、高温加熱することにより、表面から一定の深さに酸化層を形成させるとともに、表面層に生じた欠陥を消滅させて作られた所謂ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ ＩＭｐｌａｎｔｅｄ ＯＸｙｇｅｎ）基板や、水素イオン注入により形成された微小ボイドの熱処理による成長を利用して半導体基板を劈開するスマートカット法や、ＥＬＴＲＡＮ法（Ｅｐｉｔａｘｉａｌ Ｌａｙｅｒ Ｔｒａｎｓｆｅｒ：キャノン社の登録商標）等を用いて形成したＳＯＩ基板を用いてもよい。
素子分離絶縁膜９０２は、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法またはＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法等を用いて形成する。
ゲート絶縁膜９０４は、酸素雰囲気にて熱処理を行い（熱酸化法ともいう。）半導体基板９０１の表面を酸化させて酸化シリコン膜を形成することができる。また、熱酸化法により酸化シリコン膜を形成した後に、窒化処理を行うことによって酸化シリコン膜の表面を窒化させることにより、酸化シリコン膜と酸素と窒素を有するシリコン膜（酸化窒化シリコン膜）との積層構造で形成してもよい。また、プラズマＣＶＤ法などの堆積法を用いて成膜してもよい。
また、高誘電率物質（ｈｉｇｈ−ｋ材料ともいう）であるタンタル酸化物、酸化ハフニウム、酸化ハフニウムシリケート、酸化ジルコニウム、酸化アルミニウム、などの金属酸化物、または酸化ランタンなどの希土類酸化物等を、ＣＶＤ法、スパッタリング法等により形成してもよい。
ゲート電極９０５は、タンタル、タングステン、チタン、モリブデン、クロム、ニオブ等から選択された金属、またはこれらの金属を主成分とする合金材料若しくは化合物材料を用いることができる。また、リン等の不純物元素を添加した多結晶シリコンを用いることができる。また、金属窒化物膜と上記の金属膜の積層構造でゲート電極９０５を形成してもよい。金属窒化物としては、窒化タングステン、窒化モリブデン、窒化チタンを用いることができる。金属窒化物膜を設けることにより、金属膜の密着性を向上させることができ、剥離を防止することができる。また、ゲート電極９０５は、スパッタリング法などにより形成させることができる。
なお、ゲート電極９０５の側面にサイドウォール絶縁膜を有する構成としてもよい。サイドウォール絶縁膜を設けることによって、トランジスタのソース電極およびドレイン電極間における電界を緩和することができ、素子の信頼性を向上させることができる。
ソース領域およびドレイン領域９０３は、ゲート電極９０５をマスクにして、半導体基板９０１に、導電性を付与する不純物元素を添加することによって形成することができる。このようにゲート電極９０５をマスクにすることによって、セルフアラインでソース領域およびドレイン領域９０３を形成することができる。本実施の形態では、ｐ型のシリコン基板に対して、ｎ型の導電性を付与するリン（Ｐ）を添加することによって、ｎ型のシリコンからなるソース領域およびドレイン領域９０３を形成すればよい。
層間絶縁膜９０６は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよく、積層または単層で設ければよい。なお、層間絶縁膜９０６に窒化シリコンをＣＶＤ法により形成することで、層間絶縁膜９０６に水素を多く含んだ膜を形成させることができる。このような層間絶縁膜９０６を用いて加熱処理を行うことによって、半導体基板へ水素を拡散させ、この水素により半導体基板におけるダングリングボンドを終端させ、それによって半導体基板中の欠陥を低減させることができる。
また、層間絶縁膜９０６に、水素など不純物の拡散を抑制する膜を用いることが好ましい。それにより、トランジスタ９００を構成する膜に含まれる水素などの不純物が、トランジスタ２０２に拡散することを抑制できる。
また、層間絶縁膜９０６として、ＢＰＳＧ（Ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などの無機材料、または、ポリイミド、アクリルなどの有機材料を用いて形成することで、層間絶縁膜９０６の平坦性を高めることができる。
配線９０７は、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などがある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。また、配線９０７は、スパッタリング法などにより形成させることができる。
また、配線９０７はトランジスタ２０２のバックゲート電極として機能させることができる。
下地絶縁膜９０８は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、酸化ガリウム、酸化ランタン、酸化セシウム、酸化タンタル及び酸化マグネシウムの一種以上を選択して、単層または積層で用いればよい。また下地絶縁膜９０８は、ＣＶＤ法又はスパッタリング法などにより形成させることができる。
また、下地絶縁膜９０８は十分な平坦性を有することが好ましい。具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、さらに好ましくは０．１ｎｍ以下となるように下地絶縁膜を設ける。上述の数値以下のＲａとすることで、酸化物半導体膜に結晶領域が形成されやすくなる。なお、Ｒａとは、ＪＩＳ Ｂ ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」で表現でき、数式１にて定義される。
Figure 0006077927
ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて測定可能である。
酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いものを示し、例えば、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成において、酸素よりも窒素の含有量が多いものを示し、例えば、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が１０原子％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合のものである。また、構成元素の組成は、その合計が１００原子％を超えない値をとる。
また、下地絶縁膜９０８は、加熱処理により酸素を放出する絶縁膜を用いると好ましい。
「加熱処理により酸素を放出する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算しての酸素の放出量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上であることをいう。
ここで、ＴＤＳ分析にて、酸素原子に換算しての酸素の放出量の測定方法について、以下に説明する。
ＴＤＳ分析したときの気体の放出量は、スペクトルの積分値に比例する。このため、測定したスペクトルの積分値と標準試料の基準値との比により、気体の放出量を計算することができる。標準試料の基準値は、所定の原子を含む試料の、スペクトルの積分値に対する原子の密度の割合である。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、及び絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（ＮＯ２）は、数式２で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるスペクトルの全てが酸素分子由来と仮定する。質量数３２のものとしてほかにＣＨ３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子及び質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
Figure 0006077927
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのスペクトルの積分値である。αは、ＴＤＳ分析におけるスペクトル強度に影響する係数である。数式２の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記絶縁膜の酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ａｔｏｍｓ／ｃｍ２の水素原子を含むシリコンウェハを用いて測定する。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の２倍となる。
酸化物半導体膜を用いたトランジスタの場合、下地絶縁膜から酸化物半導体膜に酸素が供給されることで、酸化物半導体膜と下地絶縁膜との界面準位密度を低減できる。この結果、トランジスタの動作などに起因して、酸化物半導体膜と下地絶縁膜との界面にキャリアが捕獲されることを抑制することができ、信頼性の高いトランジスタを得ることができる。
さらに、酸化物半導体膜の酸素欠損に起因して電荷が生じる場合がある。一般に酸化物半導体膜の酸素欠損は、一部がドナーとなりキャリアである電子を放出する。この結果、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。そこで、下地絶縁膜から酸化物半導体膜に酸素が十分に供給され、好ましくは酸化物半導体膜に酸素が過剰に含まれていることにより、しきい値電圧がマイナス方向へシフトする要因である、酸化物半導体膜の酸素欠損密度を低減することができる。
酸化物半導体膜９０９に用いる材料としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体膜９０９を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）またはジルコニウム（Ｚｒ）を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化ガリウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
以下、ＣＡＡＣ−ＯＳ膜について説明する。
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
好ましくは、酸化物半導体膜９０９は、ＣＡＡＣ−ＯＳ膜とする。
また、ＣＡＡＣ−ＯＳのように結晶部を有する酸化物半導体では、よりバルク内欠陥を低減することができる。さらに、表面の平坦性を高めることによって、アモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
酸化物半導体膜９０９は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、酸化物半導体膜９０９は、スパッタリングターゲット表面に対し、ほぼ垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
また、酸化物半導体膜９０９において、銅、アルミニウム、塩素などの不純物がほとんど含まれない高純度化されたものであることが望ましい。トランジスタの製造工程において、これらの不純物が混入または酸化物半導体膜９０９表面に付着する恐れのない工程を適宜選択することが好ましく、酸化物半導体膜９０９表面に付着した場合には、シュウ酸や希フッ酸などに曝す、またはプラズマ処理（Ｎ２Ｏプラズマ処理など）を行うことにより、酸化物半導体膜９０９表面の不純物を除去することが好ましい。具体的には、酸化物半導体膜９０９の銅濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以下とする。また酸化物半導体膜９０９のアルミニウム濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体膜９０９の塩素濃度は２×１０１８ａｔｏｍｓ／ｃｍ３以下とする。
ソース電極及びドレイン電極９１０は、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜等）を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜等）を積層させた構成としても良い。また、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３−ＳｎＯ２）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３−ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。またソース電極及びドレイン電極９１０は、スパッタリング法などにより形成することができる。
ゲート絶縁膜９１１は、プラズマＣＶＤ法又はスパッタリング法等により形成することができ、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウム、酸化マグネシウム、酸化タンタル、酸化イットリウム、酸化ジルコニウム、酸化ランタン及び酸化ネオジムを含む材料から一種以上選択して、単層または積層して用いればよい。
また、ゲート絶縁膜９１１の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。また、ゲート絶縁膜９１１をキャパシタに用いる場合、容量を増加させることができるため好ましい。また、ゲート絶縁膜９１１は、単層構造としても良いし、積層構造としても良い。
ゲート電極９１２は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極９１２としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極９１２は、単層構造としてもよいし、積層構造としてもよい。またゲート電極９１２は、スパッタリング法などにより形成することができる。
また、ゲート電極９１２は、酸化インジウム酸化スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウム酸化亜鉛、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
また、ゲート絶縁膜９１１と接するゲート電極９１２の一層として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの膜は５ｅＶ（電子ボルト）以上、好ましくは５．５ｅＶ（電子ボルト）以上の仕事関数を有し、ゲート電極として用いた場合、トランジスタのしきい値電圧をプラスにすることができる。
層間絶縁膜９１３は、下地絶縁膜９０８と同様の材料により形成すればよい。
層間絶縁膜９１３は、比誘電率が小さく、かつ十分な厚さを有すると好ましい。例えば、比誘電率が３．８程度である酸化シリコン膜を用い、３００ｎｍ以上１０００ｎｍ以下の厚さとすればよい。層間絶縁膜９１３の表面は、大気成分などの影響でわずかに固定電荷を有し、その影響により、トランジスタのしきい値電圧が変動することがある。そのため、層間絶縁膜９１３は、表面に生じる電荷の影響が十分に小さくなるような範囲の比誘電率及び厚さとすることが好ましい。
以上に示したような構成によって、トランジスタ９００と、トランジスタ２０２を形成することができる。また、このようにトランジスタ９００とトランジスタ２０２を積層させて形成させることができるため、記憶装置を小型化することができる。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
１００ 記憶装置
１１０ 書き込み回路
１１１ 保持容量素子
１１２ 定電流回路
１１３ オペアンプ
１１４ 第１のトランジスタ
１１５ ＡＮＤ回路
１１６ ＮＯＲ回路
１１７ 第２のトランジスタ
１１８ 第３のトランジスタ
１１９ バッファ
１２０ チャージポンプ
１２１ レギュレータ
１５０ 記憶素子
１５１ 書き込みトランジスタ
１５２ 容量素子
１６０ 記憶素子
１６１ 読み出しトランジスタ
１８０ 記憶素子
１８１ 書き込みトランジスタ
１８２ 容量素子
１９０ 書き込み回路
２０２ トランジスタ
９００ トランジスタ
９０１ 半導体基板
９０２ 素子分離絶縁膜
９０３ ドレイン領域
９０４ ゲート絶縁膜
９０５ ゲート電極
９０６ 層間絶縁膜
９０７ 配線
９０８ 下地絶縁膜
９０９ 酸化物半導体膜
９１０ ドレイン電極
９１１ ゲート絶縁膜
９１２ ゲート電極
９１３ 層間絶縁膜
９２０ バックゲート電極

Claims (6)

  1. 第１の回路と、メモリセルと、を有し、
    前記第１の回路は、ワード線を選択する電圧を生成する機能を有し、
    前記第１の回路は、前記電圧を保持する機能を有する素子と、前記電圧を徐々に降下させる機能を有する第２の回路と、を有することを特徴とする記憶装置。
  2. 第１の回路と、メモリセルと、を有し、
    前記メモリセルは、トランジスタと、容量素子と、を有し、
    前記第１の回路は、ワード線を選択する電圧を生成する機能を有し、
    前記第１の回路は、前記電圧を保持する機能を有する素子と、前記電圧を徐々に降下させる機能を有する第２の回路と、を有することを特徴とする記憶装置。
  3. 請求項２において、
    前記トランジスタは、チャネル形成領域に酸化物半導体を有することを特徴とする記憶装置。
  4. 第１の回路と、メモリセルと、を有し、
    前記メモリセルは、第１のトランジスタと、第２のトランジスタと、を有し、
    前記第１の回路は、ワード線を選択する電圧を生成する機能を有し、
    前記第１の回路は、前記電圧を保持する機能を有する素子と、前記電圧を徐々に降下させる機能を有する第２の回路と、を有することを特徴とする記憶装置。
  5. 請求項４において、
    前記第１のトランジスタは、チャネル形成領域に酸化物半導体を有することを特徴とする記憶装置。
  6. 請求項４または請求項５において、
    前記メモリセルは、容量素子を有することを特徴とする記憶装置。
JP2013102028A 2012-05-17 2013-05-14 記憶装置 Expired - Fee Related JP6077927B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013102028A JP6077927B2 (ja) 2012-05-17 2013-05-14 記憶装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012113102 2012-05-17
JP2012113102 2012-05-17
JP2013102028A JP6077927B2 (ja) 2012-05-17 2013-05-14 記憶装置

Publications (3)

Publication Number Publication Date
JP2013257933A JP2013257933A (ja) 2013-12-26
JP2013257933A5 JP2013257933A5 (ja) 2016-06-23
JP6077927B2 true JP6077927B2 (ja) 2017-02-08

Family

ID=49581183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013102028A Expired - Fee Related JP6077927B2 (ja) 2012-05-17 2013-05-14 記憶装置

Country Status (2)

Country Link
US (1) US8929128B2 (ja)
JP (1) JP6077927B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9607991B2 (en) 2013-09-05 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9887212B2 (en) * 2014-03-14 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2015182000A1 (en) 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device

Family Cites Families (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS6145491A (ja) * 1984-08-10 1986-03-05 Fujitsu Ltd 半導体記憶装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
KR940002859B1 (ko) * 1991-03-14 1994-04-04 삼성전자 주식회사 반도체 메모리장치에서의 워드라인 구동회로
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
US5532969A (en) * 1994-10-07 1996-07-02 International Business Machines Corporation Clocking circuit with increasing delay as supply voltage VDD
US5600598A (en) * 1994-12-14 1997-02-04 Mosaid Technologies Incorporated Memory cell and wordline driver for embedded DRAM in ASIC process
US5471421A (en) * 1994-12-16 1995-11-28 Sun Microsystems, Inc. Storage cell using low powered/low threshold CMOS pass transistors having reduced charge leakage
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69517807T2 (de) * 1995-07-28 2001-02-15 St Microelectronics Srl Generatorschaltung zur Modulierung der Neigung eines Signals, insbesondere für Lesedatenverriegelungsschaltungen
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000149551A (ja) 1998-11-11 2000-05-30 Toshiba Corp 半導体記憶装置
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7920429B2 (en) * 2007-03-30 2011-04-05 Hynix Semiconductor Inc. Semiconductor memory device for reducing power consumption
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2491586B1 (en) 2009-10-21 2019-11-20 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR101893332B1 (ko) 2009-11-13 2018-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
KR101803254B1 (ko) 2009-11-27 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
SG10201408329SA (en) * 2009-12-25 2015-02-27 Semiconductor Energy Lab Memory device, semiconductor device, and electronic device
KR101623080B1 (ko) * 2010-01-18 2016-05-23 삼성전자주식회사 백 바이어스 전압의 리플 노이즈를 줄이는 반도체 메모리 장치 및 그 구동 방법
JP5743790B2 (ja) 2010-08-06 2015-07-01 株式会社半導体エネルギー研究所 半導体装置
JP2012099199A (ja) * 2010-11-05 2012-05-24 Elpida Memory Inc 半導体装置及びその制御方法

Also Published As

Publication number Publication date
US8929128B2 (en) 2015-01-06
US20130308372A1 (en) 2013-11-21
JP2013257933A (ja) 2013-12-26

Similar Documents

Publication Publication Date Title
US11404585B2 (en) Semiconductor device and method for manufacturing semiconductor device
US10074733B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR102351193B1 (ko) 기억 장치 및 반도체 장치
US9847429B2 (en) Semiconductor device
KR102354008B1 (ko) 반도체 장치, 반도체 장치의 제작 방법 및 전자 기기
KR102388997B1 (ko) 촬상 장치 및 전자 기기
JP6035195B2 (ja) 半導体装置の作製方法
US9741794B2 (en) Semiconductor device and method for manufacturing semiconductor device
US8569753B2 (en) Storage device comprising semiconductor elements
US9443592B2 (en) Semiconductor device and method for manufacturing semiconductor device
US9318506B2 (en) Semiconductor device and manufacturing method thereof
US9312349B2 (en) Semiconductor device and method for manufacturing semiconductor device
US9269822B2 (en) Semiconductor device and method for manufacturing semiconductor device
US20150054548A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP7384983B2 (ja) 半導体装置
JP6652342B2 (ja) 半導体装置
JP6077927B2 (ja) 記憶装置
JP5829477B2 (ja) 半導体装置
JP6298657B2 (ja) 半導体装置
JP6194147B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160505

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160505

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170113

R150 Certificate of patent or registration of utility model

Ref document number: 6077927

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees