DE69517807T2

DE69517807T2 - Generatorschaltung zur Modulierung der Neigung eines Signals, insbesondere für Lesedatenverriegelungsschaltungen

Info

Publication number: DE69517807T2
Application number: DE69517807T
Authority: DE
Inventors: Luigi Pascucci
Original assignee: STMicroelectronics SRL
Current assignee: STMicroelectronics SRL
Priority date: 1995-07-28
Filing date: 1995-07-28
Publication date: 2001-02-15
Anticipated expiration: 2015-07-29
Also published as: DE69517807D1; EP0756285B1; EP0756285A1; US5737268A

Description

Die vorliegende Erfindung betrifft eine Erzeugungsschaltung für ein moduliertes Steigungssignal, insbesondere angepasst für Anwendungen in Schaltungen unter Verwendung von Zwischenspeicher-Erfassungs-Anordnungen, wie bekannt aus der EP-A-0 205 294 oder der DE-A-37 10 821.
Es ist wesentlich, zwei Grundziele in Schaltungen zu verwirklichen, welche Zwischenspeicher-Anordnungen zur Datenerfassung verwenden, das sind das Erfassen und Speichern von Daten.
Fig. 1 zeigt eine Darstellung einer Zwischenspeicher-Erfassungs-Anordnung mit zwei Knoten M und R. Das zu erhaltende Ergebnis, beginnend von einer im wesentlichen Entzerrung der zwei Knoten M und R des Zwischenspeichers, ist die Erzeugung eines kleinen Signals, das zuverlässig erfasst und korrekt gespeichert werden kann, mit einem geeigneten Timing.
Fig. 1a zeigt als Funktion der Zeit die Spannung des zu erhaltenden Signals an den zwei Verzweigungspunkten des Zwischenspeichers, welche den Knoten M und R entsprechen.
Dieses Diagramm zeigt, dass das nach dem Angleichungsschritt erzeugte Signal, welches dem geraden Abschnitt der Kennlinie entspricht, ein schwaches Signal ist, und dass die Divergenz, die erhalten wird, welche den unterschiedlichen Spannungspegeln an den zwei Verzweigungen entspricht, anfangs klein ist und dann zunimmt. Mit anderen Worten, der an jeder der zwei Verzweigungen erzeugte Spannungspegel muss unterschiedlich genug sein, um eine binäre Darstellung zu bestimmen, die einen Datenwert definiert. Daher ist es erforderlich, ein Signal mit einem anfänglich niedrigen Pegel zu erzeugen, welches aber erfasst werden kann und korrekt gespeichert werden kann, und dann einen hohen Spannungspegel, welcher einer logischen 1 entspricht, an einer Verzweigung, und einen niedrigen Spannungspegel, welcher einer logischen Null entspricht, an der anderen Verzweigung erreicht.
Die bei Zwischenspeicher-Anordnungen dieser Art beobachteten Nachteile betreffen die Wahl des Timings, mit welchem Daten-Lesen und -Schreiben ausgeführt werden.
Da zwei unterschiedliche Ströme in den zwei Abzweigungen des Zwischenspeichers erzeugt werden, welche anfangs absichtlich kurzgeschlossen sind, und da diese Differenz in hohem Maße variabel ist, da es schwache Signale sind und starke Signale und da Matrix-Zellen vorhanden sind, welche die Last des Zwischenspeichers bilden, mit hoher Leitfähigkeit und niedriger Leitfähigkeit, ist es nicht möglich, bei dem Lesen sicher zu sein. Demnach ist es erforderlich, den Datenwert in einer gesteuerten und daher langsamen Weise zu lesen oder "erfassen", aber nicht zu langsam, um eine übermäßige Zunahme der Lesezeiten zu vermeiden.
Wenn stattdessen der Datenwert zu schnell erfasst wird, ergibt sich der Nachteil, dass ein kapazitiver Effekt, bekannt als Miller-Effekt, erzeugt wird und dem Datenwert überlagert wird, ihn in der Intensität überschreitet und somit seine zuverlässige Erfassung verhindert.
Als Alternative kann es ebenfalls geschehen, dass, wenn die Datenwert-Erfassungszeit zu schnell wird, nicht ausreichend Zeit bleibt, um den in der Schaltung vorhandenen Strömen zu erlauben, die Knoten adäquat einzustellen und daher arbeitet die Zwischenspeicher-Anordnung nicht korrekt.
In all diesen Fällen ist das Ergebnis ein ungenaues Lesen des Datenwertes, sein Verlust oder eine inadäquate Verwendung, hinsichtlich der Zeit, einer Zwischenspeicher-Erfassungsanordnung.
Das grundlegende Ziel der vorliegenden Erfindung ist es daher, eine Erzeugungsschaltung für ein moduliertes Steigungssignal zum Steuern der Datenerfassung in einer Zwischenspeicher-Datenerfassungs-Anordnung anzugeben.
Innerhalb des Umfangs dieses Zieles ist es eine Aufgabe der vorliegenden Erfindung, eine Schaltung zum Erzeugen eines modulierten Steigungssignals mit einem geeigneten Timing anzugeben, das zuverlässig erfasst und korrekt gespeichert werden kann.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine Erzeugungsschaltung für ein moduliertes Steigungssignal anzugeben, welches ein Identifizieren des Momentes erlaubt, in welchem die Erfassung eines Datenwertes langsam aber fortschreitend abgeschlossen sein muss.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine Erzeugungsschaltung für ein moduliertes Steigungssignal anzugeben, welche es gestattet, die der Angleichungsleitung während der Erzeugung des Signales zugeordneten, kapazitiven Effekte zu verringern.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine Erzeugungsschaltung für ein moduliertes Steigungssignal bereitzustellen, bei welchem Steigungsänderungen in zuverlässig bestimmten Bedingungen auftreten und in der kürzestmöglichen Zeit.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine Erzeugungsschaltung für ein moduliertes Steigungssignal anzugeben, in welcher der Wert der modulierten Steigung mit dem Wert des Stromes der Zellen verknüpft ist.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine Erzeugungsschaltung für ein moduliertes Steigungssignal anzugeben, deren Timing eine Funktion der Leitfähigkeit der Basiszelle einer Zell-Matrix ist.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine Erzeugungsschaltung für ein moduliertes Steigungssignal anzugeben, das in der Lage ist, die Dauer und den steigenden Teil des Signals zu steuern.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine Vorrichtung anzugeben, die in hohem Maße zuverlässig ist, relativ einfach herzustellen und mit wettbewerbsfähigen Kosten.
Dieses Ziel und diese Aufgaben werden verwirklicht durch eine Erzeugungsschaltung für ein moduliertes Steigungssignal nach Anspruch 1.
Weitere Merkmale und Vorteile der Erfindung werden aus einer bevorzugten aber nicht ausschließlichen Ausführungsform der erfindungsgemäßen Vorrichtung erkennbar, die nur als nicht beschränkendes Beispiel in den beigefügten Zeichnungen dargestellt ist. Dabei zeigen:
Fig. 1 eine Darstellung einer typischen Zwischenspeicher-Anordnung;
Fig. 1a eine Darstellung des in der Zwischenspeicher-Anordnung in Fig. 1 vorhandenen Signales;
Fig. 2 eine Darstellung der erfindungsgemäßen Schaltung, angewendet auf eine Zwischenspeicher-Erfassungsanordnung; und
Fig. 3 eine Darstellung der an den verschiedenen Knoten der in Fig. 2 gezeigten Schaltung vorhandenen Spannungen.
In den Fig. 2 und 3 umfasst die erfindungsgemäße Schaltung eine Leitung zur Angleichung (Entzerrung) der Lasten einer Zwischenspeicher-Schaltung.
Ein Signal Vmod wird auf der Entzerrungsleitung erzeugt und versorgt den Basisanschluss eines ersten Entzerrungstransistors 1, dessen Drain-Anschluss an VDD angeschlossen ist.
Die Zwischenspeicher-Anordnung in Fig. 2 ist vergleichbar mit derjenigen in Fig. 1 und insbesondere der Transistor an der rechten Verzweigung der Zwischenspeicher-Anordnung in Fig. 1 entspricht einem zweiten Transistor, bezeichnet durch das Bezugszeichen 2 in Fig. 2, während der mit dem Buchstaben A in Fig. 1 bezeichnete Block dem ersten Entzerrungstransistor entspricht, bezeichnet durch das Bezugszeichen 1 in Fig. 2.
Besonders vorteilhaft ist der Transistor 1 der negative Typ, während der Transistor 2 vom P-Kanal-Typ ist.
Der an der linken Verzweigung des Zwischenspeichers in Fig. 1 vorgesehene Transistor ist nicht vorhanden, da der Transistor als stets ausgeschaltet betrachtet werden kann, und die Verzweigung kann daher als an die Versorgungsspannung VDD angeschlossen betrachtet werden.
Zusammengefasst ist bei dem Entzerrungstransistor 1 der Drain-Anschluss an die Versorgungsspannung VDD angeschlossen, der Source-Anschluss ist an den Gate- Anschluss des Transistors 2 angeschlossen, und der Gate-Anschluss ist angeschlossen an eine Zwischenspeicher-Last-Entzerrungsleitung, wobei ein Signal Vmod vorhanden ist.
Bei dem Transistor 2 ist der Drain-Anschluss ebenfalls an die Versorgungsspannung VDD angeschlossen, und der Source-Anschluss ist an den Drain-Anschluss eines dritten, Stromverhältnis-Bewertungstransistors 3 angeschlossen, der Teil einer Leitung für die Bewertung eines Stromverhältnisses ist. Der Gate-Anschluss des Transistors 3 ist ebenfalls an den Source-Anschluss des Entzerrungstransistors 1 angeschlossen.
Der Transistor 3 ist bevorzugt der N-Kanal-Typ.
Die Stromverhältnis-Bewertungsleitung mit dem Transistor 3 wird von einer ersten Spannungsquelle versorgt, welche außerhalb der Schaltung ist, sie ist nicht dargestellt, und ist anwendbar zum Zuführen einer Spannung, die ausreichend stabil ist, um einen Referenzstrom auf der Stromverhältnis-Bewertungsleitung einzustellen.
Der Referenzstrom, welcher konstant ist, ist eine Funktion der Leitfähigkeit einer generischen, besonderen Matrix-Zelle. Diese Stromverhältnis-Bewertungsleitung hat den Zweck der Bewertung des Verhältnisses zwischen dem Strom einer Zelle, die identisch mit der Matrix-Zelle ist, und dem Referenzstrom.
Ein oder mehrere Spiegeltransistoren 5, die allgemein durch das Bezugszeichen 4 in Fig. 2 bezeichnet sind, werden der Stromverhältnis-Bewertungsleitung zugeordnet; der Source-Anschluss von jedem einzelnen der Transistoren 5 ist an Masse (GND) angeschlossen, und jeder einzelne der Transistoren 5 ist ausgebildet, um das Profil der Kennlinie des Entzerrungssignals Vmod zu bestimmen.
Der durch die Referenzspannung Vref eingestellte Strom ist daher eine Funktion der Leitfähigkeit der Zelle, welche entsprechend der Anzahl der Transistoren 5 variiert, welche sie bilden. Danach wird die durch die erste Spannungsquelle erzeugte Spannung bezeichnet durch Vref, und "k" bezeichnet die Anzahl von Transistoren 5.
Die erfindungsgemäße Schaltung umfasst weiterhin eine Verzweigung für die konstante Entladung der Entzerrungsleitung Vmod, die einen vierten Vorauflade- Transistor 6 vom P-Kanal-Typ umfasst, von welchem der Drain-Anschluss an die Versorgungsspannung VDD angeschlossen ist, der Gate-Anschluss empfängt ein Steuerungssignal PCn, welches außerhalb der Schaltung entsteht, und der Source- Anschluss ist an den Drain-Anschluss eines fünften Vorauflade-Transistors 7, bevorzugt des N-Kanal-Typs, angeschlossen.
Der Gate-Anschluss des fünften Transistors 7 empfängt ebenfalls das Steuerungssignal PCn am Eingang.
Eine zweite Spannungsquelle, die sich außerhalb der Schaltung befindet und nicht dargestellt ist, erzeugt eine Spannung, die eine Funktion der Leitfähigkeit einer generischen Referenzzelle 8 ist, welche durch einen oder mehrere Transistoren aufgebaut ist, deren Anzahl "m" ist. Der Source-Anschluss des Transistors 7 ist an die Zelle 8 angeschlossen, welche wiederum durch die Source-Anschlüsse der Transistoren 5 an Masse angeschlossen ist, die sie bilden.
Die Entladung des Langsam-Entlade-Zweiges ist eine Funktion der Leitfähigkeit der Zelle, d. h., der Anzahl "m" der Transistoren 5.
Ein Kondensator 10 ist dem Langsam-Entlade-Zweig parallel geschaltet und an die Masse angeschlossen.
Die erfindungsgemäße Schaltung umfasst weiterhin einen Schnell-Entladezweig, parallel geschaltet mit dem Kondensator 10 und gebildet durch einen sechsten Transistor 11, bei welchem der Gate-Anschluss an den Stromverhältnis-Bewertungszweig angeschlossen ist.
Der Drain-Anschluss des Transistors 11 ist an die Entzerrungsleitung Vmod angeschlossen und der Source-Anschluss ist an Masse angeschlossen.
Die erfindungsgemäße Schaltung umfasst weiterhin eine Verzweigung, welche dem Strom einer generischen Matrix-Zelle 12 folgt, angewendet auf eine der zwei Lasten der Zwischenspeicherschaltung und gebildet durch einen oder mehrere Transistoren, deren Anzahl "n" ist, und deren Source-Anschlüsse an Masse angeschlossen sind.
Die Stromfolger-Verzweigung umfasst einen siebten Transistor 13, bevorzugt vom N-Kanal-Typ und einen achten Transistor 14 vom P-Kanal-Typ.
Der Source-Anschluss des Transistors 14 ist an den Drain-Anschluss des Transistors 13 angeschlossen, während der Gate-Anschluss des Transistors 14 an den Gate-Anschluss des Transistors 13 angeschlossen ist, welcher wiederum das Signal PCn empfängt.
An Hand der Fig. 2 und 3 ist die Wirkungsweise der erfindungsgemäßen Schaltung wie folgt.
In dem anfänglichen inaktiven Zustand ist das Signal PCn auf dem hohen Pegel (VDD), die Entzerrungsleitung Vmod ist auf dem hohen Pegel, der Knoten 15, an welchem die Spannung Vset vorhanden ist, ist auf dem niedrigen Pegel, der Knoten 16, an welchem die Spannung Vdis vorhanden ist, ist auf dem hohen Pegel, die durch die zweite Spannungsquelle eingestellte Spannung ist hoch, und die durch die erste Quelle erzeugte Referenzspannung ist niedrig.
Nach Aktivierung, welche als Standby oder Vorauflade-Schritt bezeichnet wird, schaltet PCn, auf Null und der Langsam-Entladezweig, der Stromverhältnis-Zweig und der Spannungsfolger-Zweig werden abgeschaltet.
Zu diesem Zeitpunkt ist die Entzerrungsleitung Vmod hoch, die Spannung Vdis an dem Knoten 16 ist niedrig (GND), die Spannung Vref erzeugt durch die erste Spannungsquelle, ist konstant, und die durch die zweite Spannungsquelle erzeugte Spannung V ist eine Funktion der Leitfähigkeit der Zelle.
Die Spannung an dem Knoten 15 der Spannungsfolger-Verzweigung ist VDD, da der Transistor 2 ausschaltet.
Der Kondensator 10 wird während dieses Vorauflade-Schrittes geladen.
Am Ende des Vorauflade-Schrittes schaltet das Signal PCn zurück auf den hohen Pegel (VDD), und daher werden der Langsam-Entladezweig, der Stromverhältnis- Zweig und der Spannungsfolger-Zweig aktiviert; der Stromverhältnis-Zweig wird jedoch später aktiviert als die zwei anderen Zweige.
Der Langsam-Entladezweig entlädt den Kondensator 10, erzeugt den ersten Teil der Steigung von Vmod, der der weniger steile Teil ist. Der Kondensator 10 entlädt sich nicht schnell, da ein schneller Transistor in dem Langsam-Entladezweig nicht vorgesehen ist.
Die Leitung Vmod entlädt daher langsam mit einem konstanten Entladestrom Idis; gleichzeitig nimmt die Leitfähigkeit des Transistors 2 ab.
Die Steigung der Leitung Vmod wird bestimmt durch die "m" Transistoren 5, welche einen Strom leiten, der eine Funktion der Leitfähigkeit der Basiszelle ist.
Gleichzeitig wird ein Strom in dem Spannungsfolger-Zweig erzeugt, wobei der Strom durch den Satz von Transistoren 4 geliefert wird.
Wenn der Transistor 13 1 erreicht, schaltet der Transistor 14 aus und der Knoten 15, welcher Vset ist, folgt von unten der Dynamik von Vmod, d. h., Vset = Vmod - Schwellwertspannung VTnat des Transistors 1. Daher moduliert Vset die Leitfähigkeit des Transistors 2, welcher wiederum Vdis steuert.
Der Transistor 2 nähert sich seinem Schwellwert, aber der Knoten 16, welcher Vdis ist, bleibt niedrig, da der Transistor 2 außer Stande ist, den eingestellten Referenzstrom Iref zu liefern.
Wenn Vmod abnimmt, nimmt die Leitfähigkeit des Transistors 2 zu, so verhält sich auch Vdis, und nähert sich zunehmend dem Stromwert von Iref.
Wenn die Leitfähigkeit des Transistors 2 einen Strompegel erreicht, der eingestellt ist mit dem Verhältnis zwischen dem Zellenstrom und dem Referenzstrom, nimmt Vdis allmählich zu, bis sie den Aktivierungs-Schwellwert des Transistors 11 erreicht, welcher 1 Volt ist.
Der Transistor 11 wird daher genau dann aktiviert, wenn das Verhältnis zwischen dem Zellenstrom und dem Referenzstrom größer als 1 ist. Auf diese Weise steuert die Spannung Vdis das Einschalten des Transistors 11, welches verantwortlich ist für das schnelle Entladen von Vmod und daher für den steileren Steigungsteil von Vmod.
An diesem Punkt wird daher der Fortgang sehr schnell: Vmod fällt auf den Masse- Wert ab, Vset verringert sich schnell gegen Masse und Vdis steigt schnell auf VDD, und die anfängliche inaktive Bedingung wird wiederhergestellt.
Auf diese Weise hat das Signal Vmod ein Verhalten einschließlich zweier Steigungen: eine weniger steile, welche erlaubt, den Datenwert zu bewerten, mit der angebrachten Vorsicht, und eine deutlich steilere Steigung, welche am Ende der zuverlässigen Bewertung auftritt, um den Datenwert zu erfassen und ihn zu speichern.
Es ist anzumerken, dass die zweite Steigung, das ist die steilere von Vmod, nur ausgelöst wird, wenn das Entzerrungssignal Vmod durch seine langsame Abnahme den Entzerrungsvorgang des Zwischenspeichers auf den Punkt verringert hat, dass der in dem Transistor 2 erzeugte Strom größer als der extern für die Schaltung durch die erste Spannungsquelle eingestellte Referenzstrom ist. Daher kann ein Umschalten zu dem steileren Steigungsteil verknüpft werden mit einem Referenzstrom, welcher wiederum eine Funktion der Leitfähigkeit der Zelle ist.
Es ist daher evident, dass, wenn eine Zelle hoch-leitfähig ist, der Zellenstrom hoch ist und daher das Verhältnis zwischen dem Zellenstrom und dem Referenzstrom 1 deutlich schneller erreicht und überschreitet, als es auftritt, wenn die Zelle nur geringfügig leitfähig ist und daher der Zellenstrom klein ist. In diesem Zusammenhang ist der Betriebs-Kontext, in welchem die Zelle verwendet wird, d. h. die verwendeten Spannungswerte, ebenfalls wichtig.
Dieser Effekt ist deutlich sichtbar in dem Diagramm in Fig. 3, wo die gestrichelten Linien die Variationen angeben, welche die Kennlinien von Vset und Vmod im Falle einer großen Anzahl von Transistoren 5 in der Zelle 8 annehmen, d. h., wenn "m" groß ist und "n" ebenfalls groß ist.
Daher wird die Steigung von Vmod gesteuert durch "m", und die Trennung von Vset von Vmod wird statt dessen gesteuert durch "n"; praktisch bestimmt man den Moment, wann die Auslösung auftreten muss, d. h., wann die schnelle Änderung in der Steigung nach dem Datenwert-Bewertungsschritt auftreten muss.
Es wurde praktisch beobachtet, dass die erfindungsgemäße Schaltung die vorgesehenen Ziele und Aufgaben vollständig verwirklicht, da sie es erlaubt, ganz allmählich von dem Entzerrungs-(inaktiv-)Schritt zu dem Bewertungsschritt überzugehen, eine maximale Schaltungs-Empfindlichkeit bereitzustellen, so dass der Datenwert zuverlässig erfasst wird.
Weiterhin wird das dem Umschalten der Entzerrungsleitung während der Erzeugung des Signals Vmod zugeordnete kapazitive Rauschen (Miller-Effekt) verringert.
Ein werterer Vorteil der erfindungsgemäßen Schaltung ist, dass es möglich ist, die Datenwert-Bewertungszeit deutlich zu verringern und eine schnellere Erfassung zu erlauben.
Der Übergang von dem langsamen Schritt (allmähliche Steigung) zu dem schnellen Schritt (steile Steigung) wird durch eine Schaltung verwirklicht, welche es erlaubt, das darin erzeugte Signal zu quantisieren und die Steigung in bestimmten Datenwert-Erfassungsbedingungen zu ändern und gleichzeitig in dem kürzestmöglichen Zeitintervall.
Das Timing für die Erzeugung des Signals Vmod wird somit abhängig von der Leitfähigkeit einer gegebenen Basiszelle, verknüpft die Betriebsdynamik mit den tatsächlichen geometrischen Merkmalen der Zelle und den verwendeten Spannungen. Die somit erhaltene erhaltene Vorrichtung ist zugänglich für zahlreiche Modifikationen und Variationen, welche sämtlich innerhalb des Umfangs des erfindungsgemäßen Gedankens liegen.
Das wie oben beschrieben erhaltene Signal Vmod kann verwendet werden, um den Zwischenspeicher-Verstärker direkt anzusteuern.
Schließlich können alle Einzelheiten durch andere, technisch äquivalente Elemente ersetzt werden.
Praktisch können alle verwendeten Materialien, solange sie kompatibel mit der besonderen Ver Wendung sind, ebenso wie die Abmessungen, entsprechend den Anforderungen und dem Stand der Technik beliebig sein.
Wo in einem Anspruch technische Merkmale erwähnt sind, gefolgt von Bezugszeichen, wurden die Bezugszeichen zu dem einzigen Zweck der Verbesserung der Verständlichkeit der Ansprüche eingefügt und demnach haben solche Bezugszeichen keine beschränkende Wirkung auf die Auslegung jedes beispielhaft durch solche Bezugszeichen identifizierten Elementes.

Claims

1. Schaltung zur Erzeugung eines modulierten Steigungs-Signals, insbesondere für Zwischenspeicher-Datenerfassungs-Anordnungen, mit:

einer Leitung (Vmod) zum Transportieren des modulierten Steigungs-Signals und zum Entzerren einer Zwischenspeicher-Anordnung (1, 2);

einem Zweig zum Verfolgen (14, 15, 13, 12) des Stromes einer Basis-Speicherzelle, angelegt an eine der Lasten der Zwischenspeicher-Anordnung (1, 2);

einem Zweig für das langsame Entladen (7, 8) der Entzerrungs-Leitung;

einem Zweig für das schnelle Entladen (11) der Entzerrungs-Leitung;

einem Zweig zum Bewerten des Verhältnisses (2, 16, 3, 4) zwischen einem Strom, der eine Funktion der Leitfähigkeit der Basis-Speicherzelle ist, und einem Referenzstrom, der in dem Bewertungs-Zweig (2, 16, 3, 4) vorhanden ist; und

einem Steuerungssignal (PCn), das zu dem Langsam-Entlade-Zweig (7, 8) und zu dem Stromfolger-Zweig (14, 15, 13, 12) gesendet wird, wobei der Langsam-Entlade-Zweig (7, 8) ausgebildet ist, um eine erste Steigung des Signals der Entzerrungs-Leitung (Vmod) zu steuern;

wobei der Bewertungs-Zweig (2, 16, 3, 4) ausgebildet ist, um die Modulation des Signals der Entzerrungs-Leitung (Vmod) zu steuern und seinen Steigungs-Änderungspunkt zu bestimmen;

wobei der Schnell-Entlade-Zweig (11) gesteuert wird durch den Bewertungs-Zweig (14, 15, 13, 12), um eine zweite Steigung des Signals der Entzerrungs-Leitung (Vmod) nach der ersten Steigung zu bestimmen;

wobei die erste Steigung des Entzerrungs-Signals einem Schritt für die Bewertung eines Datums entspricht und die zweite Steigung einem Schritt für die Erfassung des Datums in der Zelle entspricht.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass ein oder mehrere Spiegel-Transistoren (4; 5) an den Bewertungs-Zweig (2, 16, 3, 4) für das Strom-Verhältnis angeschlossen sind, wobei die Transistoren von einer ersten Spannungsquelle (VREF) versorgt werden, die ausgebildet ist, um einen konstanten Referenzstrom zu setzen.

3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass ein oder mehrere Spiegel-Transistoren (8; 5) an den Langsam-Entlade-Zweig (7, 8) der Entzerrungs-Leitung (Vmod) angeschlossen sind und von einer zweiten Spannungsquelle (V) versorgt werden, welche ausgebildet ist, um einen Strom einzustellen, der eine Funktion der Leitfähigkeit der Zelle ist, wobei die Steigung des Signals der Entzerrungs-Leitung (Vmod) durch die Anzahl (m) der Transistoren bestimmt ist.

4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, dass ein oder mehrere Spiegel-Transistoren (12; 5) an den Spannungsfolger-Zweig (14, 15, 13, 12) angeschlossen sind und durch die zweite Spannungsquelle (V) versorgt werden, wobei die Anzahl (n) der Transistoren die Fähigkeit des Spannungsfolger-Zweiges bestimmt, dem Strom der Zelle zu folgen.

5. Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Entzerrungs-Leitung (Vmod) den Gate-Anschluss eines ersten Transistors (1) versorgt, wobei der Drain-Anschluss des ersten Transistors an die Versorgungsspannung angeschlossen ist.

6. Schaltung nach Anspruch 2, dadurch gekennzeichnet, dass der Stromverhältnis-Bewertungs-Zweig (2, 16, 3, 4) einen zweiten (2) und einen dritten (3) Transistor umfasst, wobei der Source- Anschluss des zweiten Transistors (2) an den Drain-Anschluss des dritten Transistors (3) angeschlossen ist, wobei der Drain-Anschluss des zweiten Transistors (2) an die Versorgungsspannung angeschlossen ist und der Source-Anschluss des dritten Transistors (3) an die Drain-Anschlüsse des einen oder mehrerer Spiegel- Transistoren (4; 5) angeschlossen ist.

7. Schaltung nach Anspruch 6, dadurch gekennzeichnet, dass der zweite Transistor (2) eine erste Polarität aufweist und der dritte Transistor (3) eine zweite Polarität aufweist.

8. Schaltung nach Anspruch 3, dadurch gekennzeichnet, dass der Langsam-Entlade-Zweig (7, 8) einen vierten (6) und einen fünften (7) Transistor umfasst, wobei der Source-Anschluss des vierten Transistors (6) an den Drain-Anschluss des fünften Transistors (7) angeschlossen ist, der Drain-Anschluss des vierten Transistors (6) an die Versorgungsspannung angeschlossen ist, die Gate-Anschlüsse des vierten (6) und fünften (7) Transistors an das Steuerungssignal (PCn) angeschlossen sind, und der Source-Anschluss des fünften Transistors (7) an die Drain-Anschlüsse des einen oder mehrerer Spiegel- Transistoren (8; 5) angeschlossen sind.

9. Schaltung nach Anspruch 8, dadurch gekennzeichnet, dass der vierte Transistor (6) eine erste Polarität aufweist und der fünfte Transistor (7) eine zweite Polarität aufweist.

10. Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass ein Kondensator (10) parallel zu dem Langsam- Entlade-Zweig angeschlossen ist und zwischen der Entzerrungs-Leitung (Vmod) und Masse angeschlossen ist.

11. Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass der Schnell-Entlade-Zweig einen sechsten Transistor (11) einer zweiten Polarität umfasst, bei welchem der Drain-Anschluss an die Entzerrungs-Leitung (Vmod) angeschlossen ist, und der Source-Anschluss an Masse angeschlossen ist und der Gate-Anschluss an den Anschluss (16) zwischen dem Source-Anschluss eines zweiten Transistors (2) und dem Drain-Anschluss eines dritten Transistors (3) angeschlossen ist.

12. Schaltung nach Anspruch 4, dadurch gekennzeichnet, dass der Spannungsfolger-Zweig einen siebten (13) und einen achten (14) Transistor umfasst, wobei der Drain-Anschluss des achten Transistors (14) an die Versorgungsspannung angeschlossen ist, der Gate-Anschluss und der Source-Anschluss des achten Transistors (14) jeweils an den Gate- Anschluss und an den Drain-Anschluss des siebten Transistors (13) angeschlossen sind, der Source-Anschluss des siebten Transistors (13) an die Drain-Anschlüsse des einen oder mehrerer Spiegel-Transistoren (12; 5) angeschlossen sind und der Gate-Anschluss des siebten Transistors (13) weiterhin an das Steuerungssignal (PCn) angeschlossen ist.

13. Schaltung nach Anspruch 12, dadurch gekennzeichnet, dass der achte Transistor (14) eine erste Polarität aufweist und der siebte Transistor (13) eine zweite Polarität aufweist.

14. Schaltung nach Anspruch 4, dadurch gekennzeichnet, dass die entsprechenden Source-Anschlüsse des einen oder mehrerer Spiegel-Transistoren (12; 5) an Masse angeschlossen sind.