KR20180046033A - 디스플레이 구동 장치 - Google Patents

디스플레이 구동 장치 Download PDF

Info

Publication number
KR20180046033A
KR20180046033A KR1020160140755A KR20160140755A KR20180046033A KR 20180046033 A KR20180046033 A KR 20180046033A KR 1020160140755 A KR1020160140755 A KR 1020160140755A KR 20160140755 A KR20160140755 A KR 20160140755A KR 20180046033 A KR20180046033 A KR 20180046033A
Authority
KR
South Korea
Prior art keywords
voltage
signal
gradation voltage
digital
driving signal
Prior art date
Application number
KR1020160140755A
Other languages
English (en)
Other versions
KR102529516B1 (ko
Inventor
김영복
박태명
전현규
나준호
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020160140755A priority Critical patent/KR102529516B1/ko
Priority to US15/792,946 priority patent/US10467948B2/en
Priority to CN201711022717.6A priority patent/CN108010478B/zh
Publication of KR20180046033A publication Critical patent/KR20180046033A/ko
Application granted granted Critical
Publication of KR102529516B1 publication Critical patent/KR102529516B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 출력 버퍼의 출력 응답 지연을 완화하는 디스플레이 구동 장치를 개시하며, 이를 위하여 본 발명은 제1 디지털 신호에 대응되는 제1 계조 전압을 출력하는 제1 디지털 아날로그 컨버터; 제2 디지털 신호에 대응되는 제2 계조 전압을 출력하는 제2 디지털 아날로그 컨버터; 및 상기 제1 계조 전압을 수신하는 제1 입력단과 상기 제2 계조 전압을 수신하는 제2 입력단을 구비하며, 순차 입력에 의해 서로 번갈아 수신되는 상기 제1 계조 전압과 상기 제2 계조 전압 중 선택된 하나를 구동 신호로 출력하는 출력 버퍼; 를 포함한다.

Description

디스플레이 구동 장치{DISPLAY DRIVING DEVICE}
본 발명은 디스플레이 구동 장치에 관한 것으로서, 보다 상세하게는 디지털 아날로그 컨버터와 출력 버퍼의 출력 응답 특성을 개선한 디스플레이 구동 장치에 관한 것이다.
현재 많이 사용되고 있는 디스플레이 장치로는 LCD (Liquid Crystal Display), PDP (Plasma Display Panel), OLED (Organic Light Emitting Diode), AMOLED (Active Matrix Organic Light Emitting Diode) 등이 있다.
디스플레이 장치가 고해상도로 구현될수록 소스 드라이버가 구동할 수 있는 하나의 수평 주기 즉 라인 타임(Line time)은 점차 줄어든다. 라인 타임이 줄어들수록, 소스 드라이버는 디스플레이 데이터에 대응하여 디스플레이 패널에 출력되는 구동 신호에 대하여 빠른 속도의 출력 응답 특성을 갖는 것이 요구된다.
소스 드라이버는 소스 구동 신호를 출력하기 위한 많은 수의 출력 버퍼를 포함하며, 각 출력 버퍼에 매칭되는 디지털 아날로그 컨버터들을 포함한다. 출력 버퍼는 디지털 아날로그 컨버터의 출력을 소스 구동 신호로 출력하고 소스 구동 신호를 디스플레이 패널에 제공하고, 이러한 과정에서 출력 버퍼에는 응답 지연이 발생할 수 있다.
각 출력 버퍼의 출력 응답 지연은 소스 드라이버가 빠른 속도의 출력 응답 특성을 가지는 것을 방해하고, 결국 고해상도의 구현을 위해 작은 크기의 라인 타임을 갖도록 디스플레이 장치를 개발하는 것에 대하여 제한하는 요소로 작용한다.
특히, 출력 버퍼의 출력 응답 지연에 대한 원인으로 입력 기생 커패시턴스(Input Parasite Capacitance)를 들 수 있다. 소스 드라이버는 디스플레이 데이터를 디지털 아날로그 컨버터(Digital Analog Converter)와 출력 버퍼에서 처리하는 과정에서 복수의 채널 별로 배치되는 출력 버퍼에 의하여 기생 커패시턴스가 발생한다. 이 중에서, 출력 버퍼의 입력단에 연결되는 라인에 연결된 스위칭 동작 등에 의한 입력 기생 커패시턴스는 감마 회로의 저항 스트링이나 라우팅에 따라 발생하는 라우팅 저항과 결부되어 RC 지연(Delay)을 유발한다.
이러한 RC 지연은 출력 버퍼의 출력 응답의 지연에 영향을 미치며 소스 드라이버가 고해상도 디스플레이 구현을 위하여 작은 크기의 라인 타임 내에 디스플레이 데이터를 처리하는 것을 제한한다. 따라서 디지털 아날로그 컨버터의 출력 지연은 고해상도 디스플레이에 적합한 소스 드라이버를 개발하기 위하여 해결해야 할 문제점으로 작용한다.
본 발명이 해결하고자 하는 과제는 디지털 아날로그 컨버터가 디스플레이 데이터에 대응하여 출력 버퍼에 출력하는 구동 신호의 구동 방식을 개선함으로써 출력 지연을 완화하며, 고해상도 디스플레이를 위해 적은 라인 타임에 대응하여 구동될 수 있는 디스플레이 구동 장치를 제공하는 것이다.
상기한 과제를 해결하기 위해 본 발명의 실시예에 따른 디스플레이 구동 장치는 제1 디지털 신호에 대응되는 제1 계조 전압을 출력하는 제1 디지털 아날로그 컨버터; 제2 디지털 신호에 대응되는 제2 계조 전압을 출력하는 제2 디지털 아날로그 컨버터; 및 상기 제1 계조 전압을 수신하는 제1 입력단과 상기 제2 계조 전압을 수신하는 제2 입력단을 구비하며, 순차 입력에 의해 서로 번갈아 수신되는 상기 제1 계조 전압과 상기 제2 계조 전압 중 선택된 하나를 구동 신호로 출력하는 출력 버퍼; 를 포함한다.
또한, 상기한 과제를 해결하기 위해 본 발명의 다른 실시예에 따른 디스플레이 구동 장치는 제2 전원 전압 이상 제3 전원 전압 미만의 범위에서 제1 구동 신호를 출력하는 제1 출력부; 제1 전원 전압 이상 상기 제2 전원 전압 미만의 범위에서 제2 구동 신호를 출력하는 제2 출력부; 및 상기 제1 구동 신호와 상기 제2 구동 신호가 디스플레이 패널로 출력되는 경로를 제어하는 경로 멀티플렉서; 를 포함하고, 상기 제1 출력부는 제1 디지털 신호에 대응되는 제1 계조 전압을 출력하는 제1 디지털 아날로그 컨버터; 제2 디지털 신호에 대응되는 제2 계조 전압을 출력하는 제2 디지털 아날로그 컨버터; 및 상기 제1 계조 전압을 수신하는 제1 입력단과 상기 제2 계조 전압을 수신하는 제2 입력단을 구비하며, 순차 입력에 의해 서로 번갈아 수신되는 상기 제1 계조 전압과 상기 제2 계조 전압 중 선택된 하나를 상기 제1 구동 신호로 출력하는 제1 출력 버퍼; 를 포함하며, 상기 제2 출력부는 제3 디지털 신호에 대응되는 제3 계조 전압을 출력하는 제3 디지털 아날로그 컨버터; 제4 디지털 신호에 대응되는 제4 계조 전압을 출력하는 제4 디지털 아날로그 컨버터; 및 상기 제3 계조 전압을 수신하는 제5 입력단과 상기 제4 계조 전압을 수신하는 제6 입력단을 구비하며, 순차 입력에 의해 서로 번갈아 수신되는 상기 제3 계조 전압과 상기 제4 계조 전압 중 선택된 하나를 상기 제2 구동 신호로 출력하는 제2 출력 버퍼; 를 포함한다.
본 발명은 디지털 아날로그 컨버터가 디스플레이 데이터에 대응하여 출력 버퍼에 출력하는 구동 신호의 구동 방식을 개선함으로써 출력 지연을 완화하며, 고해상도 디스플레이를 위해 적은 라인 타임에 대응하여 디스플레이 장치를 구동하는 효과가 있다.
도 1은 본 발명의 실시예에 따른 디스플레이 구동 장치를 나타낸 회로도이다.
도 2는 도 1의 실시예에서 출력 버퍼를 상세하게 나타낸 회로도이다.
도 3은 도 1의 실시예에 따른 디스플레이 구동 장치의 출력 파형을 나타낸 파형도이다.
도 4는 본 발명의 다른 실시예에 따른 디스플레이 구동 장치를 나타낸 회로도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 본 명세서 및 특허청구범위에 사용된 용어는 통상적이거나 사전적 의미로 한정되어 해석되지 아니하며, 본 발명의 기술적 사항에 부합하는 의미와 개념으로 해석되어야 한다.
본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예이며, 본 발명의 기술적 사상을 모두 대변하는 것이 아니므로, 본 출원 시점에서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있다.
도 1은 본 발명의 실시예에 따른 디스플레이 구동 장치를 나타낸 회로도이다.
도 1을 참조하면, 본 발명에 따른 디스플레이 구동 장치는 감마 전압 제공부(10), 제1 디지털 아날로그 컨버터(20), 제2 디지털 아날로그 컨버터(30) 및 출력 버퍼(40)를 포함한다.
디스플레이 패널(미도시)은 디스플레이 구동 장치의 출력 버퍼(40)에서 출력되는 구동 신호(Output Signal)를 이용하여 영상을 디스플레이 한다.
디스플레이 패널은 액정 디스플레이 (Liquid Crystal Display; LCD), 플라즈마 디스플레이 패널 (Plasma Display Panel; PDP), 유기 발광 다이오드 (Organic Light Emitting Diode; OLED) 디스플레이 패널, 능동형 유기 발광 다이오드 (Active Matrix Organic Light Emitting Diode; AMOLED) 디스플레이 패널 등으로 구성될 수 있다.
디스플레이 데이터는 N 비트(N은 자연수)의 디지털 데이터일 수 있으며, 계조를 대표하는 값을 갖는다. 디스플레이 데이터는 외부 데이터 소스에서 데이터를 수신하는 타이밍 컨트롤러(미도시)로부터 제공될 수 있다.
디스플레이 데이터는 하나의 화면을 표현하기 위한 프레임 단위로 구분될 수 있고, 프레임 단위의 디스플레이 데이터는 다수의 라인 데이터를 포함한다. 라인 데이터는 디스플레이 패널에 표시될 프레임을 구성하는 하나의 수평 라인을 표현하기 위한 데이터이다.
감마 전압 제공부(10)는 직렬 연결된 복수의 저항을 포함할 수 있다. 감마 전압 제공부(10)는 직렬 연결된 저항들에 대하여 바이어스되는 전압을 분압하여 각 노드 별로 계조 전압을 제공하도록 구성될 수 있다.
감마 전압 제공부(10)의 일단은 제1 전압(V1)을 제공받고, 감마 전압 제공부(10)의 타단은 제2 전압(V2)을 제공받을 수 있다. 여기서, 제2 전압(V2)은 제1 전압(V1)보다 높은 레벨의 전압 값을 가진다. 또한, 제1 전압(V1)과 제2 전압(V2)은 디스플레이 구동 장치의 동작을 위해 일정한 크기의 전원 전압을 제공하는 전압 단자로부터 제공되는 전압을 의미한다.
감마 전압 제공부(10)를 구성하는 복수의 저항들은 하기할 제1 디지털 아날로그 컨버터(20) 및 제2 디지털 아날로그 컨버터(30)에 제공되는 제1 디지털 신호와 제2 디지털 신호의 크기에 대응되는 수로 구성될 수 있으며, 각 저항들의 저항 값도 디스플레이 구동 장치의 구조나 환경에 따라 다양할 수 있다.
감마 전압 제공부(10)는 제1 디지털 아날로그 컨버터(20)와 제2 디지털 아날로그 컨버터(30)의 선택에 대응하여 해당하는 계조 전압을 제공한다. 감마 전압 제공부(10)가 제1 디지털 아날로그 컨버터(20)에 제공하는 계조 전압을 제1 계조 전압으로 지칭하고, 감마 전압 제공부(10)가 제2 디지털 아날로그 컨버터(30)에 제공하는 계조 전압을 제2 계조 전압으로 지칭하기로 한다.
제1 디지털 아날로그 컨버터(20)는 라인 데이터들 중 제1 디지털 신호를 수신하고, 제1 디지털 신호에 대응하여 선택된 제1 계조 전압을 감마 전압 제공부(10)로부터 제공받아 하기할 출력 버퍼(40)에 출력할 수 있다.
제2 디지털 아날로그 컨버터(30)는 라인 데이터들 중 제2 디지털 신호를 수신하고, 제2 디지털 신호에 대응하여 선택된 제2 계조 전압을 감마 전압 제공부(10)로부터 제공받아 하기할 출력 버퍼(40)에 출력할 수 있다.
여기서, 제1 디지털 신호와 제2 디지털 신호는 도면에 표시되진 않았으나, 래치(Latch)와 레벨 시프터(Level Shifter)를 통해 제공되는 디지털 신호일 수 있다.
보다 구체적으로, 래치는 라인 데이터를 래치하고, 주기적으로 갱신한다. 그리고 레벨 시프터는 래치에서 출력되는 신호에 대한 레벨 시프트를 수행하여 제1 디지털 아날로그 컨버터(20)에 제1 디지털 신호를 제공하거나 제2 디지털 아날로그 컨버터(30)에 제2 디지털 신호를 제공할 수 있다.
제1 디지털 신호는 순차적으로 입력되는 상기 라인 데이터들 중 홀수 번째 신호이고, 제2 디지털 신호는 순차적으로 입력되는 상기 라인 데이터들 중 짝수 번째 신호일 수 있다.
보다 구체적으로, 하나의 프레임에 포함되는 라인 데이터들은 첫번째 라인부터 마지막 라인까지 순서대로 도 1의 디스플레이 구동 장치에 전달되며 전달되는 순서를 기준으로 홀수 번째 라인 데이터와 짝수 번째 라인 데이터로 구분될 수 있다.
도 1을 참조하여 설명되는 동작은 홀수 번째 라인 데이터와 짝수 번째 라인 데이터의 하나의 화소에 대응하는 데이터를 이용하여 디스플레이 패널 상의 하나의 화소를 구동하기 위한 것이다.
제1 디지털 아날로그 컨버터(20)는 제1 계조 전압을 출력할 수 있고, 제2 디지털 아날로그 컨버터(30)는 제2 계조 전압을 출력할 수 있다.
제1 디지털 아날로그 컨버터(20)는 제2 디지털 아날로그 컨버터(30)가 제2 계조 전압을 제공 받는 동안 제1 계조 전압을 출력 버퍼(40)에 출력하고, 제2 디지털 아날로그 컨버터(30)는 상기 제1 디지털 아날로그 컨버터(20)가 제1 계조 전압을 제공받는 동안 제2 계조 전압을 출력 버퍼(40)에 출력할 수 있다.
보다 상세하게, 제1 디지털 아날로그 컨버터(20)는 한 주기의 SOE(Source Output Enable) 신호에 대응하여 제1 디지털 신호를 수신하고, 감마 전압 제공부(10)로부터 제공되는 제1 계조 전압들 중 제1 디지털 신호에 대응되는 제1 계조 전압을 선택한다. 이후, 제1 디지털 아날로그 컨버터(20)는 다음 주기의 SOE 신호에 대응하여 제1 계조 전압을 출력 버퍼(40)에 출력한다.
제2 디지털 아날로그 컨버터(20)는 한 주기의 SOE(Source Output Enable) 신호에 대응하여 제2 디지털 신호를 수신하고, 감마 전압 제공부(10)로부터 제공되는 제2 계조 전압들 중 제2 디지털 신호에 대응되는 제2 계조 전압을 선택한다. 이후, 제2 디지털 아날로그 컨버터(20)는 다음 주기의 SOE 신호에 대응하여 제2 계조 전압을 출력 버퍼(40)에 출력한다.
이 때, 하나의 디지털 아날로그 컨버터가 한 주기의 SOE 신호에 대응하여 계조 전압을 제공받는 동안 다른 하나의 디지털 아날로그 컨버터는 해당 SOE 신호에 대응하여 계조 전압을 출력 버퍼(40)에 출력한다. 즉, 제1 디지털 아날로그 컨버터(20)와 제2 디지털 아날로그 컨버터(30)는 계조 전압의 수신과 계조 전압의 출력을 번갈아 수행하는 것으로 볼 수 있다.
제1 디지털 아날로그 컨버터(20)가 제공받는 제1 계조 전압과 제2 디지털 아날로그 컨버터(30)가 제공받는 제2 계조 전압은 감마 전압 제공부(10)로부터 번갈아 제공될 수 있고, 하나의 디지털 아날로그 컨버터가 계조 전압을 제공 받는 동안 다른 하나의 디지털 아날로그 컨버터는 계조 전압을 출력 버퍼(40)에 출력할 수 있다.
출력 버퍼(40)는 제1 계조 전압을 수신하는 제1 입력단(41)과 제2 계조 전압을 수신하는 제2 입력단(42)을 구비하며, 제1 계조 전압과 제2 계조 전압 중 선택된 것에 대응하는 구동 신호(Output Signal)를 출력할 수 있다.
본 발명의 실시예에 따른 디스플레이 구동 장치는 복수의 디지털 아날로그 컨버터에서 출력되는 계조 전압이 출력 버퍼(40)에 직접 출력된다. 따라서 복수의 디지털 아날로그 컨버터와 출력 버퍼(40) 사이의 라인에서 계조 전압을 스위칭하는 구성이 배제되므로 출력 버퍼(40)에 대한 입력 기생 커패시턴스의 발생을 억제할 수 있다.
또한, 2개의 디지털 아날로그 컨버터당 하나의 출력 버퍼를 구성함으로써 각 디지털 아날로그 컨버터당 하나의 출력 버퍼를 배치하는 것보다 출력 버퍼의 수를 반으로 줄일 수 있다. 그리고 출력 버퍼의 수가 감소됨으로써 디스플레이 구동 장치의 소형화가 가능해진다.
2개의 디지털 아날로그 컨버터에서 출력되는 계조 전압들 중 하나가 출력 버퍼(40)의 내부에서 선택되고, 출력 버퍼(40)는 내부에서 선택된 계조 전압에 대응하는 구동 신호를 출력한다. 이를 통하여, 출력 버퍼(40)의 입력단의 계조 전압은 선택 전 미리 충전된다. 그러므로, 출력 버퍼(40)의 입력단에 형성되는 입력 기생 커패시턴스에 의한 RC 지연이 완화될 수 있다.
출력 버퍼(40)의 상세한 구성은 도 2를 참조하여 설명한다. 도 2는 도 1의 실시예에서 출력 버퍼(40)를 상세하게 나타낸 도면이다.
도 2를 참조하면, 출력 버퍼(40)는 입력 스테이지(46), 로드 및 바이어스 스테이지(47), 출력 스테이지(48)로 구성될 수 있다. 이 중, 입력 스테이지(46)는 제1 계조 전압을 수신하는 제1 입력단(41), 제2 계조 전압을 수신하는 제2 입력단(42), 제1 계조 전압과 제2 계조 전압 중 하나를 선택하는 입력 멀티플렉서(45)를 포함한다.
입력 스테이지(46)는 입력 멀티플렉서(45)에 의하여 선택된 계조 전압과 선택된 피드백 전압을 비교하고, 선택된 계조 전압과 선택된 피드백 전압의 차이에 대응되는 비교 신호를 생성하여 로드 및 바이어스 스테이지(47)로 제공한다.
로드 및 바이어스 스테이지(47)는 입력 스테이지(46)로부터 비교 신호를 제공받는다. 또한, 로드 및 바이어스 스테이지(27)는 비교 신호를 전류 미러링에 의하여 출력 스테이지(48)의 풀업 구동 소자(도시되지 않음)와 풀다운 구동 소자(도시되지 않음)를 구동하기 위한 신호로 바이어싱함으로써, 풀업 구동 신호와 풀다운 구동 신호를 생성하여 출력 스테이지(48)에 전달한다.
출력 스테이지(48)는 도면에 표시되지 않았으나 제1 전압(V1)내지 제2 전압(V2)의 범위에서 구동하는 풀업 구동 소자와 풀다운 구동 소자를 포함할 수 있다. 로드 및 바이어스 스테이지(47)에서 제공되는 풀업 구동 신호는 출력 스테이지(28)의 풀업 구동 소자에 전달되고, 풀다운 구동 신호는 출력 스테이지(28)의 풀다운 구동 소자에 전달된다. 풀업 구동 소자와 풀다운 구동 소자의 출력은 하나의 노드를 통하여 합쳐지며, 노드에서 출력되는 신호는 출력 스테이지(48)의 구동 신호(Output Signal)이다.
그리고, 출력 버퍼(40)는 제3 입력단(43)과 제4 입력단(44)을 더 포함하며, 제3 입력단(43)은 제1 계조 전압에 대응하여 출력 버퍼(40)로부터 출력되는 구동 신호(Output Signal)가 피드백된 제1 피드백 전압을 입력받기 위한 것이고, 제4 입력단(44)은 제2 계조 전압에 대응하여 출력 버퍼(40)로부터 출력되는 구동 신호(Output Signal)가 피드백된 제2 피드백 전압을 입력받기 위한 것이다.
출력 버퍼(40)는 전압 팔로워(Voltage Follower)로서 기능을 수행하기 위해 출력 버퍼(40)의 출력단에서 제공되는 구동 신호(Output Signal)를 피드백하여 피드백 전압으로 입력 받을 수 있다. 보다 상세하게, 피드백 전압은 출력 버퍼(40)의 출력단으로부터 제공되어 제3 또는 제4 입력단으로 제공되는 전압을 의미한다.
제1 내지 제4 입력단(41 내지 44)은 제1 트랜지스터(TR1) 내지 제4 트랜지스터(TR4)의 게이트에 형성된다. 제1 트랜지스터(TR1) 내지 제4 트랜지스터(TR4)는 바이어스 제어 전압(Vbias)에 대응하여 제1 전압(V1)의 인가를 제어하는 바이어스 스위치(BS)와 입력 멀티플렉서(45)사이에 병렬로 연결된다.
보다 구체적으로, 제1 입력단(41)은 제1 트랜지스터(TR1)의 게이트에 연결된다. 그리고 제1 트랜지스터(TR1)는 제1 스위치(SW1)에 연결되는 드레인과 바이어스 스위치(BS)에 연결되는 소스로 구성되는 NMOS 트랜지스터일 수 있다.
제2 입력단(42)은 제2 트랜지스터(TR2)의 게이트에 연결된다. 그리고 제2 트랜지스터(TR2)는 제2 스위치(SW2)에 연결되는 드레인과 바이어스 스위치(BS)에 연결되는 소스로 구성되는 NMOS 트랜지스터일 수 있다.
제3 입력단(43)은 제3 트랜지스터(TR3)의 게이트에 연결된다. 그리고 제3 트랜지스터(TR3)는 제3 스위치(SW3)에 연결되는 드레인과 바이어스 스위치(BS)에 연결되는 소스로 구성되는 NMOS 트랜지스터일 수 있다.
제4 입력단(44)은 제4 트랜지스터(TR4)의 게이트에 연결된다. 그리고 제4 트랜지스터(TR4)는 제4 스위치(SW4)에 연결되는 드레인과 바이어스 스위치(BS)에 연결되는 소스로 구성되는 NMOS 트랜지스터일 수 있다.
바이어스 스위치(BS)는 드레인이 제1 트랜지스터(TR1) 내지 제4 트랜지스터(TR4)의 소스와 공통으로 연결되고 소스에 제1 전압(V1)이 인가되는 NMOS 트랜지스터로 구성될 수 있다. 상기한 바이어스 스위치(BS)는 출력 버퍼(40)의 인에이블에 대응하여 제공되는 바이어스 제어 전압(Vbias)에 의하여 턴온되어 제1 트랜지스터(TR1) 내지 제4 트랜지스터(TR4)에 제1 전압(V1)을 제공한다. 즉, 바이어스 스위치(BS)는 바이어스 제어 전압(Vbias)에 의하여 턴온됨으로써 제1 입력단(41) 내지 제4 입력단이 각각 형성된 제1 내지 제1 트랜지스터(TR1) 내지 제4 트랜지스터(TR4)를 활성화한다.
그리고 입력 멀티플렉서(45)는 제1 계조 전압이 입력 스테이지(46)의 다음 스테이지로 인가되는 것을 제1 선택 신호(SEL1)에 대응하여 제어하는 제1 스위치(SW1), 제2 계조 전압이 입력 스테이지(46)의 다음 스테이지로 인가되는 것을 제2 선택 신호(SEL2)에 대응하여 제어하는 제2 스위치(SW2), 제1 피드백 전압을 입력 스테이지(46)의 다음 스테이지로 인가되는 것을 제1 선택 신호(SEL1)에 대응하여 제어하는 제3 스위치(SW3) 및 제2 피드백 전압을 입력 스테이지(46)의 다음 스테이지로 인가되는 것을 제2 선택 신호(SEL2)에 대응하여 제어하는 제4 스위치(SW4)를 포함할 수 있다.
출력 버퍼(40)는 제1 선택 신호(SEL1)와 제2 선택 신호(SEL2)에 대응하여 제1 계조 전압과 제2 계조 전압 중 하나를 번갈아 선택하고, 제1 피드백 전압과 제2 피드백 전압 중 하나를 번갈아 선택하도록 구성될 수 있다.
여기서 제1 선택 신호(SEL1) 및 제2 선택 신호(SEL2)는 SOE(Source Output Enable) 신호에 동기화되어 출력 버퍼(40)의 입력 스테이지(46)에 제공되는 신호로서, 출력 버퍼(40)가 제1 계조 전압과 제2 계조 전압 중 하나를 선택하는 것을 제어하기 위해 하이 또는 로우의 논리 값을 가지는 디지털 신호이다.
보다 구체적으로, 제1 선택 신호(SEL1)는 제1 계조 전압 및 제1 피드백 전압이 입력 스테이지(46)에서 로드 & 바이어스 스테이지(47)로 인가되는 것을 제어하기 위한 신호이고, 제2 선택 신호(SEL2)는 제2 계조 전압 및 제2 피드백 전압이 입력 스테이지(46)에서 로드 & 바이어스 스테이지(47)로 인가되는 것을 제어하기 위한 신호로 볼 수 있다.
제1 선택 신호(SEL1)가 SOE 신호에 동기화 될 때, 제1 선택 신호(SEL1)는 홀수 번째 SOE 신호에 대응하여 하이로 변동되고 짝수 번째 SOE 신호에 대응하여 로우로 변동될 수 있다. 그리고, 제2 선택 신호(SEL2)가 SOE 신호에 동기화 될 때, 제2 선택 신호(SEL2)는 홀수 번 째 SOE 신호에 대응하여 로우로 변동되고 짝수 번째 SOE 신호에 대응하여 하이로 변동될 수 있다.
즉, 제1 선택 신호(SEL1)와 제2 선택 신호(SEL2)는 일정한 주기에 따라 서로 다른 위상을 갖도록 변동될 수 있다. 제1 선택 신호(SEL1)는 입력 멀티플렉서(45)의 제1 스위치(SW1) 및 제3 스위치(SW3)에 제공되고, 제2 선택 신호(SEL2)는 입력 멀티플렉서(45)의 제2 스위치(SW2) 및 제4 스위치(SW4)에 제공되어 해당 스위치를 제어할 수 있다.
제1 선택 신호(SEL1) 또는 제2 선택 신호(SEL2)가 하이일 때, 해당 선택 신호가 제어하는 스위치가 턴 온되고, 로우일 때, 해당 선택 신호가 제어하는 스위치가 턴 오프된다.
입력 멀티플렉서(45)의 제1 스위치(SW1)는 제1 입력단(41)과 로드 & 바이어스 스테이지(47)의 사이에 연결됨으로써 제1 입력단(41)의 제1 계조 전압에 대응하는 전압이 로드 & 바이어스 스테이지(47)로 인가되는 것을 제어 한다.
입력 멀티플렉서(45)의 제2 스위치(SW2)는 제2 입력단(42)과 로드 & 바이어스 스테이지(47)의 사이에 연결됨으로써 제2 입력단(42)의 제2 계조 전압에 대응하는 전압이 로드 & 바이어스 스테이지(47)로 전달되는 것을 제어 한다.
입력 멀티플렉서(45)의 제3 스위치(SW3)는 제3 입력단(43)과 로드 & 바이어스 스테이지(47)의 사이에 연결됨으로써 제3 입력단(43)의 제1 피드백 전압에 대응하는 전압이 로드 & 바이어스 스테이지(47)로 전달되는 것을 제어 한다.
입력 멀티플렉서(45)의 제4 스위치(SW4)는 제4 입력단(44)과 로드 & 바이어스 스테이지(47)의 사이에 연결됨으로써 제4 입력단(44)의 제2 피드백 전압에 대응하는 전압이 로드 & 바이어스 스테이지(47)로 전달되는 것을 제어 한다.
본 발명의 실시예에서 제1 내지 제4 스위치(SW1 내지 SW4)는 NMOS 트랜지스터로 구성될 수 있다.
도 3은 도 1의 실시예에 따른 출력 파형을 나타낸 파형도이다.
도 3을 참조하면, 순차적으로 제공되는 SOE 신호에 대응하여 제1 디지털 아날로그 컨버터(20)와 제2 디지털 아날로그 컨버터(30)는 제1 디지털 신호와 제2 디지털 신호에 대응하여 감마 전압 제공부(10)의 제1 계조 전압과 제2 계조 전압을 번갈아 선택한다. 이 때, 제1 디지털 아날로그 컨버터(20)와 제2 디지털 아날로그 컨버터(30)는 SOE 신호를 수신한 후, 내부적으로 작용하는 최소한의 지연 시간 이후에 제1 계조 전압과 제2 계조 전압을 출력한다.
즉, 제1 디지털 아날로그 컨버터(20)와 제2 디지털 아날로그 컨버터(30)는 SOE 신호에 대응하여 출력 버퍼(40)에 제1 계조 전압과 제2 계조 전압을 번갈아 출력한다(도 3의 First DAC Output timing 과 Second DAC Output timing).
출력 버퍼(40)는 서로 반대 위상을 가지며 주기적으로 변환되는 제1 선택 신호(SEL1)와 제2 선택 신호(SEL2)를 수신하여 선택된 하나의 계조 전압을 구동 신호(Output Signal)로 출력한다. 보다 구체적으로, 출력 버퍼(40)는 제1 디지털 아날로그 컨버터(20)와 제2 디지털 아날로그 컨버터(30)의 제1 계조 전압과 제2 계조 전압 중 먼저 출력되어서 충전된 계조 전압을 선택한다.
결과적으로 도 3에서 출력 버퍼(40)는 입력 기생 커패시턴스의 영향없이 충전된 상태의 계조 전압을 선택하여서 구동 신호를 출력하므로 개선된 출력 응답 특성을 가지며 계조 전압에 대한 RC 지연없이 구동 신호를 출력할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 디스플레이 구동 장치를 나타낸 회로도이다.
도 4의 실시예를 참조하면, 디스플레이 구동 장치는 제1 출력부(100), 제2 출력부(200) 및 경로 멀티플렉서(300)를 포함한다.
여기서 제1 출력부(100)는 제1 감마 전압 제공부(110), 제1 디지털 아날로그 컨버터(120), 제2 디지털 아날로그 컨버터(130) 및 제1 출력 버퍼(140)를 포함하고, 제2 출력부(200)는 제2 감마 전압 제공부(210), 제3 디지털 아날로그 컨버터(220), 제4 디지털 아날로그 컨버터(230) 및 제2 출력 버퍼(240)를 포함할 수 있다.
제1 출력부(100)는 제2 전원 전압(Vmid)을 제공하는 전압 단자와 제3 전원 전압(Vtop)을 제공하는 전압 단자의 사이에 연결되어 바이어스 될 수 있고, 제2 출력부(200)는 제1 전원 전압(Vbot)을 제공하는 전압 단자와 제2 전원 전압(Vmid)을 제공하는 전압 단자 사이에 연결되어 바이어스 될 수 있다.
여기서 제1 전원 전압(Vbot)은 제2 전원 전압(Vmid)보다 낮은 레벨의 전압이고, 제3 전원 전압(Vtop)은 제2 전원 전압(Vmid)보다 높은 레벨의 전압이다. 또한, 제2 전원 전압(Vmid)의 레벨은 제1 전원 전압(Vbot)과 제3 전원 전압(Vtop)의 중간 값일 수 있다.
제2 전원 전압(Vmid) 이상의 레벨에서 동작하는 제1 출력부(100)를 포지티브 출력부로 볼 수 있고, 제2 전원 전압(Vmid) 미만의 레벨에서 동작하는 제2 출력부(200)를 네가티브 출력부로 볼 수 있다.
제1 전원 전압(Vbot), 제2 전원 전압(Vmid) 및 제3 전원 전압(Vtop)의 레벨은 디스플레이 구동 장치의 설계자나 구동 환경에 따라 상기한 범위 내에서 다른 값을 가질 수 있다.
도 4의 디스플레이 구동 장치는 제2 전압(Vmid)을 기준으로 포지티브 범위의 전압 레벨에서 구동되는 제1 출력부(100)가 출력하는 제1 구동 신호(First Output Signal)와 제2 전압(Vmid)을 기준으로 네가티브 범위의 전압 레벨에서 구동되는 제2 출력부(200)가 출력하는 제2 구동 신호(Second Output Signal)가 디스플레이 패널에 출력되는 경로를 제어한다.
보다 구체적으로, 경로 멀티플렉서(300)는 디스플레이 패널에 대한 극성 반전 신호에 대응하여 제1 구동 신호(First Output Signal)가 이븐 출력단(Even Output)으로 출력되고, 제2 구동 신호(Second Output Signal)가 오드 출력단(Odd Output)으로 출력 되도록 경로를 설정하거나, 제1 구동 신호(First Output Signal)가 오드 출력단(Odd Output)으로 출력 되고, 제2 구동 신호(Second Output Signal)가 이븐 출력단(Even Output)으로 출력 되도록 경로를 설정할 수 있다.
상기한 구성을 통하여, 오드 출력단(Odd Output)과 이븐 출력단(Even Output)은 경로 멀티플렉서(300)에 의해 제2 전원 전압(Vmid)을 기준으로 서로 극성이 다른 계조 전압을 인가 받을 수 있게되고, 따라서 디스플레이 패널에 제공되는 화소의 극성이 반전되는 효과가 있다.
제1 출력부(100)와 제2 출력부(200)의 구성과 기능은 각 출력부가 구동되는 전압 환경에 차이가 있고, 그로 인하여 구성들을 구분하기 위해 명칭을 달리 사용하는 것을 제외하면 도 1 및 도 2의 실시예를 참고하여 설명될 수 있다.
따라서, 제1 출력부(100)의 제1 출력 버퍼(140)는 도 1 및 도 2의 출력 버퍼(40)의 제1 입력단(40), 제2 입력단(41), 제3 입력단(43) 및 제4 입력단(44)에 각각 대응되는 제1 입력단(141), 제2 입력단(142), 제3 입력단(143) 및 제4 입력단(144)을 포함할 수 있다. 또한, 제2 출력 버퍼(240)는 도 2의 출력 버퍼(40)와 마찬가지로, 도 1 및 도 2의 출력 버퍼(40)의 제1 입력단(40), 제2 입력단(41), 제3 입력단(43) 및 제4 입력단(44)에 각각 대응되는 제5 입력단(241), 제6 입력단(242), 제7 입력단(243) 및 제8 입력단(244)를 포함할 수 있다. 이하, 도 4의 실시예의 구성 중, 도 1 및 도 2와 동일한 구성과 기능에 대한 기재는 생략한다.
본 발명은 상기한 것과 같이 디지털 아날로그 컨버터가 디스플레이 데이터에 대응하여 출력 버퍼에 출력하는 구동 신호의 구동 방식을 개선함으로써 디스플레이 구동 장치가 출력 지연을 완화하며, 고해상도 디스플레이를 위해 적은 라인 타임에 대응하여 디스플레이 장치를 구동할 수 있다.

Claims (14)

  1. 제1 디지털 신호에 대응되는 제1 계조 전압을 출력하는 제1 디지털 아날로그 컨버터;
    제2 디지털 신호에 대응되는 제2 계조 전압을 출력하는 제2 디지털 아날로그 컨버터; 및
    상기 제1 계조 전압을 수신하는 제1 입력단과 상기 제2 계조 전압을 수신하는 제2 입력단을 구비하며, 순차 입력에 의해 서로 번갈아 수신되는 상기 제1 계조 전압과 상기 제2 계조 전압 중 선택된 하나를 구동 신호로 출력하는 출력 버퍼; 를 포함하는 디스플레이 구동 장치.
  2. 제1 항에 있어서, 상기 출력 버퍼는
    상기 제1 계조 전압과 상기 제2 계조 전압을 수신하고 서로 반대 위상을 가지며 주기적으로 변환되는 제1 선택 신호와 제2 선택 신호를 수신하는 입력 스테이지를 포함하고,
    상기 입력 스테이지는 상기 제1 선택 신호에 대응하여 상기 제1 계조 전압을 선택하고, 상기 제2 선택 신호에 대응하여 상기 제2 계조 전압을 선택하는 디스플레이 구동 장치.
  3. 제1 항에 있어서, 상기 출력 버퍼는
    상기 제1 입력단, 상기 제2 입력단, 상기 구동 신호의 제1 피드백 전압을 수신하는 제3 입력단, 상기 구동 신호의 제2 피드백 전압을 수신하는 제4 입력단을 포함하고, 상기 제1 계조 전압과 상기 제2 계조 전압 중 하나를 선택하며, 상기 제1 피드백 전압과 상기 제2 피드백 전압 중 하나를 선택하여 선택된 전압들간의 비교 신호를 생성하는 입력 스테이지;
    상기 비교 신호에 대응하여 풀업 구동 신호와 풀다운 구동 신호를 생성하는 로드 및 바이어스 스테이지; 및
    상기 풀업 구동 신호와 상기 풀다운 구동 신호를 이용하여 상기 구동 신호를 출력하는 출력 스테이지; 를 포함하는 디스플레이 구동 장치.
  4. 제3 항에 있어서, 상기 입력 스테이지는
    상기 출력 버퍼의 인에이블에 대응하여 상기 제1 내지 제4 입력단이 형성된 제1 내지 제4 트랜지스터를 활성화하는 바이어스 스위치; 를 더 포함하는 디스플레이 구동 장치.
  5. 제3 항에 있어서, 상기 입력 스테이지는
    서로 반대 위상을 가지며 주기적으로 변환되는 제1 선택 신호와 제2 선택 신호를 수신하며, 상기 제1 선택 신호에 대응하여 상기 제1 계조 전압과 상기 제1 피드백 전압을 선택하고, 상기 제2 선택 신호에 대응하여 상기 제2 계조 전압과 상기 제2 피드백 전압을 선택하는 디스플레이 구동 장치.
  6. 제3 항에 있어서, 상기 출력 스테이지는
    상기 제1 피드백 전압과 상기 제1 계조 전압에 의한 상기 구동 신호 또는 상기 제2 피드백 전압과 상기 제2 계조 전압에 의한 상기 구동 신호를 출력하며,
    상기 제1 피드백 전압은 상기 제1 계조 전압에 의한 상기 구동 신호에 대응되고,
    상기 제2 피드백 전압은 상기 제2 계조 전압에 의한 상기 구동 신호에 대응되는 디스플레이 구동 장치.
  7. 제1 항에 있어서,
    상기 제1 디지털 아날로그 컨버터와 상기 제2 디지털 아날로그 컨버터는 하나의 감마 전압 제공부를 공유하는 디스플레이 구동 장치.
  8. 제2 전원 전압 이상 제3 전원 전압 미만의 범위에서 제1 구동 신호를 출력하는 제1 출력부;
    제1 전원 전압 이상 상기 제2 전원 전압 미만의 범위에서 제2 구동 신호를 출력하는 제2 출력부; 및
    상기 제1 구동 신호와 상기 제2 구동 신호가 디스플레이 패널로 출력되는 경로를 제어하는 경로 멀티플렉서; 를 포함하고,
    상기 제1 출력부는
    제1 디지털 신호에 대응되는 제1 계조 전압을 출력하는 제1 디지털 아날로그 컨버터;
    제2 디지털 신호에 대응되는 제2 계조 전압을 출력하는 제2 디지털 아날로그 컨버터; 및
    상기 제1 계조 전압을 수신하는 제1 입력단과 상기 제2 계조 전압을 수신하는 제2 입력단을 구비하며, 순차 입력에 의해 서로 번갈아 수신되는 상기 제1 계조 전압과 상기 제2 계조 전압 중 선택된 하나를 상기 제1 구동 신호로 출력하는 제1 출력 버퍼; 를 포함하며,
    상기 제2 출력부는
    제3 디지털 신호에 대응되는 제3 계조 전압을 출력하는 제3 디지털 아날로그 컨버터;
    제4 디지털 신호에 대응되는 제4 계조 전압을 출력하는 제4 디지털 아날로그 컨버터; 및
    상기 제3 계조 전압을 수신하는 제5 입력단과 상기 제4 계조 전압을 수신하는 제6 입력단을 구비하며, 순차 입력에 의해 서로 번갈아 수신되는 상기 제3 계조 전압과 상기 제4 계조 전압 중 선택된 하나를 상기 제2 구동 신호로 출력하는 제2 출력 버퍼; 를 포함하는 디스플레이 구동 장치.
  9. 제8 항에 있어서, 상기 제1 출력 버퍼는
    상기 제1 입력단, 상기 제2 입력단, 상기 제1 구동 신호의 제1 피드백 전압을 수신하는 제3 입력단, 상기 제1 구동 신호의 제2 피드백 전압을 수신하는 제4 입력단을 포함하고, 상기 제1 계조 전압과 상기 제2 계조 전압 중 하나를 선택하며, 상기 제1 피드백 전압과 상기 제2 피드백 전압 중 하나를 선택하여 선택된 전압들간의 제1 비교 신호를 생성하는 제1 입력 스테이지;
    상기 제1 비교 신호에 대응하여 제1 풀업 구동 신호와 제1 풀다운 구동 신호를 생성하는 제1 로드 및 바이어스 스테이지; 및
    상기 제1 풀업 구동 신호와 상기 제1 풀다운 구동 신호를 이용하여 상기 제1 구동 신호를 출력하는 제1 출력 스테이지; 를 포함하고,
    상기 제2 출력 버퍼는
    상기 제5 입력단, 상기 제6 입력단, 상기 제2 구동 신호의 제3 피드백 전압을 수신하는 제7 입력단, 상기 제2 구동 신호의 제4 피드백 전압을 수신하는 제8 입력단을 포함하고, 상기 제3 계조 전압과 상기 제4 계조 전압 중 하나를 선택하며, 상기 제3 피드백 전압과 상기 제4 피드백 전압 중 하나를 선택하여 선택된 전압들간의 제2 비교 신호를 생성하는 제2 입력 스테이지;
    상기 제2 비교 신호에 대응하여 제2 풀업 구동 신호와 제2 풀다운 구동 신호를 생성하는 제2 로드 및 바이어스 스테이지; 및
    상기 제2 풀업 구동 신호와 상기 제2 풀다운 구동 신호를 이용하여 상기 제2 구동 신호를 출력하는 제2 출력 스테이지; 를 포함하는 디스플레이 구동 장치.
  10. 제9 항에 있어서, 상기 제1 입력 스테이지는
    상기 출력 버퍼의 인에이블에 대응하여 상기 제1 내지 제4 입력단이 형성된 제1 내지 제4 트랜지스터를 활성화하는 제1 바이어스 스위치; 를 더 포함하고,
    상기 제2 입력 스테이지는
    상기 출력 버퍼의 인에이블에 대응하여 상기 제5 내지 제8 입력단이 형성된 제5 내지 제8 트랜지스터를 활성화하는 제2 바이어스 스위치; 를 더 포함하는 디스플레이 구동 장치.
  11. 제9 항에 있어서, 상기 제1 입력 스테이지는
    서로 반대 위상을 가지며 주기적으로 변환되는 제1 선택 신호와 제2 선택 신호를 수신하며, 상기 제1 선택 신호에 대응하여 상기 제1 계조 전압과 상기 제1 피드백 전압을 선택하고, 상기 제2 선택 신호에 대응하여 상기 제2 계조 전압과 상기 제2 피드백 전압을 선택하며,
    상기 제2 입력 스테이지는
    서로 반대 위상을 가지며 주기적으로 변환되는 제3 선택 신호와 제4 선택 신호를 수신하며, 상기 제3 선택 신호에 대응하여 상기 제3 계조 전압과 상기 제3 피드백 전압을 선택하고, 상기 제4 선택 신호에 대응하여 상기 제4 계조 전압과 상기 제4 피드백 전압을 선택하는 디스플레이 구동 장치.
  12. 제9 항에 있어서, 상기 제1 출력 스테이지는
    상기 제1 피드백 전압과 상기 제1 계조 전압에 의한 상기 제1 구동 신호 또는 상기 제2 피드백 전압과 상기 제2 계조 전압에 의한 상기 제1 구동 신호를 출력하며,
    상기 제1 피드백 전압은 상기 제1 계조 전압에 의한 상기 제1 구동 신호에 대응되고, 상기 제2 피드백 전압은 상기 제2 계조 전압에 의한 상기 제1 구동 신호에 대응되며,
    상기 제2 출력 스테이지는
    상기 제3 피드백 전압과 상기 제3 계조 전압에 의한 상기 제2 구동 신호 또는 상기 제4 피드백 전압과 상기 제4 계조 전압에 의한 상기 제2 구동 신호를 출력하며,
    상기 제3 피드백 전압은 상기 제3 계조 전압에 의한 상기 제2 구동 신호에 대응되고, 상기 제4 피드백 전압은 상기 제4 계조 전압에 의한 상기 제2 구동 신호에 대응되는 디스플레이 구동 장치.
  13. 제8 항에 있어서,
    상기 제1 디지털 아날로그 컨버터 및 상기 제2 디지털 아날로그 컨버터는 하나의 제1 감마 전압 제공부를 공유하고,
    상기 제3 디지털 아날로그 컨버터 및 상기 제4 디지털 아날로그 컨버터는 하나의 제2 감마 전압 제공부를 공유하는 디스플레이 구동 장치.
  14. 제8 항에 있어서,
    상기 제2 전원 전압은 상기 제1 전원 전압과 상기 제3 전원 전압의 중간 값을 가지고,
    상기 제1 구동 신호는 상기 제2 전원 전압 보다 높은 레벨의 포지티브 구동 신호이며,
    상기 제2 구동 신호는 상기 제2 전원 전압 보다 낮은 레벨의 네가티브 구동 신호인 디스플레이 구동 장치.
KR1020160140755A 2016-10-27 2016-10-27 디스플레이 구동 장치 KR102529516B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160140755A KR102529516B1 (ko) 2016-10-27 2016-10-27 디스플레이 구동 장치
US15/792,946 US10467948B2 (en) 2016-10-27 2017-10-25 Display driving device
CN201711022717.6A CN108010478B (zh) 2016-10-27 2017-10-27 显示驱动装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160140755A KR102529516B1 (ko) 2016-10-27 2016-10-27 디스플레이 구동 장치

Publications (2)

Publication Number Publication Date
KR20180046033A true KR20180046033A (ko) 2018-05-08
KR102529516B1 KR102529516B1 (ko) 2023-05-04

Family

ID=62022467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160140755A KR102529516B1 (ko) 2016-10-27 2016-10-27 디스플레이 구동 장치

Country Status (3)

Country Link
US (1) US10467948B2 (ko)
KR (1) KR102529516B1 (ko)
CN (1) CN108010478B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11158272B2 (en) 2019-04-17 2021-10-26 Samsung Display Co., Ltd. Display device including data drivers

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10469097B1 (en) * 2018-12-06 2019-11-05 Nxp Usa, Inc. Body bias circuit for current steering DAC switches
US11004387B2 (en) 2018-12-21 2021-05-11 Samsung Display Co., Ltd. High-efficiency piecewise linear column driver with asynchronous control for displays
KR102655655B1 (ko) * 2020-03-18 2024-04-09 주식회사 엘엑스세미콘 레벨 시프트 회로 및 이를 포함하는 소스 드라이버
CN114495771B (zh) * 2020-11-13 2023-12-05 京东方科技集团股份有限公司 虚拟现实显示设备、主机设备、系统及数据处理方法
CN112419977B (zh) * 2020-11-27 2021-12-10 云谷（固安）科技有限公司 显示面板和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160077252A (ko) * 2014-12-22 2016-07-04 엘지디스플레이 주식회사 소오스 드라이버, 이를 구비한 표시장치 및 이의 구동방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384817B1 (en) * 1999-12-21 2002-05-07 Philips Electronics North America Corporation Apparatus for applying voltages to individual columns of pixels in a color electro-optic display device
KR100755939B1 (ko) 2001-02-26 2007-09-06 노바텍 마이크로일렉트로닉스 코포레이션 박막 트랜지스터 액정 디스플레이의 데이터 드라이버
US20020175890A1 (en) * 2001-05-23 2002-11-28 Matsushita Electric Industrial Co., Ltd Liquid crystal driver device and liquid crystal driver unit
JP2004165749A (ja) 2002-11-11 2004-06-10 Rohm Co Ltd ガンマ補正電圧生成装置、ガンマ補正装置、表示装置
KR100971088B1 (ko) 2002-12-30 2010-07-16 엘지디스플레이 주식회사 액정 표시 패널의 데이터 구동 장치 및 방법
TWI281653B (en) * 2004-08-30 2007-05-21 Au Optronics Corp Digital to analog converter, active matrix liquid crystal display, and method for digital to analog converting
JP4609297B2 (ja) * 2005-12-06 2011-01-12 日本電気株式会社 デジタルアナログ変換器、それを用いたデータドライバ及び表示装置
JP4275166B2 (ja) * 2006-11-02 2009-06-10 Ｎｅｃエレクトロニクス株式会社 データドライバ及び表示装置
KR20090027372A (ko) * 2007-09-12 2009-03-17 삼성전자주식회사 디지털 아날로그 컨버터 및 이의 구동 방법과 이를포함하는 소스 드라이버 및 표시 장치
US8148914B2 (en) * 2008-12-31 2012-04-03 Texas Instruments Incorporated Dynamic power saving pulse width modulated LED driver circuit
JP2010171627A (ja) * 2009-01-21 2010-08-05 Sony Corp 半導体集積回路、液晶駆動回路及び液晶表示装置
KR101622307B1 (ko) * 2009-07-02 2016-05-18 삼성전자주식회사 입체 영상 디스플레이 장치 및 방법
JP5843768B2 (ja) * 2009-08-04 2016-01-13 ダグ カーソン アンド アソシエーツ，インク． 様々なトラックピッチメディアのためのディフレクションリファレンス調整
JP5260462B2 (ja) * 2009-10-07 2013-08-14 ルネサスエレクトロニクス株式会社 出力増幅回路及びそれを用いた表示装置のデータドライバ
CN102314839A (zh) * 2010-06-29 2012-01-11 群康科技(深圳)有限公司 液晶显示装置及数据驱动器
WO2013048450A1 (en) * 2011-09-30 2013-04-04 Intel Corporation Resistor-based sigma-delta dac
KR20130061422A (ko) 2011-12-01 2013-06-11 삼성전자주식회사 전압 합산 버퍼, 이를 포함하는 디지털-아날로그 컨버터 및 디스플레이 장치의 소스 드라이버
JP5907375B2 (ja) * 2011-12-28 2016-04-26 株式会社テクノエックス 蛍光ｘ線分析装置及び蛍光ｘ線分析方法
KR101952936B1 (ko) * 2012-05-23 2019-02-28 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
TWI474301B (zh) * 2012-07-23 2015-02-21 Au Optronics Corp 源極驅動器、其運作方法及其顯示裝置
KR102254074B1 (ko) * 2014-10-22 2021-05-21 엘지디스플레이 주식회사 데이터 구동부 및 이를 이용한 유기전계발광표시장치
US11137858B2 (en) * 2016-09-23 2021-10-05 Apple Inc. Location-based swing compensation for touch channel attenuation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160077252A (ko) * 2014-12-22 2016-07-04 엘지디스플레이 주식회사 소오스 드라이버, 이를 구비한 표시장치 및 이의 구동방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11158272B2 (en) 2019-04-17 2021-10-26 Samsung Display Co., Ltd. Display device including data drivers

Also Published As

Publication number Publication date
CN108010478B (zh) 2022-12-02
US10467948B2 (en) 2019-11-05
KR102529516B1 (ko) 2023-05-04
CN108010478A (zh) 2018-05-08
US20180122291A1 (en) 2018-05-03

Similar Documents

Publication Publication Date Title
KR102529516B1 (ko) 디스플레이 구동 장치
US8941629B2 (en) Scan driver and organic light emitting display device using the same
US9275595B2 (en) Output buffer circuit and source driving circuit including the same
US9892703B2 (en) Output circuit, data driver, and display device
US8581824B2 (en) Hybrid digital to analog converter, source driver, and liquid crystal display device
US7872499B2 (en) Level shift circuit, and driver and display system using the same
US7551111B2 (en) Decoder circuit, driving circuit for display apparatus and display apparatus
KR20110139664A (ko) 구동 회로, 액정 표시 장치, 및 전자 정보 기기
JP2017098813A (ja) レベルシフト回路及び表示ドライバ
KR101492875B1 (ko) 감마 전압 컨트롤러, 이를 포함하는 계조 전압 제너레이터및 디스플레이 디바이스
US20220208136A1 (en) Signal level conversion circuit, drive circuit, display driver, and display device
JP7250745B2 (ja) 出力回路、表示ドライバ及び表示装置
JP5416008B2 (ja) レベルシフト回路及びデータドライバ及び表示装置
US20210074198A1 (en) Digital-to-analog converter circuit and data driver
KR100611508B1 (ko) 채널을 분리하여 출력하는 디스플레이 구동 회로,디스플레이 구동 방법 및 전류 샘플/홀드 회로
US8253667B2 (en) Display control device and method of controlling same
US11017872B2 (en) Gate driving circuit, display device and driving method
US10607560B2 (en) Semiconductor device and data driver
JP2001255857A (ja) 駆動回路
JP2022127174A (ja) 出力回路、表示ドライバ及び表示装置
US11356113B2 (en) Digital-to-analog conversion circuit and data driver
KR100611509B1 (ko) 액정표시장치의 소스 구동회로 및 소스구동 방법
CN112150973A (zh) 用于驱动显示面板的设备和方法
JP5416260B2 (ja) レベルシフト回路及びそれを用いたドライバと表示装置
JP2019028110A (ja) 出力回路及び表示ドライバ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant