JP4355202B2 - 受信機 - Google Patents

受信機 Download PDF

Info

Publication number
JP4355202B2
JP4355202B2 JP2003405024A JP2003405024A JP4355202B2 JP 4355202 B2 JP4355202 B2 JP 4355202B2 JP 2003405024 A JP2003405024 A JP 2003405024A JP 2003405024 A JP2003405024 A JP 2003405024A JP 4355202 B2 JP4355202 B2 JP 4355202B2
Authority
JP
Japan
Prior art keywords
amplitude
signal
error component
unit
intermediate frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003405024A
Other languages
English (en)
Other versions
JP2005167719A (ja
JP2005167719A5 (ja
Inventor
雄治 山本
俊明 久冨木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Priority to JP2003405024A priority Critical patent/JP4355202B2/ja
Priority to DE602004027457T priority patent/DE602004027457D1/de
Priority to EP04028089A priority patent/EP1538750B1/en
Priority to US11/000,977 priority patent/US20050123079A1/en
Publication of JP2005167719A publication Critical patent/JP2005167719A/ja
Publication of JP2005167719A5 publication Critical patent/JP2005167719A5/ja
Application granted granted Critical
Publication of JP4355202B2 publication Critical patent/JP4355202B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H03J1/0058Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor provided with channel identification means
    • H03J1/0066Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor provided with channel identification means with means for analysing the received signal strength

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Circuits Of Receivers In General (AREA)
  • Superheterodyne Receivers (AREA)
  • Noise Elimination (AREA)

Description

本発明は、例えばFM変調信号、位相変調信号等を受信する受信機に関し、特にマルチパス歪を除去するマルチパス除去フィルタを備えた受信機に関する。
従来、マルチパス除去フィルタによってマルチパス歪を除去することにより、受信性能を向上させる受信機が提案されている。
この受信機の構成を図4を参照して概説すると、受信アンテナANTで受信した高周波の受信信号を周波数変換部(フロントエンド部)3に入力し、混合検波器(ミキサー)2が局部発振器1から出力される局発信号によって受信信号を混合検波して中間周波信号を生成する。その中間周波信号をIF増幅器4が信号処理可能なレベルに増幅し、増幅後の中間周波信号SIFをA/D変換器5がアナログデジタル変換することによって、デジタルのデータ列から成る中間周波信号DIFをマルチパス除去フィルタ6へ供給する。
マルチパス除去フィルタ6は、中間周波信号DIFに対して所定のデジタルフィルタリングを施すことによってマルチパス歪を除去した信号(以下「希望信号」という)Yを出力し、デジタル回路で構成されたFM検波器7が希望信号YをFM検波する。
また、ユーザーが受信可能な放送局等を自動的に選局しようと欲して操作部8を操作すると、制御部9が局部発振器1に対してシーク(seek)制御を開始して局発信号の周波数を連続的且つ高速に変化させ、受信感度が良好となったときの局発信号の周波数をメモリ等に逐次格納することによって自動選局を行っている。
ところが従来の受信機では、自動選局の際、連続的且つ高速に変化する局発信号の周波数に対して受信感度が変動し、上述の混合検波の結果として生成される中間周波信号DIFが急激に変動する場合がある。このため、急激に変動する中間周波信号DIFがマルチパス除去フィルタ6に入力し、マルチパス除去フィルタ6が不安定となる虞がある。
また、例えば車両等の移動体に付随して受信位置が変化することとなる受信機にあっては、時々刻々と受信感度が変化する山間部等を移動体が移動すると、中間周波信号DIFが急激に変動する場合があり、上述の自動選局の際と同様に、マルチパス除去フィルタ6が不安定となる虞がある。
本発明はこうした従来の課題に鑑みてなされたものであり、例えば受信感度の変化等に影響されることなく、マルチパス除去フィルタを安定化させて良好な受信性能を発揮する受信機を提供することを目的とする。
請求項1記載の受信機の発明は、受信アンテナで受信された高周波の受信信号を局発信号に基づいて混合検波することにより中間周波信号を出力するフロントエンド部と、前記中間周波信号をアナログデジタル変換して、デジタルの中間周波信号を出力するA/D変換器と、前記デジタルの中間周波信号の振幅を一定振幅にすべく調整して出力する振幅調整部と、前記振幅調整部から出力される信号のマルチパス歪を除去して出力するルチパス除去フィルタと、前記局発信号の周波数を連続的に変化させて自動選局を行う制御部とを備え、前記制御部は、自動選局に際し前記ルチパス除去フィルタのタップ係数を固定することを特徴とする。
以下、本発明の好適な実施の形態として、FM放送等を受信する受信機について説明する。図1は、本実施形態の受信機の構成を表したブロック図である。
図1において、本受信機は、操作部100からのユーザー操作に応じて本受信機全体を集中制御するマイクロプロセッサ(MPU)等を備えた制御部200が設けられている。
更に、受信アンテナANTで受信され高周波増幅器10で増幅された高周波の受信信号を混合検波することによって、中間周波信号を生成するフロントエンド部11が備えられている。
フロントエンド部11には、局部発振器12と混合検波器13とが設けられ、局部発振器12が、後述の制御部200によって指示される周波数の局発信号fcを発生し、混合検波器13が、高周波増幅器10からの高周波の受信信号を局発信号fcによって混合検波することにより、中間周波信号を出力する。
また、局部発振器12には、後述の電界強度検出部16から出力される電界強信号Esを制御部200を介して入力し、局発信号fcの周波数が所定のロックレンジ(lock range)内に入るように電界強信号Esの値に基づいてPLL制御することによって、制御部200から指示される周波数の局発信号fcを出力するPLL(Phase locked loop)回路が設けられている。
更に、本受信機には、混合検波器13から出力される中間周波信号を信号処理可能なレベルに増幅するIF増幅器14と、増幅後の中間周波信号SIFをアナログデジタル変換することによって、デジタルのデータ列から成る中間周波信号DIFを生成して出力するA/D変換器15とが設けられている。
A/D変換器15は、高速処理が可能なΔΣ変調変換方式のA/D変換器で形成されている。なお、A/D変換器15におけるサンプリング周波数は、適宜に決めることが可能であるが、本実施形態では、搬送波の4倍の周波数に決めるられている。
A/D変換器15の出力端には、電界強度検出部16と前置調整部17が接続され、前置調整部17は、振幅調整部18と振幅監視部19とマルチパス除去フィルタ20を備えて形成されている。
電界強度検出部16は、A/D変換器15から出力される中間周波信号DIFをAM検波、又は、AM検波し実効値を演算することによって、受信アンテナANTに到来する電波の電界強度を表す電界強検出信号Esを生成し、制御部200及び上述の局部発振器12へ供給する。
振幅調整部18は、いわゆる自動利得制御回路(AGC回路)で形成されており、中間周波信号DIFの値(振幅)を逐一検出すると共に、中間周波信号DIFの振幅に応じて自己の利得を自動的に変化させることによって、中間周波信号DIFの振幅を予め決められた振幅に調整し、その調整後の中間周波信号をマルチパス除去フィルタ20への入力信号Xin(t)として出力する。
更に振幅調整部18は、中間周波信号DIFの振幅を検出して調整する際の個々の周期(以下「調整周期」という)τを、振幅監視部19からの制御信号Gvの指示に従って変化させる。
すなわち、振幅調整部18は、通常時には上述のサンプリング周波数の逆数に相当する周期Tを調整周期τとして、中間周波信号DIFの振幅を逐一検出し、中間周波信号DIFの振幅を予め決められた振幅に自動調整する。一方、振幅監視部19からの制御信号Gvによって調整周期τを変更すべき指示がなされると、変更後の調整周期τに同期して、中間周波信号DIFの振幅を逐一検出し、中間周波信号DIFの振幅を予め決められた振幅に調整する。
つまり、振幅調整部18は、調整周期τを変化させることによって、中間周波信号DIFに対して振幅調整を行う際の追従速度を変化させる。
振幅監視部19は、振幅調整部18から出力される入力信号Xin(t)のエンベロープを包絡線検波し、そのエンベロープの単位時間当たりの変化率が予め決められた値を超えると、制御信号Gvによって振幅調整部18の調整周期τを変化させる。
つまり、入力信号Xin(t)のエンベロープをXev(t)で表すこととすると、振幅監視部19はそのエンベロープXev(t)の単位時間当たりの変化率dXev(t)/dtを調べる。そして、図3(a)の特性図に示すように、変化率dXev(t)/dtが予め決められている閾値±TH1の範囲内、すなわち、−TH1≦dXev(t)/dt≦TH1のときには、振幅調整部18に指示して調整周期τを通常の周期Tに設定させる。一方、変化率dXev(t)/dtが予め決められている閾値±TH1の範囲外、すなわち、−TH1>dXev(t)/dt又はTH1<dXev(t)/dtとなると、振幅監視部19は、変化率dXev(t)/dtの値に応じて、振幅調整部18の調整周期τを通常の周期Tより小さい周期T1,T2,T3……へと段階的に変化させる。
このように、振幅監視部19は、変化率dXev(t)/dtを予め決められている閾値±TH1,±TH2,±TH3……と比較することによって、中間周波信号DIFの振幅変化に対する振幅調整部18の追従性を判定し、振幅調整部18が追従できない場合には、上述の各閾値±TH1,±TH2,±TH3……に対応して決められている周期T1,T2,T3……に相当する調整周期τに同期して、振幅調整部18に自己の利得を自動調整させる。
また、振幅監視部19は、図3(a)に示した変化率dXev(t)/dtと調整周期τとの関係をルックアップテーブルとして予め記憶し、変化率dXev(t)/dtに基づいてルックアップテーブルを参照することによって調整周期τを決定し、制御信号Gvによって振幅調整部18を制御する。
なお、図3(a)は、変化率dXev(t)/dtに対して調整周期τを段階的に変化させる場合を示しているが、図3(b)に示すように、変化率dXev(t)/dtが予め決められている閾値±TH1の範囲内のときには、調整周期τを通常の周期Tにし、変化率dXev(t)/dtが予め決められている閾値±TH1の範囲外となると、調整周期τを変化率dXev(t)/dtに比例させて変化させるようにしてもよい。
また、図3(c)に示すように、変化率dXev(t)/dtがほぼ0のときには調整周期τを通常の周期Tにし、変化率dXev(t)/dtが0から外れると、変化率dXev(t)/dtの値に応じて、予め決められた特性曲線Cに対応した調整周期τで変化させるようにしてもよい。
このように、振幅監視部19が振幅調整部18を制御すると、例えば受信アンテナANTにおける電界強度が急激に変動した場合や、ユーザーの要求に応じて自動選局を行っている際等において、中間周波信号DIFの振幅が急激に変化しても、振幅調整部18は、調整周期τが小さくなることによって中間周波信号DIFの変動に対する追従速度が速くなり、中間周波信号DIFの変動を抑制して予め決められている一定振幅の入力信号Xin(t)をマルチパス除去フィルタ20へ供給する。
次に、マルチパス除去フィルタ20の構成を、図2のブロック図を参照して説明する。
図2において、マルチパス除去フィルタ20は、デジタルフィルタ21と、エンベロープ検出部22と、誤差検出部23と、誤差成分制限部24と、タップ係数更新部25を備えて構成されている。
デジタルフィルタ21は、上述の受信アンテナANTに電波が到来してくるまでの伝搬路の逆特性をテイラー展開することによって近似されたFIRデジタルフィルタ又はIIRフィルタによって構成されると共に、タップ係数が変更可能となっており、入力信号Xin(t)からマルチパス歪を除去した希望信号(別言すれば、予測信号)Y(t)を生成して、後段側に位置するFM検波器(図示略)へ出力する。
すなわち、上述のサンプリング周波数の逆数と等しい遅延時間Tに設定されたm段の遅延素子D〜Dm−1によって入力信号Xin(t)を遅延しつつ、m個(タップ数m)の可変乗算器MP〜MPm−1によって、最新の入力信号X(t)と各遅延素子D〜Dm−1より出力される入力信号X(t-1)〜Xm−1(t-1)とにタップ係数K(t-1)〜Km−1(t-1)を乗算し、更に可変乗算器MP〜MPm−1のm個の出力を加算器ADDによって加算することにより、マルチパス歪を除去した希望信号Y(t)を生成して出力する。
エンベロープ検出部22は、入力信号Xin(t)の絶対値の2乗の値│Xin(t)│2を演算する演算器22aと、演算器22aの出力を遅延時間Tで遅延させて出力する遅延素子Daと、演算器22aの出力値│Xin(t)│2と遅延素子Daの出力値│Xin(t-1)│2とを加算することによって、入力信号Xin(t)のエンベロープを示す包絡線信号Xe(t)を出力する加算器22bと、包短線信号Xe(t)を平滑化することによって、直流の基準信号Vth(t)を出力するデジタルローパスフィルタ22cとを備えて構成されている。
すなわち、エンベロープ検出部22は、FM変調信号や位相変調信号の振幅が本来一定であることに鑑みて、直流の基準信号Vth(t)を生成して出力する。
誤差検出部23は、デジタルフィルタ21から出力される希望信号Y(t)の絶対値の2乗の値│Y(t)│を演算する演算器23aと、演算器23aの出力を遅延時間Tで遅延させて出力する遅延素子Dbと、演算器23aの出力値│Y(t)│と遅延素子Dbの出力値│Y(t-1)│とを加算することによって希望信号Y(t)のエンベロープを示す包短線信号Ye(t)を出力する加算器23bと、包短線信号Ye(t)と上述の基準信号Vth(t)との差分である誤差成分e(t)を減算処理にて求める減算器23cを備えて構成されている。
誤差成分制限部24は、絶対値検波回路24aと、デジタルローパスフィルタ24b、振幅制御回路24c、振幅制限回路24dとを備えて構成されている。
絶対値検波回路24aは、誤差成分e(t)の絶対値│e(t)│を求め、デジタルローパスフィルタ24bは、その絶対値│e(t)│を平滑化することによって、平滑化した誤差成分Dce(t)を生成する。
振幅制御回路24cは、誤差成分Dce(t)の振幅を逐一監視し、その誤差成分Dce(t)の振幅が予め決められた値を超えた場合に、振幅制限回路24dを制御して、誤差成分e(t)の振幅を抑制した信号、すなわち補正誤差成分ecp(t)を出力させる。誤差成分Dce(t)の振幅が予め決められた値に達していない場合には、振幅制限回路24dを制御して、誤差成分e(t)の振幅を抑制させることなくそのまま補正誤差成分ecp(t)として出力させる。
振幅制限回路24dは、デジタルアッテネータ又は増幅器で形成されており、上述の振幅制御回路24cからの制御に従って、減衰率又は増幅率を変化させることにより、誤差成分e(t)の振幅を調整した補正誤差成分ecp(t)を出力する。
つまり、振幅制限回路24dは、デジタルアッテネータで形成されている場合には、誤差成分Dce(t)の振幅が予め決められた値に達していないときに、振幅制御回路24cから制御されると、減衰率を0dBにすることよって誤差成分e(t)をそのまま補正誤差成分ecp(t)として出力し、誤差成分Dce(t)の振幅が予め決められた値を超えて振幅制御回路24cから制御されると、減衰率を増加することによって、誤差成分e(t)の振幅を抑制した補正誤差成分ecp(t)を出力する。
一方、振幅制限回路24dが、増幅器で形成されている場合には、誤差成分Dce(t)の振幅が予め決められた値に達していないときに振幅制御回路24cから制御されると、増幅率を予め決められている基準の増幅率に維持することよって誤差成分e(t)をそのまま補正誤差成分ecp(t)として出力し、誤差成分Dce(t)の振幅が予め決められた値を超えて振幅制御回路24cから制御されると、増幅率を基準の増幅率より小さくすることによって、誤差成分e(t)の振幅を抑制した補正誤差成分ecp(t)を出力する。
また、本実施形態では、振幅制御回路24cは、予め決められた値を超えた誤差成分Dce(t)の対数値を求め、その対数値に比例した値に従って振幅制限回路5dの減衰率又は増幅率を調整させることにより、上述の抑制した補正誤差成分ecp(t)を出力させている。
タップ係数更新部25は、振幅制限回路24dから出力される補正誤差成分ecp(t)を遅延時間Tに同期して入力し、補正誤差成分ecp(t)若しくは減算器23cから出力される誤差成分e(t)をほぼ0に収束させるように、次式(1)で表されるタップ係数更新アルゴリズムに基づいて、可変乗算器MP〜MPm−1の各タップ係数K(t-1)〜Km−1(t-1)をアダプティブに可変制御する。
なお、次式(1)は、電波が受信アンテナANTに到来するまでの伝搬路の逆特性をテイラー展開することによって得られる、マルチパス歪を生じさせる反射波成分の項を表している。
Figure 0004355202
かかる構成を有するマルチパス除去フィルタ20は、入力信号Xin(t)が入力されると、上述の遅延時間Tに同期して処理を繰り返す。
そして、デジタルフィルタ21が、m段の遅延素子D〜Dm−1によって入力信号Xin(t)を遅延時間Tで遅延させつつ、可変乗算器MP〜MPm−1のタップ係数K(t-1)〜Km−1(t-1)を乗算し、更に加算器ADDによって可変乗算器MP〜MPm−1から出力されるm個の出力を加算することによって希望信号Y(t)を生成して上述のFM検波器側へ出力する。
更に、上述のエンベロープ検出部22において評価基準としての基準信号Vth(t)を生成すると共に、誤差検出部23が希望信号Y(t)の包短線信号Ye(t)と基準信号Vth(t)との誤差成分e(t)を演算し、更に誤差成分制限部24が誤差成分e(t)の振幅を抑制した補正誤差成分ecp(t)を生成した後、タップ係数更新部25が補正誤差成分ecp(t)若しくは誤差成分e(t)をほぼ0に収束させるように、上記式(1)で表されるタップ係数更新アルゴリズムに基づいてデジタルフィルタ21の各タップ係数K(t-1)〜Km−1(t-1)をアダプティブに可変制御する。
本マルチパス除去フィルタ20によれば、誤差成分e(t)の振幅が予め決められた値を超えるような場合に、上記式(1)で表されるように、その振幅を抑制した補正誤差成分ecp(t)に基づいてタップ係数K(t-1)〜Km−1(t-1)を可変制御するので、タップ係数K(t-1)〜Km−1(t-1)の変化を抑制することとなり、補正誤差成分ecp(t)若しくは誤差成分e(t)を迅速にほぼ0に収束させる。このため、デジタルフィルタ21を安定化させることができ、ひいてはマルチパスに対して強い(ロバストな)マルチパス除去フィルタが実現されている。
より詳細に述べれば、タップ係数更新部25が上記式(1)で表されるアルゴリズムに従ってタップ係数K(t-1)〜Km−1(t-1)を可変制御すると、予め決められている係数値αに依存して上述の収束に要する時間が決まる。
ここで、減算器23cから出力される誤差成分e(t)は絶対値検出回路24aを介してデジタルローパスフィルタ24bに入力されることから、デジタルローパスフィルタ24bの時定数特性に従って、次第に誤差成分Dce(t)が確定していく。つまり、確定した誤差成分Dce(t)が振幅制御回路24cに供給されるまでの期間中(別言すれば、誤差成分Dce(t)が未だ確定していない期間中)では、誤差成分e(t)の振幅が未だ小さいので、補正誤差成分ecp(t)は誤差成分e(t)とほぼ等しくなり、この補正誤差成分ecp(t)に基づいてタップ係数更新部26が上記式(1)で表されるアルゴリズムに従ってタップ係数K(t-1)〜Km−1(t-1)を可変制御すると、予め決められている係数値αに依存した速度で補正誤差成分ecp(t)若しくは誤差成分e(t)をほぼ0に収束させることができ、デジタルフィルタ21を安定化させることができる。
一方、デジタルフィルタ21がマルチパスの影響によって不安定となる可能性が生じた場合には、デジタルローパスフィルタ14bの時定数で決まる時間の経過後に、予め決められた振幅を超える誤差成分Dce(t)が確定して、その確定した誤差成分Dce(t)が振幅制御回路24cに供給されることになる。したがって、振幅制御回路24cは振幅制限回路24dを制御することによって、誤差成分e(t)の振幅を抑制させ、その振幅抑制後の信号を補正誤差成分ecp(t)として出力させる。そして、この抑制された補正誤差成分ecp(t)に基づいてタップ係数更新部25が上記式(1)で表されるアルゴリズムに従ってタップ係数K(t-1)〜Km−1(t-1)を可変制御すると、補正誤差成分ecp(t)と係数αとの乗算値が小さくなって、実質的に係数αの値が小さくなることになるため、補正誤差成分ecp(t)若しくは誤差信号e(t)をほぼ0に収束させるために要する時間を短くすることができ、デジタルフィルタ21を安定化させることができる。
このように、マルチパス除去フィルタ12は、マルチパスに対して安定に収束動作が可能な構成となっている。
更に、上述のタップ係数更新部25は、制御部200から供給される制御信号SWによって、タップ係数K(t-1)〜Km−1(t-1)の可変制御を停止すべき指令がなされると、可変乗算器MP〜MPm−1のタップ係数K(t-1)〜Km−1(t-1)を、今まで制御してきた直近のタップ係数に固定する。そして、制御信号SWによって、停止解除の指令を受けると、可変乗算器MP〜MPm−1の可変制御を再開し、上記式(1)で表されるタップ係数更新アルゴリズムに基づいて、タップ係数K(t-1)〜Km−1(t-1)を可変制御する。
制御部200は、上述したように本受信機全体の動作を集中制御すると共に、操作部100を介してユーザーから所望の放送局等が指定されると、操作部100から供給される指定信号SELに基づいて、予めメモリに記憶されている選局データテーブル(図示略)を検索することにより、指定された放送局等の周波数を検出する。そして、検出した周波数のデータCHsを局部発振器12に供給することによって、その放送局等に相当する局発信号fcを出力させ、混合検波器13において上述の混合検波を行わせることにより、中間周波信号を生成させる。
また、制御部200は、ユーザーから自動選局開始の指定がなされて、操作部100からその指定信号SELが供給されると、制御信号SWをタップ係数更新部25に供給して、タップ係数K(t-1)〜Km−1(t-1)の可変制御を停止させ、更に、局部発振器12をシーク(seek)制御することによって、自動選局を行わせる。
すなわち、制御部200は、受信周波数(別言すれば、選局周波数)を変化させるシーク制御を開始すると、タップ係数K(t-1)〜Km−1(t-1)をシーク制御の開始直前の値に固定した状態にして、周波数が連続的に変化する局発信号fcを局部発振器12から出力させる。そして、電界強度検出部16から出力される電界強度検出信号Esの振幅が所定のレベルに達すると、受信感度良好と判断し、その時の局発信号fcの周波数をメモリ等に格納することによって自動選局を行う。
そして、所定の周波数帯域内でのシーク制御を完了すると、制御部200がシーク制御を終了すると共に、制御信号SWをタップ係数更新部25に供給して、タップ係数K(t-1)〜Km−1(t-1)の可変制御を再開させる。
このように、シーク制御の期間中に、タップ係数K(t-1)〜Km−1(t-1)の値を固定することによって、マルチパス除去フィルタ20のフィルタ特性を一定の保つことにより、仮に入力信号Xin(t)の振幅が変動した場合でも、マルチパス除去フィルタ20を安定させて、FM検波器側へ誤信号が供給されることを防止する。
次に、本受信機の動作を概説する。
自動選局を行っていない受信時では、局部発信器12がユーザーから指定された放送局等の局発信号fcを出力し、混合検波器13が上述の混合検波を行うことによって、A/D変換器15からデジタルデータ列の中間周波信号DIFが出力される。
この中間周波信号DIFを電界強度検出部16が処理することによって電界強度信号Esを生成し、局部発信器12中のPLL回路によって同調特性の良好な局発信号fcを出力させる。
更に、中間周波信号DIFを振幅調整部18が調整周期τに同期して一定振幅となるように調整し、調整後の中間周波信号をマルチパス除去フィルタ20への入力信号Xin(t)として出力する。更に、振幅監視部19が入力信号Xin(t)の振幅を監視し、その振幅の変化率が図3を参照して説明した上述の所定値を超えると、振幅調整部18を制御して調整周期τを変化させ、中間周波信号DIFに対する振幅調整部18の追従速度を速くさせる。
したがって、受信環境の影響で中間周波信号DIFが急激に変動した場合でも、振幅調整部18はその変動に追従して、一定振幅の入力信号Xin(t)をマルチパス除去フィルタ20へ供給し、マルチパス除去フィルタ20を安定化させるべく機能する。
マルチパス除去フィルタ20は、上述の入力信号Xin(t)を入力し、マルチパス歪を除去した希望信号Y(t)を生成してFM検波器側へ出力する。
更に、図2に示した誤差成分制限部24が補正誤差成分ecp(t)を生成し、タップ係数更新部25が補正誤差成分ecp(t)に基づいてタップ係数K(t-1)〜Km−1(t-1)を可変制御することによってデジタルフィルタ21を安定化させるため、仮に上述の振幅調整部18から変動を有する入力信号Xin(t)が出力された場合であっても、マルチパス除去フィルタ20は迅速に安定化し、適切に希望信号Y(t)を生成してFM検波器側へ出力する。
次に、自動選局時では、ユーザーから自動選局開始の指示がなされると、制御部200がタップ係数更新部25を制御してタップ係数K(t-1)〜Km−1(t-1)の可変制御を停止させると共に、局部発信器12を制御して局発信号fcの周波数を連続的且つ高速に変化させる。
そして、混合検波器13が上述の周波数の変化する局発信号fcに基づいて混合検波を行うことによって、A/D変換器15からデジタルデータ列の中間周波信号DIFが出力される。
この中間周波信号DIFを電界強度検出部16が処理することによって電界強度信号Esを生成し、局部発信器12中のPLL回路によって同調特性の良好な局発信号fcを出力させる。
更に、中間周波信号DIFを振幅調整部18が調整周期τに同期して一定振幅となるように調整し、調整後の中間周波信号をマルチパス除去フィルタ20への入力信号Xin(t)として出力する。更に、振幅監視部19が入力信号Xin(t)の振幅を監視し、その振幅の変化率が図3を参照して説明した上述の所定値を超えると、振幅調整部18を制御して調整周期τを変化させ、中間周波信号DIFに対する振幅調整部18の追従速度を速くさせる。
したがって、局発信号fcがシークしていく際、中間周波信号DIFが急激に変動した場合でも、振幅調整部18はその変動に追従して、一定振幅の入力信号Xin(t)をマルチパス除去フィルタ20へ供給し、マルチパス除去フィルタ20を安定化させるべく機能する。
マルチパス除去フィルタ20は、上述の入力信号Xin(t)を入力し、マルチパス歪を除去した希望信号Y(t)を生成してFM検波器側へ出力する。
更に、自動選局時では、タップ係数K(t-1)〜Km−1(t-1)が固定されるため、マルチパス除去フィルタ20は安定した状態を維持することとなり、仮に上述の振幅調整部18から変動を有する入力信号Xin(t)が出力された場合であっても、マルチパス除去フィルタ20は適切に希望信号Y(t)を生成してFM検波器側へ出力する。
以上説明したように、本実施形態の受信機によれば、受信環境の影響や自動選局時の影響で、A/D変換器15から出力される中間周波信号DIFが変動した場合でも、振幅監視部19の制御の下で振幅調整部18の調整周期τが変化して、中間周波信号DIFの変動に追従するので、一定振幅の入力信号Xin(t)をマルチパス除去フィルタ20に供給することができる。このため、マルチパス除去フィルタ20を安定化させることが可能である。
更に、マルチパス除去フィルタ20は、誤差成分制限部24が設けられているため、仮に入力信号Xin(t)が変動した場合でも、安定方向に収束することが可能である。
また、自動選局の際には、タップ係数K(t-1)〜Km−1(t-1)を固定してマルチパス除去フィルタ20の安定化を図るので、シーク中に、仮に変動を有する入力信号Xin(t)がマルチパス除去フィルタ20に入力される場合が生じても、マルチパス除去フィルタ20は適切に希望信号Y(t)を生成してFM検波器側へ出力することが可能である。
なお、好適な実施形態として、図2に示したマルチパス除去フィルタ20を備えた受信機について説明したが、他の構成のマルチパス除去フィルタを適用してもよい。
例えば、図2に示したマルチパス除去フィルタ20は、優れた安定性を確保するために、絶対値検波回路24aとデジタルローパスフィルタ24bと振幅制御回路24cと振幅制限回路24dとを備えた誤差成分抑制部24が設けられているが、この誤差成分抑制部24を省略した構成とすることにより、減算器23cから出力される誤差成分e(t)を、補正誤差成分ecp(t)の代わりに、タップ係数更新部25に供給してもよい。
かかる構成によると、上記式(1)中に示されている補正誤差成分ecp(t)が誤差成分e(t)に置き換わり、誤差成分e(t)が直接上記式(1)中に適用されることとなるが、自動選局の際には、タップ係数更新部25がタップ係数K(t-1)〜Km−1(t-1)を固定するので、デジタルフィルタ21の安定化を図ることができる。
更に、かかる構成によると、自動選局を行っていない受信時において、上記式(1)中に示されている補正誤差成分ecp(t)が誤差成分e(t)に置き換わることになるが、この自動選局を行っていない受信時では、振幅監視部19の制御の下で振幅調整部18の調整周期τが変化して、中間周波信号DIFの変動に追従するという極めて強力な制御がなされているので、一定振幅の入力信号Xin(t)をマルチパス除去フィルタ20に供給することができ、入力信号Xin(t)が変動する事態は極めて希であることから、実用上の問題を生じない。
また、本実施形態の説明では、自動選局の際、制御部200が信号SWに基づいて、タップ係数更新部25にタップ係数K(t-1)〜Km−1(t-1)の可変制御を停止させると、タップ係数更新部25は、今まで可変制御を行ってきた直近のタップ係数K(t-1)〜Km−1(t-1)に固定するが、当該直近のタップ係数K(t-1)〜Km−1(t-1)に固定するのではなく、デジタルフィルタ21を安定化させるために予め実験的に求めておいたタップ係数K(t-1)〜Km−1(t-1)に固定するようにしてもよい。
また、上記式(1)中の右辺第1項に示されているタップ係数K(t-1)に変数γを乗算するように、タップ係数更新アルゴリズムを変更し、上述の補正誤差成分ecp(t)又は誤差成分e(t)の変化に応じて、タップ係数更新部25が変数γを可変制御するようにしてもよい。
かかる構成によると、マルチパスの影響によってデジタルフィルタ21の動作が不安定になる可能性が生じた場合でも、変数γの値に応じて、補正誤差成分ecp(t)又は誤差成分e(t)をほぼ0に収束させるための速度を短くすることができるため、マルチパスに対して強い(ロバストな)、安定したマルチパス除去フィルタを実現することができる。
実施形態の受信機の構成を表したブロック図である。 図1に示されているマルチパス除去フィルタの構成を表したブロック図である。 図1に示されている振幅調整部と振幅監視部の機能を説明するための図である。 従来の受信機の概略構成を表したブロック図である。
符号の説明
11…フロントエンド部
15…A/D変換器
18…振幅調整部
19…振幅監視部
20…マルチパス除去フィルタ
200…制御部

Claims (1)

  1. 受信アンテナで受信された高周波の受信信号を局発信号に基づいて混合検波することにより中間周波信号を出力するフロントエンド部と、
    前記中間周波信号をアナログデジタル変換して、デジタルの中間周波信号を出力するA/D変換器と、
    前記デジタルの中間周波信号の振幅を一定振幅にすべく調整して出力する振幅調整部と、
    前記振幅調整部から出力される信号のマルチパス歪を除去して出力するルチパス除去フィルタと、
    前記局発信号の周波数を連続的に変化させて自動選局を行う制御部とを備え、
    前記制御部は、自動選局に際し前記ルチパス除去フィルタのタップ係数を固定することを特徴とする受信機。
JP2003405024A 2003-12-03 2003-12-03 受信機 Expired - Fee Related JP4355202B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003405024A JP4355202B2 (ja) 2003-12-03 2003-12-03 受信機
DE602004027457T DE602004027457D1 (de) 2003-12-03 2004-11-25 Empfänger
EP04028089A EP1538750B1 (en) 2003-12-03 2004-11-25 Receiver
US11/000,977 US20050123079A1 (en) 2003-12-03 2004-12-02 Receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003405024A JP4355202B2 (ja) 2003-12-03 2003-12-03 受信機

Publications (3)

Publication Number Publication Date
JP2005167719A JP2005167719A (ja) 2005-06-23
JP2005167719A5 JP2005167719A5 (ja) 2006-02-16
JP4355202B2 true JP4355202B2 (ja) 2009-10-28

Family

ID=34463986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003405024A Expired - Fee Related JP4355202B2 (ja) 2003-12-03 2003-12-03 受信機

Country Status (4)

Country Link
US (1) US20050123079A1 (ja)
EP (1) EP1538750B1 (ja)
JP (1) JP4355202B2 (ja)
DE (1) DE602004027457D1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100530984C (zh) * 2004-04-27 2009-08-19 三菱电机株式会社 无线装置
JP4230470B2 (ja) * 2005-03-31 2009-02-25 富士通テン株式会社 軽減装置および方法、ならびに受信装置
WO2009075100A1 (ja) * 2007-12-12 2009-06-18 Panasonic Corporation 無線回路装置
JP2009165112A (ja) * 2007-12-12 2009-07-23 Panasonic Corp 無線回路装置
JP5393412B2 (ja) * 2009-11-18 2014-01-22 三菱電機株式会社 受信装置および復調方法
JP5691186B2 (ja) * 2010-02-10 2015-04-01 アイコム株式会社 自動周波数制御装置および無線通信機
US9774364B2 (en) * 2015-09-04 2017-09-26 Futurewei Technologies, Inc. Interference phase estimate system and method
US10097214B2 (en) * 2015-11-30 2018-10-09 Metal Industries Research & Development Centre Error correcting method

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02170626A (ja) * 1988-12-22 1990-07-02 Clarion Co Ltd マルチパス歪抑圧方式
JPH0831820B2 (ja) * 1989-11-17 1996-03-27 日本電気株式会社 判定帰還形等化器
US5640698A (en) * 1995-06-06 1997-06-17 Stanford University Radio frequency signal reception using frequency shifting by discrete-time sub-sampling down-conversion
US5701600A (en) * 1995-07-17 1997-12-23 Motorola, Inc. Radio receiver and method of calibrating same
US5758274A (en) * 1996-03-13 1998-05-26 Symbol Technologies, Inc. Radio frequency receiver with automatic gain control
JPH09284808A (ja) * 1996-04-11 1997-10-31 Sony Corp データ伝送装置
JPH09321559A (ja) * 1996-05-24 1997-12-12 Oki Electric Ind Co Ltd 自動利得制御回路
KR100242665B1 (ko) * 1997-08-01 2000-02-01 김영환 데이터 변환부를 구비한 칼라 액정표시 구동장치
KR100239413B1 (ko) * 1997-10-14 2000-01-15 김영환 액정표시소자의 구동장치
US6324228B1 (en) * 1998-12-30 2001-11-27 International Business Machines Corporation Method and apparatus for robust frequency tracking in strong channel interference using carrier signal relative strength and frequency error
US6363127B1 (en) * 1999-06-23 2002-03-26 At&T Wireless Services, Inc. Automatic gain control methods and apparatus suitable for use in OFDM receivers
KR100617778B1 (ko) * 1999-07-07 2006-08-28 삼성전자주식회사 수신신호 열화 보상장치 및 방법
JP3518430B2 (ja) * 1999-07-12 2004-04-12 三菱電機株式会社 デジタルfm復調器
US6795494B1 (en) * 2000-05-12 2004-09-21 National Semiconductor Corporation Receiver architecture using mixed analog and digital signal processing and method of operation
DE10060425A1 (de) * 2000-12-05 2002-06-13 Infineon Technologies Ag Empfängerschaltung
US7405732B2 (en) * 2000-12-07 2008-07-29 Renesas Technology Corp. Semiconductor integrated circuit, liquid crystal drive device, and liquid crystal display system
JP3533187B2 (ja) * 2001-01-19 2004-05-31 Necエレクトロニクス株式会社 カラー液晶ディスプレイの駆動方法、その回路及び携帯用電子機器
US7346134B2 (en) * 2001-05-15 2008-03-18 Finesse Wireless, Inc. Radio receiver
JP3981539B2 (ja) * 2001-08-28 2007-09-26 Necエレクトロニクス株式会社 半導体集積回路装置
US7085334B2 (en) * 2002-09-30 2006-08-01 Lsi Logic Corporation Automatic gain control with analog and digital gain

Also Published As

Publication number Publication date
EP1538750A3 (en) 2009-04-29
EP1538750A2 (en) 2005-06-08
JP2005167719A (ja) 2005-06-23
US20050123079A1 (en) 2005-06-09
DE602004027457D1 (de) 2010-07-15
EP1538750B1 (en) 2010-06-02

Similar Documents

Publication Publication Date Title
EP1018803B1 (en) Automatic gain control method and device
JP4355202B2 (ja) 受信機
JP4205509B2 (ja) マルチパスひずみ除去フィルタ
JP4294455B2 (ja) 受信機
US20040087287A1 (en) Automatic gain control system
JP4263586B2 (ja) マルチパス除去フィルタ
JP2015115680A (ja) 信号処理装置、信号処理方法、並びにプログラム
JP4274408B2 (ja) 自動利得制御装置、受信装置及び利得制御方法
US7054395B2 (en) Automatic gain control for digital demodulation apparatus
JP4281260B2 (ja) Fm復調器および受信機
JP2011166191A (ja) 放送受信装置
JP4489321B2 (ja) デジタル復調装置
JP2003152540A (ja) 信号レベル制御装置
JP3165520B2 (ja) 受信機
JP2003318679A (ja) 受信装置及び通信装置
JP5179975B2 (ja) 信号処理装置
JP4469515B2 (ja) ディジタルフィルタ
JP4532568B2 (ja) 適応ディジタルフィルタ及び受信装置
US7734268B2 (en) Method and apparatus for leveling an increasing or decreasing slope of an AM modulated receiving signal
JP4929041B2 (ja) ノイズ除去装置、その方法、ノイズ除去プログラム及びその記録媒体
JP2003209450A (ja) 自動利得制御回路及び自動利得制御方法
JPH1141068A (ja) ディジタル自動周波数制御回路
JP2000261340A (ja) デジタル放送受信機
JP2009213096A (ja) 自動利得制御装置
JPH0969790A (ja) マルチパス歪低減回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090731

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees