JPH1141068A - ディジタル自動周波数制御回路 - Google Patents
ディジタル自動周波数制御回路Info
- Publication number
- JPH1141068A JPH1141068A JP9194294A JP19429497A JPH1141068A JP H1141068 A JPH1141068 A JP H1141068A JP 9194294 A JP9194294 A JP 9194294A JP 19429497 A JP19429497 A JP 19429497A JP H1141068 A JPH1141068 A JP H1141068A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase
- signal
- frequency
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 ディジタル位相変調された受信信号の位相を
検出して量子化し、量子化された信号に対して一定周期
異なる信号間の差分を演算し、得られた差分信号から位
相変調成分を除くことにより位相誤差を求め、この位相
誤差を積分した値により受信周波数を制御するディジタ
ルＡＦＣ回路において、信号電力に対して雑音電力が大
きい条件においても高精度に周波数誤差補正を行うこと
ができるようにする。 【解決手段】 位相誤差の絶対値があらかじめ定めれた
値より大きいときにはそれを無視し、ディジタル信号処
理のために２の補数形式の数値を用いたことによる正負
の最大絶対値の差異をなくし、積分後の値に偏りをなく
して周波数誤差を正しく補正する。
検出して量子化し、量子化された信号に対して一定周期
異なる信号間の差分を演算し、得られた差分信号から位
相変調成分を除くことにより位相誤差を求め、この位相
誤差を積分した値により受信周波数を制御するディジタ
ルＡＦＣ回路において、信号電力に対して雑音電力が大
きい条件においても高精度に周波数誤差補正を行うこと
ができるようにする。 【解決手段】 位相誤差の絶対値があらかじめ定めれた
値より大きいときにはそれを無視し、ディジタル信号処
理のために２の補数形式の数値を用いたことによる正負
の最大絶対値の差異をなくし、積分後の値に偏りをなく
して周波数誤差を正しく補正する。
Description
【０００１】
【発明の属する技術分野】本発明は無線通信における受
信周波数の安定化に関する。特に、ディジタル的に周波
数を安定化する自動周波数制御（Automatic Frequency
Control 、以下「ＡＦＣ」という）回路に関する。
信周波数の安定化に関する。特に、ディジタル的に周波
数を安定化する自動周波数制御（Automatic Frequency
Control 、以下「ＡＦＣ」という）回路に関する。
【０００２】
【従来の技術】ディジタル移動通信等の無線通信システ
ムに用いられる携帯機の復調回路には、消費電力低減の
ため各種の技術が利用されている。なかでも、受信信号
の位相を検出して量子化し、その量子化された信号（量
子化位相信号）によって復調処理を行うことは、復調回
路の回路規模および消費電力削減に極めて有効である。
このような復調回路では、受信周波数誤差を補償するＡ
ＦＣ回路にも、量子化位相信号によって動作する回路構
成が用いられる。
ムに用いられる携帯機の復調回路には、消費電力低減の
ため各種の技術が利用されている。なかでも、受信信号
の位相を検出して量子化し、その量子化された信号（量
子化位相信号）によって復調処理を行うことは、復調回
路の回路規模および消費電力削減に極めて有効である。
このような復調回路では、受信周波数誤差を補償するＡ
ＦＣ回路にも、量子化位相信号によって動作する回路構
成が用いられる。
【０００３】図４は量子化位相信号で動作する従来例の
ＡＦＣ回路のブロック構成を示す。この従来例はＱＰＳ
Ｋ（４相位相シフトキーイング）信号に対応し、量子化
位相検出回路１、周波数変換回路２、遅延回路３、減算
回路４、位相誤差検出回路５、乗算回路７、積分回路８
および数値制御発振回路９を備える。量子化位相検出回
路１は受信信号の位相を検出し、その検出結果を８ビッ
ト長のディジタル信号として出力する。周波数変換回路
２は、この量子化位相検出回路１の検出結果を後段から
得られる参照信号により周波数変換する。遅延回路３は
この周波数変換された信号を１変調シンボル区間遅延さ
せ、減算回路４へ入力する。減算回路４は、周波数変換
回路２で周波数変換された信号と、この信号を遅延回路
３により遅延させた信号との差分を演算する。この減算
回路４の処理は遅延検波と等価である。位相誤差検出回
路５は、減算回路４の出力に対して、遅延検波後のＱＰ
ＳＫ硬判定位相からの誤差を検出する。位相誤差検出回
路５の検出する値は、ＱＰＳＫ変調による４値の位相変
化が除去されるため、変調成分が除かれた１変調シンボ
ル区間における位相変化量となる。乗算回路７はこの位
相変化量に係数を乗算してループ利得を調整する。積分
回路８は乗算回路７の出力を平滑化し、周波数誤差信号
として数値制御発振回路９へ入力する。数値制御発振回
路９は、この周波数誤差信号により制御され、この周波
数誤差信号を打ち消すように自分の出力周波数を変化さ
せる。数値制御発振回路９の出力信号は、参照信号とし
て周波数変換回路２へ帰還される。
ＡＦＣ回路のブロック構成を示す。この従来例はＱＰＳ
Ｋ（４相位相シフトキーイング）信号に対応し、量子化
位相検出回路１、周波数変換回路２、遅延回路３、減算
回路４、位相誤差検出回路５、乗算回路７、積分回路８
および数値制御発振回路９を備える。量子化位相検出回
路１は受信信号の位相を検出し、その検出結果を８ビッ
ト長のディジタル信号として出力する。周波数変換回路
２は、この量子化位相検出回路１の検出結果を後段から
得られる参照信号により周波数変換する。遅延回路３は
この周波数変換された信号を１変調シンボル区間遅延さ
せ、減算回路４へ入力する。減算回路４は、周波数変換
回路２で周波数変換された信号と、この信号を遅延回路
３により遅延させた信号との差分を演算する。この減算
回路４の処理は遅延検波と等価である。位相誤差検出回
路５は、減算回路４の出力に対して、遅延検波後のＱＰ
ＳＫ硬判定位相からの誤差を検出する。位相誤差検出回
路５の検出する値は、ＱＰＳＫ変調による４値の位相変
化が除去されるため、変調成分が除かれた１変調シンボ
ル区間における位相変化量となる。乗算回路７はこの位
相変化量に係数を乗算してループ利得を調整する。積分
回路８は乗算回路７の出力を平滑化し、周波数誤差信号
として数値制御発振回路９へ入力する。数値制御発振回
路９は、この周波数誤差信号により制御され、この周波
数誤差信号を打ち消すように自分の出力周波数を変化さ
せる。数値制御発振回路９の出力信号は、参照信号とし
て周波数変換回路２へ帰還される。
【０００４】図５は位相誤差検出回路５の処理を説明す
る図である。ある信号位相をもつ信号（図では黒丸で示
す）が入力されると、位相誤差検出回路５は、遅延検波
後の４個のＱＰＳＫ硬判定位相点（図では白丸で示す）
のうち、最も近いものとの位相差を演算して出力する。
この操作によりＱＰＳＫ変調による４値の位相変化が除
去されるため、その出力には、変調成分が除かれた１変
調シンボル区間における位相変調量が出力される。な
お、位相誤差検出回路５の出力範囲は±π／４の範囲、
すなわち入力の１／４の範囲となるため、入力信号のビ
ット長が８であれば出力信号のビット長は６でよい。
る図である。ある信号位相をもつ信号（図では黒丸で示
す）が入力されると、位相誤差検出回路５は、遅延検波
後の４個のＱＰＳＫ硬判定位相点（図では白丸で示す）
のうち、最も近いものとの位相差を演算して出力する。
この操作によりＱＰＳＫ変調による４値の位相変化が除
去されるため、その出力には、変調成分が除かれた１変
調シンボル区間における位相変調量が出力される。な
お、位相誤差検出回路５の出力範囲は±π／４の範囲、
すなわち入力の１／４の範囲となるため、入力信号のビ
ット長が８であれば出力信号のビット長は６でよい。
【０００５】
【発明が解決しようとする課題】図４に示した従来例で
は、周波数引き込みが完了した後には周波数誤差に伴う
位相変化がなくなるため、位相誤差検出回路５の出力平
均値は０になる。一方、図４に示したようなディジタル
信号処理では、一般に２の補数形式で正負の数値が表現
される。位相誤差検出回路の出力信号を６ビット長の２
の補数形式とすると、その値は−３２〜＋３１の範囲を
とる。受信信号電力対雑音電力比（Ｓ／Ｎ比）が大きい
場合には位相誤差検出回路の出力信号は分散が小さく０
付近の値がほとんどであるが、Ｓ／Ｎ比が小さくなるに
したがって分散が大きくなり、やがて絶対値が３０に近
い値の発生確率も無視できなくなる。このような場合、
正側と負側とでほぼ等しい発生確率分布であっても、両
者は最大絶対値が異なるため、これらを積分すると負側
に偏った結果が生じる。すると、数値制御発振回路は偏
った値によって制御されるため、正しく周波数誤差の補
正が行われず、残留周波数誤差が発生してしまう。
は、周波数引き込みが完了した後には周波数誤差に伴う
位相変化がなくなるため、位相誤差検出回路５の出力平
均値は０になる。一方、図４に示したようなディジタル
信号処理では、一般に２の補数形式で正負の数値が表現
される。位相誤差検出回路の出力信号を６ビット長の２
の補数形式とすると、その値は−３２〜＋３１の範囲を
とる。受信信号電力対雑音電力比（Ｓ／Ｎ比）が大きい
場合には位相誤差検出回路の出力信号は分散が小さく０
付近の値がほとんどであるが、Ｓ／Ｎ比が小さくなるに
したがって分散が大きくなり、やがて絶対値が３０に近
い値の発生確率も無視できなくなる。このような場合、
正側と負側とでほぼ等しい発生確率分布であっても、両
者は最大絶対値が異なるため、これらを積分すると負側
に偏った結果が生じる。すると、数値制御発振回路は偏
った値によって制御されるため、正しく周波数誤差の補
正が行われず、残留周波数誤差が発生してしまう。
【０００６】本発明は、このような課題を解決し、信号
電力に対して雑音電力が大きい条件においても高精度に
周波数誤差補正を行うことのできるディジタルＡＦＣ回
路を提供することを目的とする。
電力に対して雑音電力が大きい条件においても高精度に
周波数誤差補正を行うことのできるディジタルＡＦＣ回
路を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明のディジタルＡＦ
Ｃ回路は、ディジタル位相変調された受信信号の位相を
検出して量子化する量子化位相検出手段と、この量子化
位相検出手段の出力信号に対して一定周期異なる信号間
の差分を求める差分手段と、この差分手段の出力信号か
らディジタル位相変調の位相変調成分を除去して位相誤
差を求める変調除去手段と、この位相誤差を積分する積
分手段と、この積分手段により得られた積分値により受
信周波数を制御する制御手段とを備えたディジタル自動
周波数制御回路において、変調除去手段と積分手段との
間に、変調除去手段により得られた位相誤差の絶対値が
あらかじめ定められた値ｎより大きい場合には０、それ
以外の場合にはその位相誤差をそのまま積分手段に出力
する振幅制限手段を備えたことを特徴とする。
Ｃ回路は、ディジタル位相変調された受信信号の位相を
検出して量子化する量子化位相検出手段と、この量子化
位相検出手段の出力信号に対して一定周期異なる信号間
の差分を求める差分手段と、この差分手段の出力信号か
らディジタル位相変調の位相変調成分を除去して位相誤
差を求める変調除去手段と、この位相誤差を積分する積
分手段と、この積分手段により得られた積分値により受
信周波数を制御する制御手段とを備えたディジタル自動
周波数制御回路において、変調除去手段と積分手段との
間に、変調除去手段により得られた位相誤差の絶対値が
あらかじめ定められた値ｎより大きい場合には０、それ
以外の場合にはその位相誤差をそのまま積分手段に出力
する振幅制限手段を備えたことを特徴とする。
【０００８】従来は２の補数形式の数値（位相変調成分
除去後の差分信号）をそのまま積分して制御に用いてい
たのに対し、本発明では、正負の最大絶対値を等しく揃
え、それ以外の数値は積分しないようにしている。これ
により、積分後の値の偏りがなくなり、周波数誤差が正
しく補正される。また、適切なｎの値を選ぶことによっ
て、大きく雑音の重畳した確度の低い差分信号が除去さ
れ、補正精度は一層改善される。
除去後の差分信号）をそのまま積分して制御に用いてい
たのに対し、本発明では、正負の最大絶対値を等しく揃
え、それ以外の数値は積分しないようにしている。これ
により、積分後の値の偏りがなくなり、周波数誤差が正
しく補正される。また、適切なｎの値を選ぶことによっ
て、大きく雑音の重畳した確度の低い差分信号が除去さ
れ、補正精度は一層改善される。
【０００９】
【発明の実施の形態】図１は本発明の実施形態を示すブ
ロック構成図であり、ディジタルＡＦＣ回路の構成例を
示す。ここではＱＰＳＫ（４相位相シフトキーイング）
信号に対応した例を示す。このディジタルＡＦＣ回路
は、ディジタル位相変調された受信信号の位相を検出し
て量子化する量子化位相検出回路１と、この量子化位相
検出回路１の出力信号に対して一定周期異なる信号間の
差分を求めるための遅延回路３および減算回路４と、減
算回路４の出力信号からディジタル位相変調の位相変調
成分を除去して位相誤差を求める位相誤差検出回路５
と、この位相誤差を積分する積分回路８と、この積分回
路８により得られた積分値により受信周波数を制御する
数値制御発振回路９とを備える。量子化位相検出回路１
と遅延回路３および減算回路４との間には、数値制御発
振回路９の出力を参照周波数として量子化位相検出回路
１の検出結果を周波数変換する周波数変換回路２を備
え、積分回路８の前段には、ループ利得を調整するため
の乗算回路７を備える。さらに、位相誤差検出回路５と
積分回路８との間、この例では乗算回路７の前段に、位
相誤差検出回路５により得られた位相誤差の絶対値があ
らかじめ定められた値ｎより大きい場合には０、それ以
外の場合にはその位相誤差をそのまま乗算回路７を介し
て積分回路８に出力する振幅制限回路６を備える。
ロック構成図であり、ディジタルＡＦＣ回路の構成例を
示す。ここではＱＰＳＫ（４相位相シフトキーイング）
信号に対応した例を示す。このディジタルＡＦＣ回路
は、ディジタル位相変調された受信信号の位相を検出し
て量子化する量子化位相検出回路１と、この量子化位相
検出回路１の出力信号に対して一定周期異なる信号間の
差分を求めるための遅延回路３および減算回路４と、減
算回路４の出力信号からディジタル位相変調の位相変調
成分を除去して位相誤差を求める位相誤差検出回路５
と、この位相誤差を積分する積分回路８と、この積分回
路８により得られた積分値により受信周波数を制御する
数値制御発振回路９とを備える。量子化位相検出回路１
と遅延回路３および減算回路４との間には、数値制御発
振回路９の出力を参照周波数として量子化位相検出回路
１の検出結果を周波数変換する周波数変換回路２を備
え、積分回路８の前段には、ループ利得を調整するため
の乗算回路７を備える。さらに、位相誤差検出回路５と
積分回路８との間、この例では乗算回路７の前段に、位
相誤差検出回路５により得られた位相誤差の絶対値があ
らかじめ定められた値ｎより大きい場合には０、それ以
外の場合にはその位相誤差をそのまま乗算回路７を介し
て積分回路８に出力する振幅制限回路６を備える。
【００１０】受信信号は量子化位相検出回路１で位相検
出され、検出結果は８ビット長のディジタル信号として
出力される。この信号は、周波数変換回路２により、後
段から得られる参照信号を用いて周波数変換される。こ
の周波数変換された信号は、遅延回路３に入力されて１
変調シンボル区間遅延されるとともに、減算回路４へと
入力される。減算回路４では、遅延回路３によって遅延
された信号との差分が演算される。（この処理は遅延検
波と等価）。この演算結果に対して、位相誤差検出回路
５により、遅延検波後のＱＰＳＫ硬判定位相からの誤差
が検出される。位相誤差検出回路５の処理は図５に示し
たとおりであり、出力は６ビット長の信号となる。位相
誤差検出回路５の出力は振幅制限回路６によって振幅制
限される。振幅制限された信号は、乗算回路７で係数と
乗算されてループ利得が調整された後、積分回路８によ
って平滑化されて周波数誤差信号となる。この周波数誤
差信号が数値制御発振回路９へ入力され、受信周波数誤
差を打ち消すように周波数制御発振回路９の出力周波数
を制御する。数値制御発振回路９の出力信号は、参照信
号として周波数変換回路２へ帰還される。
出され、検出結果は８ビット長のディジタル信号として
出力される。この信号は、周波数変換回路２により、後
段から得られる参照信号を用いて周波数変換される。こ
の周波数変換された信号は、遅延回路３に入力されて１
変調シンボル区間遅延されるとともに、減算回路４へと
入力される。減算回路４では、遅延回路３によって遅延
された信号との差分が演算される。（この処理は遅延検
波と等価）。この演算結果に対して、位相誤差検出回路
５により、遅延検波後のＱＰＳＫ硬判定位相からの誤差
が検出される。位相誤差検出回路５の処理は図５に示し
たとおりであり、出力は６ビット長の信号となる。位相
誤差検出回路５の出力は振幅制限回路６によって振幅制
限される。振幅制限された信号は、乗算回路７で係数と
乗算されてループ利得が調整された後、積分回路８によ
って平滑化されて周波数誤差信号となる。この周波数誤
差信号が数値制御発振回路９へ入力され、受信周波数誤
差を打ち消すように周波数制御発振回路９の出力周波数
を制御する。数値制御発振回路９の出力信号は、参照信
号として周波数変換回路２へ帰還される。
【００１１】図２は振幅制限回路６の入出力特性の例を
示す。この例では、出力振幅を−２４〜＋２４に制限
し、−３２〜−２５、＋２５〜＋３１の範囲の入力振幅
に対しては０を出力する。
示す。この例では、出力振幅を−２４〜＋２４に制限
し、−３２〜−２５、＋２５〜＋３１の範囲の入力振幅
に対しては０を出力する。
【００１２】図３は図１に示した本発明に係る回路と図
４に示した従来例との周波数誤差補正特性のシミューシ
ョン結果を示す。このシミュレーションでは、変調シン
ボル速度を１９２ｋＨｚ、受信周波数誤差を５ｋＨｚと
し、ＡＷＧＮ（加法的ガウス雑音）条件を仮定した。図
３の横軸はＥｂ／Ｎｏ（１ビットあたりのエネルギー／
雑音電力密度）であり、縦軸は周波数補正誤差の平均値
および自乗平均値である。本発明により、特にＥｂ／Ｎ
ｏが小さい、すなわち信号電力に対して雑音電力が大き
い領域で、補正精度が改善されていることがわかる。
４に示した従来例との周波数誤差補正特性のシミューシ
ョン結果を示す。このシミュレーションでは、変調シン
ボル速度を１９２ｋＨｚ、受信周波数誤差を５ｋＨｚと
し、ＡＷＧＮ（加法的ガウス雑音）条件を仮定した。図
３の横軸はＥｂ／Ｎｏ（１ビットあたりのエネルギー／
雑音電力密度）であり、縦軸は周波数補正誤差の平均値
および自乗平均値である。本発明により、特にＥｂ／Ｎ
ｏが小さい、すなわち信号電力に対して雑音電力が大き
い領域で、補正精度が改善されていることがわかる。
【００１３】
【発明の効果】以上説明したように、本発明によれば、
信号電力に対して雑音電力が大きい条件においても、高
精度な周波数誤差補正を行うディジタルＡＦＣ回路が実
現される。
信号電力に対して雑音電力が大きい条件においても、高
精度な周波数誤差補正を行うディジタルＡＦＣ回路が実
現される。
【図１】本発明の実施形態を示すブロック構成図。
【図２】振幅制限回路の入出力特性を示す図。
【図３】周波数補正誤差特性のシュミレーション結果を
示す図。
示す図。
【図４】従来例のディジタルＡＦＣ回路を示すブロック
構成図。
構成図。
【図５】位相誤差検出回路の動作を説明する図。
１ 量子化位相検出回路 ２ 周波数変換回路 ３ 遅延回路 ４ 減算回路 ５ 位相誤差検出回路 ６ 振幅制限回路 ７ 乗算回路 ８ 積分回路 ９ 数値制御発振回路
Claims (1)
- 【請求項１】 ディジタル位相変調された受信信号の位
相を検出して量子化する量子化位相検出手段と、 この量子化位相検出手段の出力信号に対して一定周期異
なる信号間の差分を求める差分手段と、 この差分手段の出力信号から前記ディジタル位相変調の
位相変調成分を除去して位相誤差を求める変調除去手段
と、 この位相誤差を積分する積分手段と、 この積分手段により得られた積分値により受信周波数を
制御する制御手段とを備えたディジタル自動周波数制御
回路において、 前記変調除去手段と前記積分手段との間に、前記変調除
去手段により得られた位相誤差の絶対値があらかじめ定
められた値ｎより大きい場合には０、それ以外の場合に
はその位相誤差をそのまま前記積分手段に出力する振幅
制限手段を備えたことを特徴とするディジタル自動周波
数制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9194294A JPH1141068A (ja) | 1997-07-18 | 1997-07-18 | ディジタル自動周波数制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9194294A JPH1141068A (ja) | 1997-07-18 | 1997-07-18 | ディジタル自動周波数制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1141068A true JPH1141068A (ja) | 1999-02-12 |
Family
ID=16322209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9194294A Pending JPH1141068A (ja) | 1997-07-18 | 1997-07-18 | ディジタル自動周波数制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1141068A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001003348A1 (fr) * | 1999-07-06 | 2001-01-11 | Matsushita Electric Industrial Co., Ltd. | Procede et appareil de reception sans fil |
| US6813482B1 (en) | 2000-03-27 | 2004-11-02 | Fujitsu Limited | Radio communication apparatus and method |
| JP2008147736A (ja) * | 2006-12-06 | 2008-06-26 | Netindex Inc | 信号制御装置及び信号制御方法 |
-
1997
- 1997-07-18 JP JP9194294A patent/JPH1141068A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001003348A1 (fr) * | 1999-07-06 | 2001-01-11 | Matsushita Electric Industrial Co., Ltd. | Procede et appareil de reception sans fil |
| US6813482B1 (en) | 2000-03-27 | 2004-11-02 | Fujitsu Limited | Radio communication apparatus and method |
| JP2008147736A (ja) * | 2006-12-06 | 2008-06-26 | Netindex Inc | 信号制御装置及び信号制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5659582A (en) | Receiver, automatic gain controller suitable for the receiver, control signal generator suitable for the automatic gain controller, reception power controller using the automatic gain controller and communication method using the receiver | |
| US6904274B2 (en) | System and method for inverting automatic gain control (AGC) and soft limiting | |
| US7386285B2 (en) | Automatic gain control adaptive for plural modulation schemes | |
| JP2909509B2 (ja) | 自動利得制御回路 | |
| US6121828A (en) | Demodulator | |
| US20050153676A1 (en) | Method and apparatus for minimizing baseband offset error in a receiver | |
| WO1999063674A1 (fr) | Emetteur radio et procede de communication radio | |
| JP5046114B2 (ja) | 多値ｑａｍ復調装置とその復調方法及び無線通信システム | |
| JP3185872B2 (ja) | 自動利得制御回路 | |
| JP4422116B2 (ja) | Ａｇｃ制御方法及びａｇｃ回路 | |
| US9660732B2 (en) | Power adjustment of in-phase and quadrature components at a coherent optical receiver | |
| JPH1141068A (ja) | ディジタル自動周波数制御回路 | |
| JP4274408B2 (ja) | 自動利得制御装置、受信装置及び利得制御方法 | |
| US20030027537A1 (en) | Providing automatic gain control stability | |
| JPH08181554A (ja) | 自動利得制御回路を備えたディジタル無線通信装置 | |
| JP2002094585A (ja) | 受信装置、フィルタ回路制御装置およびそれらの方法 | |
| JPH09200280A (ja) | 周波数オフセット補償装置 | |
| JPH09294146A (ja) | 自動利得制御回路 | |
| JP2001211218A (ja) | 受信装置およびその方法 | |
| JP4813966B2 (ja) | Ａｆｃ回路 | |
| JP2003318679A (ja) | 受信装置及び通信装置 | |
| JP2004343166A (ja) | Ａｓｋ復調回路 | |
| KR100499523B1 (ko) | Ｒｆ 신호 이득 조정 제어기 | |
| JP2005006252A (ja) | 送信電力制御方法およびシステム | |
| JPH0654006A (ja) | 送信電力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20070809 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20080809 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20090809 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20100809 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20110809 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110809 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20120809 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20130809 |
|
| LAPS | Cancellation because of no payment of annual fees |