KR102544983B1 - 테스트 시스템 및 테스트 컨트롤러 - Google Patents

테스트 시스템 및 테스트 컨트롤러 Download PDF

Info

Publication number
KR102544983B1
KR102544983B1 KR1020160036972A KR20160036972A KR102544983B1 KR 102544983 B1 KR102544983 B1 KR 102544983B1 KR 1020160036972 A KR1020160036972 A KR 1020160036972A KR 20160036972 A KR20160036972 A KR 20160036972A KR 102544983 B1 KR102544983 B1 KR 102544983B1
Authority
KR
South Korea
Prior art keywords
test
output terminals
voltage
pulse signal
gate
Prior art date
Application number
KR1020160036972A
Other languages
English (en)
Other versions
KR20170113869A (ko
Inventor
정철수
김현식
우제운
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160036972A priority Critical patent/KR102544983B1/ko
Publication of KR20170113869A publication Critical patent/KR20170113869A/ko
Application granted granted Critical
Publication of KR102544983B1 publication Critical patent/KR102544983B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

다양한 실시예들에 따라서, 쇼팅바들 및 상기 쇼팅바들에 연결되는 테스트 패드들을 갖는 피시험 표시 패널을 테스트하기 위한 테스트 시스템이 제공된다. 상기 테스트 시스템은 제1 버스에 제어 명령을 출력하는 패턴 발생기, 상기 제1 버스를 통해 상기 패턴 발생기에 접속되고, 출력 단자들을 갖는 테스트 컨트롤러, 및 상기 출력 단자들을 상기 테스트 패드들에 전기적으로 연결하는 프로브 유닛을 포함한다. 상기 테스트 컨트롤러는 상기 제어 명령에 따라 상기 출력 단자들 중 하나의 출력 단자에 펄스 신호를 출력하고 상기 출력 단자들 중 적어도 하나의 다른 출력 단자의 전압을 감지한다.

Description

테스트 시스템 및 테스트 컨트롤러{Test system and test controller}
본 발명은 표시 장치를 테스트하기 위한 테스트 시스템 및 테스트 컨트롤러에 관한 것이다.
액정 표시 장치나 유기 발광 표시 장치와 같은 표시 장치가 다양하게 사용되고 있다. 표시 장치는 데이터 라인들과 게이트 라인들에 연결되는 화소들을 포함한다. 표시 패널의 제조 과정 중에 일부 화소들이 정상적으로 동작하지 않는 등의 불량이 발생할 수 있다. 이러한 불량 표시 패널을 걸러내기 위해 테스트가 이루어진다. 게이트 라인들과 데이터 라인들에 적절한 테스트 신호를 인가하여 화소들이 정상적으로 동작하여 영상을 표시할 수 있는지를 판별하기 위한 화소 테스트가 수행될 수 있다.
테스트 신호를 데이터 라인들 및/또는 게이트 라인들에 용이하게 인가하기 위해, 데이터 라인들 및/또는 게이트 라인들와 같은 신호 라인들은 쇼팅바들에 연결될 수 있다. 표시 패널의 화질을 평가하기 위해, 신호 라인들은 소정의 그룹으로 구분되고, 그룹의 개수와 동일한 개수의 쇼팅바가 준비되고, 동일 그룹에 포함된 신호 라인들은 동일한 쇼팅바에 연결시킬 수 있다. 최종 표시 장치를 제조할 때, 이러한 테스트 후에 쇼팅바들을 제거할 수 있다.
신호 라인들과 쇼팅바들 간의 연결에 불량이 있는 경우, 위의 테스트에서는 화소들이 정상적으로 동작하지 않는다. 그러나, 쇼팅바가 제거된 후에는 정상적으로 동작할 수도 있다. 따라서, 쇼팅바와 신호선들 간의 전기적 연결에만 문제가 있는 표시 패널은 가성 불량으로 검출되는 문제가 발생할 수 있다.
본 발명의 해결하고자 하는 과제는 쇼팅바들과 신호 라인들 간의 전기적 연결이 정상인지를 판별할 수 있는 셀프 테스트 기능을 포함하는 테스트 시스템 및 테스트 컨트롤러를 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 측면에 따른 테스트 시스템은 쇼팅바들 및 상기 쇼팅바들에 연결되는 테스트 패드들을 갖는 피시험 표시 패널을 테스트하기 위한 것이다. 상기 테스트 시스템은 제1 버스에 제어 명령을 출력하는 패턴 발생기, 상기 제1 버스를 통해 상기 패턴 발생기에 접속되고, 출력 단자들을 갖는 테스트 컨트롤러, 및 상기 출력 단자들을 상기 테스트 패드들에 전기적으로 연결하는 프로브 유닛을 포함한다. 상기 테스트 컨트롤러는 상기 제어 명령에 따라 상기 출력 단자들 중 하나의 출력 단자에 펄스 신호를 출력하고 상기 출력 단자들 중 적어도 하나의 다른 출력 단자의 전압을 감지한다.
상기 테스트 컨트롤러는 상기 제어 명령에 따라 전기 테스트 모드로 동작하는 경우, 상기 펄스 신호가 인가된 상기 출력 단자와 상기 전압이 감지된 상기 출력 단자 간의 전기적 연결 상태를 판단할 수 있다.
상기 테스트 컨트롤러는, 상기 출력 단자들에 각각 대응하는 채널들, 셀프 테스트 프로그램을 저장하는 메모리, 및 상기 제어 명령에 따라 상기 메모리로부터 상기 셀프 테스트 프로그램을 로딩하고, 상기 셀프 테스트 프로그램에 따라 상기 채널들을 제어하는 마이크로컴퓨터 유닛(MCU)을 포함할 수 있다.
상기 채널들 각각은, 상기 펄스 신호를 출력하는 펄스 신호 생성부, 상기 전압을 감지하는 전압 감지부, 상기 펄스 신호 생성부와 상기 전압 감지부 중 하나를 상기 출력 단자에 연결하는 제1 멀티플렉서(MUX), 및 상기 마이크로컴퓨터 유닛(MCU)의 제어에 따라 상기 펄스 신호 생성부, 상기 전압 감지부 및 상기 제1 멀티플렉서(MUX)를 제어하는 제어 로직을 포함할 수 있다.
상기 펄스 신호 생성부는 디지털-아날로그 변환 회로를 포함할 수 있다. 상기 전압 감지부는 아날로그-디지털 변환 회로를 포함할 수 있다.
상기 피시험 표시 패널은 상기 쇼팅바들에 연결되는 데이터 라인들을 가질 수 있다. 상기 패턴 발생기는 제2 버스를 통해 상기 테스트 컨트롤러에 테스트 데이터 패턴을 출력할 수 있다. 상기 테스트 컨트롤러는 상기 제어 명령에 따라 제1 테스트 모드로 동작하는 경우, 상기 테스트 데이터 패턴을 기초로 상기 출력 단자들 각각에 테스트 데이터 신호를 출력할 수 있다.
상기 피시험 표시 패널은 상기 데이터 라인들과 교차하도록 연장되는 게이트 라인들, 상기 게이트 라인들을 구동하기 위한 게이트 구동 회로, 및 상기 게이트 구동 회로를 제어하기 위한 테스트 제어 신호가 입력되는 게이트 테스트 패드들을 가질 수 있다. 상기 패턴 발생기는 제3 버스를 통해 상기 테스트 컨트롤러에 상기 게이트 구동 회로를 제어하기 위한 테스트 제어 패턴을 출력할 수 있다. 상기 테스트 컨트롤러는 상기 출력 단자들이 상기 게이트 테스트 패드들에 전기적으로 연결되고 상기 제어 명령에 따라 제2 테스트 모드로 동작하는 경우, 상기 테스트 제어 패턴을 기초로 상기 출력 단자들 각각에 상기 테스트 제어 신호를 출력할 수 있다.
상기 테스트 컨트롤러는, 상기 출력 단자들에 각각 대응하는 채널들, 및 상기 제어 명령에 따라 상기 채널들을 제어하는 마이크로컴퓨터 유닛(MCU)을 포함할 수 있다. 상기 채널들 각각은, 상기 펄스 신호를 출력하거나 상기 전압을 감지하는 셀프 테스트 회로, 및 상기 마이크로컴퓨터 유닛의 제어에 따라 상기 셀프 테스트 회로, 상기 제2 버스 중 하나의 신호선, 및 상기 제3 버스 중 하나의 신호선 중 하나를 상기 출력 단자에 연결하는 제2 멀티플렉서(MUX)를 포함할 수 있다.
상기 테스트 시스템은 상기 테스트 컨트롤러의 동작 모드를 표시하는 표시부를 더 포함할 수 있다.
상기 피시험 표시 패널은 상기 쇼팅바들에 연결되는 게이트 라인들을 가질 수 있다. 상기 패턴 발생기는 제2 버스를 통해 상기 테스트 컨트롤러에 테스트 게이트 패턴을 출력할 수 있다. 상기 테스트 컨트롤러는 상기 제어 명령에 따라 테스트 모드로 동작하는 경우, 상기 테스트 게이트 패턴을 기초로 상기 출력 단자들 각각에 테스트 게이트 신호를 출력할 수 있다.
본 발명의 일 측면에 따른 테스트 컨트롤러는 쇼팅바들 및 상기 쇼팅바들에 연결되는 테스트 패드들을 갖는 피시험 표시 패널과 패턴 발생기 사이에 연결된다. 상기 테스트 컨트롤러는 상기 패턴 발생기로부터 출력되는 테스트 데이터 패턴이 입력되는 제1 입력 단자들, 상기 패턴 발생기로부터 출력되는 제어 명령이 입력되는 제2 입력 단자, 상기 테스트 패드들에 전기적으로 연결되는 출력 단자들, 상기 출력 단자들에 각각 연결되고, 각각 연결된 출력 단자에 펄스 신호를 출력하거나 상기 출력 단자의 전압을 감지하는 셀프 테스트 회로, 및 상기 제1 입력 단자들 중 하나의 단자와 상기 셀프 테스트 회로 중 하나를 상기 출력 단자에 연결하는 제1 멀티플렉서(MUX)을 포함하는 채널들, 및 상기 제어 명령에 따라 동작 모드를 결정하고 상기 제1 멀티플랙서(MUX)를 제어하는 마이크로컴퓨터 유닛(MCU)을 포함할 수 있다.
상기 테스트 컨트롤러는 셀프 테스트 프로그램을 저장하는 메모리를 더 포함할 수 있다. 상기 마이크로컴퓨터 유닛(MCU)은 상기 제어 명령에 따라 상기 메모리에 저장된 셀프 테스트 프로그램을 로딩하고, 상기 셀프 테스트 프로그램에 따라 상기 채널들을 제어할 수 있다.
상기 셀프 테스트 회로는, 상기 펄스 신호를 출력하는 펄스 신호 생성부, 상기 전압을 감지하는 전압 감지부, 상기 펄스 신호 생성부와 상기 전압 감지부 중 하나를 상기 제1 멀티플랙서(MUX)에 연결하는 제2 멀티플렉서(MUX), 및 상기 마이크로컴퓨터 유닛의 제어에 따라 상기 펄스 신호 생성부, 상기 전압 감지부 및 상기 제2 멀티플렉서를 제어하는 제어 로직을 포함할 수 있다.
상기 전압 감지부는 상기 전압을 감지하기 위한 아날로그-디지털 변환 회로를 포함하고, 상기 전압의 디지털 값을 상기 제어 로직에 제공할 수 있다.
상기 펄스 신호 생성부는 상기 제어 로직의 제어에 따라 상기 펄스 신호를 출력하는 디지털-아날로그 변환 회로를 포함할 수 있다.
상기 마이크로컴퓨터 유닛(MCU)은 상기 제어 명령에 따라 전기 테스트 모드로 동작하는 경우, 상기 채널들 중 하나의 채널을 이용하여 상기 출력 단자들 중 하나의 출력 단자에 상기 펄스 신호를 출력하고, 상기 채널들 중 적어도 하나의 다른 채널을 이용하여 상기 출력 단자들 중 적어도 하나의 다른 출력 단자의 상기 전압을 감지할 수 있다.
상기 마이크로컴퓨터 유닛(MCU)은 상기 전기 테스트 모드로 동작하는 경우, 상기 펄스 신호가 인가된 상기 출력 단자와 상기 전압이 감지된 상기 출력 단자 간의 전기적 연결 상태를 판별할 수 있다.
상기 피시험 표시 패널은 상기 데이터 라인들과 교차하도록 연장되는 게이트 라인들, 상기 게이트 라인들을 구동하기 위한 게이트 구동 회로, 및 상기 게이트 구동 회로를 제어하기 위한 테스트 제어 신호가 입력되는 게이트 테스트 패드들을 가질 수 있다. 상기 테스트 컨트롤러는 상기 패턴 발생기로부터 출력되는 테스트 제어 패턴이 입력되는 제3 입력 단자들을 더 포함할 수 있다. 상기 제1 멀티플렉서(MUX)는 상기 마이크로컴퓨터 유닛(MCU)의 제어에 따라 상기 제1 입력 단자들 중 하나의 단자, 상기 제3 입력 단자들 중 하나의 단자, 및 상기 셀프 테스트 회로 중 하나를 상기 출력 단자에 연결할 수 있다.
본 발명의 다양한 실시예들에 따르면, 표시 패널의 화소들이 정상적으로 영상을 표시할 수 있는지를 판별하기 위한 화소 테스트를 수행할 수 있으면서도 쇼팅바들과 신호 라인들 간의 전기적 연결이 정상인지를 판별할 수 있는 셀프 테스트를 수행할 수 있다. 따라서, 화소 테스트에서 불량으로 검출된 불량 패널 중에서, 쇼팅바들과 신호 라인들 간의 전기적 연결이 불량이어서, 최종 표시 장치에서는 문제없이 동작할 수 있는 표시 패널을 골라낼 수 있다. 이러한 가성 불량을 줄일 수 있으며, 불량율을 낮출 수 있다.
도 1은 본 발명의 일 실시예에 따른 테스트 시스템에 의해 테스트될 피시험 표시 패널의 개략적인 블록도이다.
도 2은 도 1에 도시된 피시험 표시 패널의 제1 테스트 패드 블록을 더욱 자세히 도시한 도면이다.
도 3은 도 1에 도시된 피시험 표시 패널의 일 예에 따른 제2 테스트 패드 블록을 더욱 자세히 도시한 도면이다.
도 4은 도 1에 도시된 피시험 표시 패널의 다른 예에 따른 제2 테스트 패드 블록을 더욱 자세히 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 테스트 시스템의 개략적인 블록도이다.
도 6은 본 발명의 일 실시예에 따른 테스트 컨트롤러의 개략적인 블록도이다.
도 7은 본 발명의 일 실시예에 따른 테스트 컨트롤러의 동작을 설명하기 위한 도면이다.
본 발명은 다양하게 변형되고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 도시하고 상세한 설명을 통해 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들이 상세히 설명된다. 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용된다. 명세서 전체에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시예에 따른 테스트 시스템에 의해 테스트될 피시험 표시 패널의 개략적인 블록도이다.
도 1을 참조하면, 피시험 표시 패널(10)은 표시 패널(11), 제1 테스트 패드 블록(12) 및 제2 테스트 패드 블록(13)을 포함한다.
표시 패널(11)은 영상을 표시하기 위한 화소들(PX), 및 상기 화소들에 연결되는 신호 라인들을 포함한다. 신호 라인들은 행 방향으로 연장되는 게이트 라인들(GL) 및 열 방향으로 연장되는 데이터 라인들(DL)을 포함할 수 있다. 화소들(PX)은 게이트 라인들(GL)과 데이터 라인들(DL)이 교차하는 지점에 배치되고, 대응하는 게이트 라인과 대응하는 데이터 라인에 연결될 수 있다. 표시 패널(11)은 스크라이브 라인(SL)에 의해 한정될 수 있다. 스크라이브 라인(SL)은 표시 패널(11)을 포함한 표시 장치를 제조할 때 컷팅 공정이 수행될 가상의 라인이다. 도 1에 도시된 바와 같이, 제1 테스트 패드 블록(12) 및 제2 테스트 패드 블록(13)은 스크라이브 라인(SL)의 바깥 쪽에 위치할 수 있으며, 표시 패널(11)을 포함한 표시 장치에는 포함되지 않을 수 있다.
화소들(PX)은 적어도 하나의 박막 트랜지스터, 및 박막 트랜지스터에 의해 구동되는 표시 소자를 포함할 수 있다. 일 예에 따르면, 표시 소자는 박막 트랜지스터에 의해 전달되는 전압에 의해 액정의 배향이 달라지는 액정 소자를 포함할 수 있다. 다른 예에 따르면, 표시 소자는 박막 트랜지스터로부터 공급되는 전류에 의해 발광하는 유기 발광 다이오드일 수 있다. 화소들(PX)은 이러한 예로 한정되지 않는다.
제1 테스트 패드 블록(12)은 테스트 장치의 프로브 유닛이 연결되는 영역으로서 제1 테스트 패드들을 포함한다. 프로브 유닛의 니들(needle)들은 제1 테스트 패드들에 전기적으로 접촉하게 된다. 제1 테스트 패드들은 데이터 라인들(DL)이 연결되는 데이터 쇼팅바들에 연결될 수 있다. 화소 테스트 모드에서, 제1 테스트 패드들을 통해 데이터 쇼팅바들에 테스트 데이터 신호가 인가될 수 있다. 또한, 전기 테스트 모드에서, 제1 테스트 패드들 중 어느 하나의 제1 테스트 패드를 통해 데이터 쇼팅바들 중 어느 하나의 데이터 쇼팅바에 전압 펄스 신호가 인가되고, 나머지 데이터 쇼팅바들의 전압은 나머지 제1 테스트 패드들을 통해 테스트 장치에 의해 감지될 수 있다.
제1 테스트 패드의 개수는 데이터 쇼팅바의 개수와 같거나 이보다 많을 수 있다. 예컨대, 제1 테스트 패드의 개수는 데이터 쇼팅바의 개수의 정수배일 수 있다. 이 경우, 데이터 쇼팅바들 중 어느 하나의 데이터 쇼팅바에 복수의 제1 테스트 패드들이 연결될 수 있다. 이때, 동일한 데이터 쇼팅바에 공통적으로 연결되는 제1 테스트 패드들로부터 동일한 테스트 데이터 신호가 출력될 수 있다. 또한, 데이터 쇼팅바들 각각에 공통적으로 연결되는 제1 테스트 패드들의 개수는 모두 동일할 수 있다. 도 1에서 제1 테스트 패드 블록(12)이 4개인 것으로 도시되어 있으나, 이는 오직 예시적이며, 제1 테스트 패드 블록(12)의 개수는 본 발명을 한정하지 않는다.
제2 테스트 패드 블록(13)은 테스트 장치의 프로브 유닛이 연결되는 영역으로서 제2 테스트 패드들을 포함한다. 프로브 유닛의 니들(needle)들은 제2 테스트 패드들에 전기적으로 접촉하게 된다. 일 예에 따르면, 제2 테스트 패드들은 게이트 라인들(GL)을 구동하기 위한 게이트 구동 회로의 입력단들에 연결될 수 있다. 다른 예에 따르면, 제2 테스트 패드들은 게이트 라인들(GL)이 연결되는 게이트 쇼팅바들에 연결될 수 있다.
일 예에 따르면, 화소 테스트 모드에서, 제2 테스트 패드들을 통해 게이트 구동 회로의 입력단들에 게이트 구동 회로를 제어하기 위한 테스트 제어 신호가 인가될 수 있다. 다른 예에 따르면, 화소 테스트 모드에서, 제2 테스트 패드들을 통해 게이트 쇼팅바들에 테스트 게이트 신호가 인가될 수 있다. 또한, 전기 테스트 모드에서, 제2 테스트 패드들 중 어느 하나의 제2 테스트 패드를 통해 게이트 쇼팅바들 중 어느 하나의 게이트 쇼팅바에 전압 펄스 신호가 인가되고, 나머지 게이트 쇼팅바들의 전압은 나머지 제2 테스트 패드들을 통해 테스트 장치에 의해 감지될 수 있다.
제2 테스트 패드의 개수는 제1 테스트 패드의 개수와 동일할 수 있다. 이 경우, 동일한 테스트 장치가 동작 모드를 변경하여 제1 테스트 패드 블록(12)과 제2 테스트 패드 블록(13) 중 어느 하나에 선택적으로 연결될 수 있다. 즉, 동일한 테스트 장치가 프로브 유닛을 통해 제1 테스트 패드 블록(12)과 제2 테스트 패드 블록(13) 중 어느 하나에 연결될 수 있으며, 제1 테스트 패드 블록(12)에 연결되는 경우 제1 테스트 모드로 동작하고 제2 테스트 패드 블록(13)에 연결되는 경우 제2 테스트 모드로 동작할 수 있다.
다른 예에 따르면, 제2 테스트 패드의 개수는 게이트 쇼팅바의 개수와 같거나 이보다 많을 수 있다. 예컨대, 제2 테스트 패드의 개수는 게이트 쇼팅바의 개수의 정수배일 수 있다. 이 경우, 게이트 쇼팅바들 중 어느 하나의 게이트 쇼팅바에 복수의 제2 테스트 패드들이 연결될 수 있다. 이때, 동일한 게이트 쇼팅바에 공통적으로 연결되는 제2 테스트 패드들로부터 동일한 테스트 게이트 신호가 출력될 수 있다. 또한, 게이트 쇼팅바들 각각에 공통적으로 연결되는 제2 테스트 패드들의 개수는 모두 동일할 수 있다. 도 1에서 제2 테스트 패드 블록(13)이 좌우에 배치되고, 총 6개인 것으로 도시되어 있으나, 이는 오직 예시적이며, 제2 테스트 패드 블록(13)은 좌측 또는 우측에만 배치될 수도 있고, 제2 테스트 패드 블록(13)의 개수는 본 발명을 한정하지 않는다.
도 1에는 피시험 표시 패널(10)이 제1 테스트 패드 블록(12)과 제2 테스트 패드 블록(13)을 포함하는 것으로 도시되지만, 이는 예시적이며, 피시험 표시 패널(10)은 제1 테스트 패드 블록(12)와 제2 테스트 패드 블록(13) 중 어느 하나만을 포함할 수도 있다.
도 2은 도 1에 도시된 피시험 표시 패널의 제1 테스트 패드 블록을 더욱 자세히 도시한 도면이다.
도 2를 참조하면, 제1 테스트 패드들(12a-12l)을 포함하는 하나의 제1 테스트 패드 블록(12)이 도시된다. 도 1에 도시된 바와 같이, 피시험 표시 패널(10)에는 도 2에 도시된 제1 테스트 패드 블록(12)이 복수로 존재할 수 있다. 또한, 도 2에는 오직 예시적으로 12개의 제1 테스트 패드(12a-12l)만이 도시되었지만, 이는 예시적이며, 제1 테스트 패드 블록(12)에는 더 많거나 더 적은 개수의 제1 테스트 패드들(12a-12l)이 포함될 수 있다. 또한, 제1 테스트 패드들(12a-12l)은 모두 데이터 쇼팅바들(14a-14f)에 연결되는 것으로 도시되어 있지만, 제1 테스트 패드 블록(12)에는 데이터 쇼팅바들(14a-14f)에 연결되지 않고 다른 도전체에 연결되는 제1 테스트 패드가 포함될 수도 있다.
도 2에 도시된 바와 같이 데이터 쇼팅바들(14a-14f)이 제1 테스트 패드 블록(12)과 데이터 라인들(DL) 사이에 위치할 수 있다. 데이터 쇼팅바들(14a-14f)은 데이터 라인들(DL)이 연장되는 방향(예컨대, 열 방향)과 교차하는 방향(예컨대, 행 방향)으로 연장된다. 도 2에서는 오로지 예시적으로 6개의 데이터 쇼팅바들(14a-14f)이 도시되지만, 이는 예시적이며, 데이터 쇼팅바들(14a-14f)의 개수는 본 발명을 한정하지 않는다. 그러나, 본 발명의 용이한 이해를 위하여, 아래의 설명에서는 도 2에 도시된 바와 같이 6개의 데이터 쇼팅바들(14a-14f)이 존재하는 것으로 가정하여 설명한다.
데이터 쇼팅바들(14a-14f)에는 데이터 라인들(DL)이 미리 정해진 규칙에 따라 연결될 수 있다. 예컨대, 데이터 라인들(DL)은 홀수 번째 적색 화소들(PXr)이 연결되는 제1 데이터 라인들(DLa), 홀수 번째 녹색 화소들(PXg)이 연결되는 제2 데이터 라인들(DLb), 홀수 번째 청색 화소들(PXb)이 연결되는 제3 데이터 라인들(DLc), 짝수 번째 적색 화소들(PXr)이 연결되는 제4 데이터 라인들(DLd), 짝수 번째 녹색 화소들(PXg)이 연결되는 제5 데이터 라인들(DLe), 및 짝수 번째 청색 화소들(PXb)이 연결되는 제6 데이터 라인들(DLf)을 포함할 수 있다. 이러한 방식으로 데이터 라인들(DL)은 복수의 그룹으로 구분될 수 있다. 그러나, 이러한 방식의 예는 본 발명을 한정하지 않는다. 예를 들면, 3개의 데이터 쇼팅바들이 존재하는 경우, 데이터 라인들(DL)은 3개의 그룹으로 구분될 수 있다. 이 경우, 제1 그룹은 적색 화소들(PXr)이 연결되는 제1 및 제4 데이터 라인들(DLa, DLd)을 포함하고, 제2 그룹은 녹색 화소들(PXg)이 연결되는 제2 및 제5 데이터 라인들(DLb, DLe)을 포함하고, 제3 그룹은 청색 화소들(PXb)이 연결되는 제3 및 제6 데이터 라인들(DLc, DLf)을 포함할 수 있다.
데이터 쇼팅바들(14a-14f)의 개수는 데이터 라인들(DL)의 그룹의 수와 동일할 수 있다. 또한, 동일한 그룹에 속한 데이터 라인들(DL)은 데이터 쇼팅바들 중 대응하는 하나의 데이터 쇼팅바에 모두 연결될 수 있다. 도 2에 도시된 바와 같이, 제1 데이터 라인들(DLa)은 모두 제1 데이터 쇼팅바(14a)에 공통적으로 연결되고, 제2 데이터 라인들(DLb)은 모두 제4 데이터 쇼팅바(14d)에 공통적으로 연결되고, 제3 데이터 라인들(DLc)은 모두 제2 데이터 쇼팅바(14b)에 공통적으로 연결되고, 제4 데이터 라인들(DLd)은 모두 제5 데이터 쇼팅바(14e)에 공통적으로 연결되고, 제5 데이터 라인들(DLe)은 모두 제3 데이터 쇼팅바(14c)에 공통적으로 연결되고, 제6 데이터 라인들(DLf)은 모두 제6 데이터 쇼팅바(14f)에 공통적으로 연결될 수 있다.
따라서, 제1 데이터 쇼팅바(14a)에만 발광 레벨의 전압이 인가되고, 제2 내지 제6 데이터 쇼팅바(14b-14f)에는 비발광 레벨이 전압이 인가될 경우, 제1 데이터 라인들(DLa)에 연결되는 홀수 번째 적색 화소들(PXr)만이 발광하게 된다.
제1 테스트 패드들(12a-12l)은 데이터 쇼팅바들(14a-14f)에 연결된다. 예컨대, 제1 데이터 쇼팅바(14a)에 복수의 제1 테스트 패드들(12a, 12g)이 연결되고, 제2 데이터 쇼팅바(14b)에 복수의 제1 테스트 패드들(12b, 12h)이 연결되고, 제3 데이터 쇼팅바(14c)에 복수의 제1 테스트 패드들(12c, 12i)이 연결되고, 제4 데이터 쇼팅바(14d)에 복수의 제1 테스트 패드들(12d, 12j)이 연결되고, 제5 데이터 쇼팅바(14e)에 복수의 제1 테스트 패드들(12e, 12k)이 연결되고, 제6 데이터 쇼팅바(14f)에 복수의 제1 테스트 패드들(12f, 12l)이 연결될 수 있다. 동일한 데이터 쇼팅바(14a-14f)에 연결된 복수의 테스트 패드들(12a-12l)에는 동일한 데이터 신호가 인가된다.
데이터 쇼팅바들(14a-14f)의 배선 저항이 무시할 수 있을 정도로 낮다면, 하나의 데이터 쇼팅바(14a)에 하나의 제1 테스트 패드(12a)가 연결될 수도 있다. 그러나, 표시 패널(11)의 면적이 커지면서 배선의 길이가 길어지고, 표시 패널(11)의 해상도가 높아지면서 배선의 폭이 감소하고 있기 때문에, 배선 저항은 무시할 수 없으며, 위치에 따라 신호 지연 시간이 달라지고, 전압 강하로 인하여 위치에 따라 상이한 데이터 신호가 화소들(PX)에 인가될 수 있다. 이러한 현상을 감소시키기 위해, 데이터 쇼팅바(14a)에 동시에 병렬적으로 복수의 제2 테스트 패드(12a, 12g)를 이용하여 복수의 테스트 데이터 신호가 인가될 수 있다.
도 3은 도 1에 도시된 피시험 표시 패널의 일 예에 따른 제2 테스트 패드 블록을 더욱 자세히 도시한 도면이다.
도 3을 참조하면, 제2 테스트 패드들(13p)을 포함하는 하나의 제2 테스트 패드 블록(13)이 도시된다. 도 1에 도시된 바와 같이, 피시험 표시 패널(10)에는 도 3에 도시된 제2 테스트 패드 블록(13)이 복수로 존재할 수 있다. 제2 테스트 패드들(13p)은 표시 패널(11) 내의 게이트 구동 회로(15)에 연결될 수 있다. 게이트 구동 회로(15)는 게이트 라인들(GL)을 순차적으로 구동할 수 있다. 즉, 게이트 구동 회로(15)는 게이트 라인들(GL)에 순차적으로 게이트 온 레벨의 펄스 신호를 인가할 수 있다. 도 3에는 제2 테스트 패드들(13p)은 모두 게이트 구동 회로(15)에 연결되는 것으로 도시되어 있지만, 제2 테스트 패드 블록(13)에는 게이트 구동 회로(15)에 연결되지 않고 다른 도전체에 연결되는 제2 테스트 패드가 포함될 수 있다.
게이트 구동 회로(15)가 동작하기 위해서는 제어 신호가 인가되어야 한다. 제어 신호에는 게이트 구동 회로(14)를 구동하기 위한 구동 전압, 및 클럭 신호들이 포함될 수 있다. 일반적으로 완성된 표시 장치에서는 이러한 제어 신호를 타이밍 컨트롤러가 공급할 수 있다. 그러나, 피시험 표시 패널에는 타이밍 컨트롤러가 존재하지 않기 때문에, 타이밍 컨트롤러를 대신하여 외부에서 제어 신호를 제공해야 한다. 제2 테스트 패드들(13p)은 외부로부터 제어 신호를 수신하기 위해 제공된다.
도 4은 도 1에 도시된 피시험 표시 패널의 다른 예에 따른 제2 테스트 패드 블록을 더욱 자세히 도시한 도면이다.
도 4를 참조하면, 제2 테스트 패드들(13a-13b)을 포함하는 하나의 제2 테스트 패드 블록(13')이 도시된다. 도 1에 도시된 바와 같이, 피시험 표시 패널(10)에는 도 4에 도시된 제2 테스트 패드 블록(13')이 복수로 존재할 수 있다. 또한, 도 4에는 오직 예시적으로 6개의 제2 테스트 패드(13a-13ㅠ)만이 도시되었지만, 이는 예시적이며, 제2 테스트 패드 블록(13')에는 더 많거나 더 적은 개수의 제2 테스트 패드들(13a-13b)이 포함될 수 있다. 또한, 제2 테스트 패드들(13a-13b)은 모두 게이트 쇼팅바들(16a, 16b)에 연결되는 것으로 도시되어 있지만, 제2 테스트 패드 블록(13)에는 게이트 쇼팅바들(16a, 16b)에 연결되지 않고 다른 도전체에 연결되는 제1 테스트 패드가 포함될 수도 있다.
도 4에 도시된 바와 같이 게이트 쇼팅바들(16a, 16b)은 제2 테스트 패드 블록(13')과 게이트 라인들(GL) 사이에 위치할 수 있다. 게이트 쇼팅바들(16a, 16b)은 게이트 라인들(GL)이 연장되는 방향(예컨대, 행 방향)과 교차하는 방향(예컨대, 열 방향)으로 연장된다. 도 4에서는 오로지 예시적으로 2개의 게이트 쇼팅바들(16a, 16b)이 도시되지만, 이는 예시적이며, 게이트 쇼팅바들(16a, 16b)의 개수는 본 발명을 한정하지 않는다. 그러나, 본 발명의 용이한 이해를 위하여, 아래의 설명에서는 도 4에 도시된 바와 같이 2개의 게이트 쇼팅바들(16a, 16b)이 존재하는 것으로 가정하여 설명한다.
게이트 쇼팅바들(16a, 16b)에는 게이트 라인들(GL)이 미리 정해진 규칙에 따라 연결될 수 있다. 예컨대, 게이트 라인들(GL)은 홀수 번째 제1 게이트 라인들(GLa)과 짝수 번째 제2 게이트 라인들(GLb)을 포함할 수 있다. 즉, 게이트 라인들(GL)은 복수의 그룹으로 구분될 수 있다.
게이트 쇼팅바들(16a, 16b)의 개수는 게이트 라인들(DL)의 그룹의 수와 동일할 수 있다. 동일한 그룹에 속한 게이트 라인들(GLa, GLb)은 게이트 쇼팅바들(16a, 16b) 중 대응하는 하나의 게이트 쇼팅바에 모두 연결될 수 있다. 도 4에 도시된 바와 같이, 제1 게이트 라인들(GLa)은 모두 제1 게이트 쇼팅바(16a)에 공통적으로 연결되고, 제2 게이트 라인들(GLb)은 모두 제2 게이트 쇼팅바(16b)에 공통적으로 연결될 수 있다. 따라서, 제1 게이트 쇼팅바(16a)와 제2 게이트 쇼팅바(16b)에 게이트 온 레벨의 전압이 교대로 인가될 경우, 표시 패널(11) 내의 모든 화소들(PX)이 선택될 수 있으며, 오직 2 주사 시간 동안 표시 패널(11) 내의 모든 화소들(PX)에 데이터 신호를 인가할 수 있다.
제2 테스트 패드들(13a, 13b)은 게이트 쇼팅바들(16a, 16b)에 연결된다. 예컨대, 제1 게이트 쇼팅바(16a)에 복수의 제2 테스트 패드들(13a)이 연결되고, 제2 게이트 쇼팅바(16b)에 복수의 제2 테스트 패드들(13b)이 연결될 수 있다. 제1 게이트 쇼팅바(16a)에 연결된 제2 테스트 패드들(13a)에는 동일한 게이트 신호가 인가되고, 제2 게이트 쇼팅바(16b)에 연결된 제2 테스트 패드들(13b)에는 동일한 게이트 신호가 인가될 수 있다.
배선 저항이 무시할 수 있을 정도로 낮다면, 하나의 게이트 쇼팅바(16a)에 하나의 제2 테스트 패드(13a)가 연결될 수도 있다. 그러나, 배선의 폭은 감소하는 반면에 길이는 길어지고 있기 때문에, 배선 저항은 무시할 수 없다. 따라서, 배선 저항에 의해 신호 지연 및 전압 강하를 줄이기 위해, 게이트 쇼팅바(16a)에 동시에 병렬적으로 복수의 제2 테스트 패드(13a)를 이용하여 게이트 신호를 인가할 수 있다.
도 5는 본 발명의 일 실시예에 따른 테스트 시스템의 개략적인 블록도이다.
도 5를 참조하면, 테스트 시스템(100)은 패턴 발생기(120), 테스트 컨트롤러(140)를 포함하는 테스트 장치(130), 및 프로브 유닛(160)을 포함한다. 테스트 시스템(100)은 복수의 테스트 컨트롤러(140)가 실장되는 테스트 장치(130)를 포함할 수 있다. 테스트 장치(130)는 테스트 컨트롤러들(140)이 실장되는 인쇄 회로 기판일 수 있다. 인쇄 회로 기판에는 테스트 컨트롤러들(140)과 패턴 발생기 간의 통신을 위한 버스들(101-103)이 형성될 수 있다. 또한, 테스트 장치(130)는 테스트 컨트롤러들(140)과 피시험 표시 패널(10) 간의 연결을 위해 커넥터(150)가 연결될 수 있는 구조를 가질 수 있다.
테스트 시스템(100)은 도 1에 도시된 피시험 표시 패널(10)에 대하여 테스트를 수행하기 위한 시스템이다. 이를 위해, 프로브 유닛(160)은 피시험 표시 패널(10)의 제1 테스트 패드 블록(12)과 제2 테스트 패드 블록(13)에 연결된다. 이때, 제1 테스트 패드(12a-12l) 및 제2 테스트 패드들(13a, 13b)은 프로브 유닛(160)의 니들들(161)에 직접 접촉한다.
테스트 시스템(100)에 의해 피시험 표시 패널(10)의 표시 패널(11) 내의 화소들(PX)이 정상적으로 동작하여 영상을 표시할 수 있는지가 테스트될 수 있다. 이러한 테스트는 화소 테스트로 지칭될 수 있다. 다른 표현으로, 셀 테스트 또는 영상 테스트로 지칭될 수도 있다.
테스트 시스템(100)에 의해 피시험 표시 패널(10) 내의 신호 라인들과 쇼팅바들이 정상적으로 연결되어 있는지가 테스트 될 수 있다. 여기서 신호 라인들은 데이터 라인이거나 게이트 라인일 수 있으며, 데이터 라인과 게이트 라인 모두를 의미할 수도 있다. 이러한 테스트는 전기 테스트로 지칭될 수 있다. 아래의 설명에서는 신호 라인들은 데이터 라인들인 것으로 가정하여 설명한다.
쇼팅바들은 피시험 표시 패널(10)의 외곽에 형성되기 때문에, 중앙에 위치하는 표시 패널(11)에 비해 불량률이 높을 수 있다. 예컨대, 쇼팅바들의 일부가 끊어지거나, 쇼팅바들과 데이터 라인들 간의 콘택에 문제가 발생하여 쇼팅바들이 서로 전기적으로 연결되는 문제가 발생할 가능성이 표시 패널(11)에 비해 높은 편이다. 그러나, 쇼팅바들은 스크라이브 라인(SL)의 외곽에 배치되기 때문에, 최종 제품에는 포함되지 않을 수 있다. 따라서, 쇼팅바들에만 문제가 있는 경우, 화소 테스트 과정에서는 불량으로 검사되지만, 컷팅 공정 후에 표시 장치로 만들어질 경우, 정상 제품일 수도 있다. 이와 같은 가성 불량을 줄이기 위해 화소 테스트 외에 전기 테스트가 별도로 수행되어야 한다. 전기 테스트를 수행하기 위해서는 새로운 테스트 환경이 요구되지만, 본 발명의 일 실시예에 따르면, 화소 테스트와 함께 전기 테스트가 셀프 테스트 방식으로 수행될 수 있다.
모니터 장치(110)는 테스트 시스템(100)의 전체 동작을 제어 및 관리할 수 있는 장치이다. 관리자는 모니터 장치(110)를 이용하여 테스트 시스템(100)의 테스트 전체를 관장할 수 있다. 관리자는 모니터 장치(110)를 이용하여 테스트 시작을 지시하고, 테스트의 결과를 수신할 수 있다. 관리자가 모니터 장치(110)를 이용하여 테스트 시작을 지시하면, 모니터 장치(110)는 패턴 발생기(120)를 동작시킬 수 있다.
패턴 발생기(120)는 테스트 컨트롤러(140)들에게 제어 명령을 출력할 수 있다. 패턴 발생기(120)는 제어 명령 외에, 테스트 데이터 패턴, 테스트 제어 패턴, 및 테스트 게이트 패턴 중 적어도 하나를 출력할 수 있다. 이를 위해, 패턴 발생기(120)와 테스트 컨트롤러(140) 사이에 제1 버스(101), 제2 버스(102), 및 제3 버스(103) 중 적어도 하나가 연결될 수 있다. 제1 내지 제3 버스(101-103) 각각은 복수의 신호선들을 포함할 수 있다. 예컨대, 제1 버스(101)는 8개의 신호선을 포함할 수 있다. 제2 버스(102)는 예컨대 18개의 신호선을 포함할 수 있다. 제3 버스(103)는 예컨대 4개의 신호선을 포함할 수 있다. 제3 버스(103)는 예컨대 SPI(Serial Peripheral Interface) 통신을 지원할 수 있다. 이 경우, 제3 버스(103)는 직렬 클럭 신호가 전달되는 신호선, 마스터 출력 및 슬레이브 입력을 위한 신호선, 슬레이브 출력 및 마스터 입력을 위한 신호선, 및 칩 인에이블을 위한 신호선을 포함할 수 있다.
패턴 발생기(120)는 제3 버스(103)를 이용하여 테스트 컨트롤러들(140)에게 제어 명령을 송신할 수 있다. 또한, 테스트 컨트롤러들(140)은 제3 버스를 이용하여 테스트 결과를 패턴 발생기(120)에게 송신할 수 있다. 제어 명령은 테스트 컨트롤러들(140) 각각의 동작 모드를 결정하기 위한 명령 및/또는 전기 테스트를 위한 셀프 테스트를 수행하라는 명령을 포함할 수 있다.
패턴 발생기(120)는 제1 버스(101)를 이용하여 테스트 컨트롤러들(140)에게 테스트 데이터 패턴을 송신할 수 있다. 피시험 표시 패널(10)의 화소 테스트 시에 데이터 라인들에 공급될 테스트 데이터 신호들은 테스트 데이터 패턴으로부터 생성된다. 전술한 바와 같이, 화소 테스트 시에 데이터 쇼팅바들(14a-14f)을 이용하며, 동일 그룹의 데이터 라인들(DLa-DLf)에는 동일한 테스트 데이터 신호들이 공급된다. 테스트 데이터 패턴은 데이터 쇼팅바들(14a-14f) 각각에 제공되는 테스트 데이터 신호들을 포함할 수 있다.
패턴 발생기(120)는 제2 버스(101)를 이용하여 테스트 컨트롤러들(140)에게 테스트 제어 패턴을 송신할 수 있다. 피시험 표시 패널(10) 내에 게이트 쇼팅바들이 존재하지 않는 경우, 피시험 표시 패널(10)의 게이트 라인들을 구동하기 위해서는 게이트 구동 회로(도 3의 15)를 이용할 수 있다. 게이트 구동 회로(15)를 제어하기 위해서는 클럭 펄스 등과 같은 제어 신호들이 필요하다. 패턴 발생기(120)는 게이트 구동 회로(15)를 동작시키기 위해 상기 제어 신호들로서 테스트 제어 패턴을 생성하여 테스트 컨트롤러들(140)에게 공급할 수 있다. 테스트 제어 패턴은 게이트 구동 회로(15)를 제어하기 위한 제어 신호들을 포함할 수 있다.
다른 예에 따르면, 패턴 발생기(120)는 제2 버스(120)를 이용하여 테스트 컨트롤러들(140)에게 테스트 게이트 패턴을 송신할 수 있다. 피시험 표시 패널(10)의 화소 테스트 시에 게이트 라인들에 공급될 테스트 게이트 신호들은 테스트 게이트 패턴으로부터 생성된다. 도 4를 참조하여 앞에서 설명한 바와 같이, 화소 테스트 시에 게이트 쇼팅바들(16a, 16b)을 이용하여 게이트 라인들(GLa, GLb)을 교대로 선택할 수 있다. 테스트 게이트 패턴은 제1 게이트 라인들(GLa)을 선택하기 위한 제1 게이트 온 신호와 제2 게이트 라인들(GLb)을 선택하기 위한 제2 게이트 온 신호를 포함할 수 있다.
테스트 컨트롤러(140)는 패턴 발생기(120)로부터 제3 버스(103)를 통해 전달되는 제어 명령에 따라 테스트 동작을 수행할 수 있다. 테스트 컨트롤러(140)의 동작 모드는 제1 버스(101)를 통해 전달되는 테스트 데이터 패턴으로부터 선택되는 테스트 데이터 신호를 출력하는 데이터 구동 모드, 제2 버스(102)를 통해 전달되는 테스트 제어 패턴 또는 테스트 게이트 패턴으로부터 선택되는 테스트 제어 신호 또는 테스트 게이트 신호를 출력하는 게이트 구동 모드, 및 데이터 쇼팅바들(14a-14f)과 데이터 라인들(DLa-DLf) 간의 전기적 연결 여부 또는 게이트 쇼팅바들(16a, 16b)과 게이트 라인들(GLa, GLb) 간의 전기적 연결 여부를 검사하는 전기 테스트 모드 중 적어도 하나를 포함할 수 있다. 데이터 구동 모드는 제1 테스트 모드로 지칭될 수 있고, 게이트 구동 모드는 제2 테스트 모드로 지칭될 수 있다. 각각의 테스트 모드에 대해서는 아래에서 더욱 자세히 설명한다. 또한, 아래의 설명에서 전기 테스트 모드에 대하여 설명할 때, 프로브 유닛(160)이 데이터 쇼팅바들(14a-14f)에 연결되는 제1 테스트 패드들(12a-12l)을 포함하는 제1 테스트 패드 블록(12)이 연결되는 것으로 가정하여 설명한다.
테스트 컨트롤러(140)는 제1 테스트 블록(12) 내의 제1 테스트 패드들(12a-12l)에 각각 대응하는 출력 단자들을 가질 수 있다. 출력 단자들은 커넥터(150)를 통해 프로브 유닛(160)에 연결된다. 프로브 유닛(160)은 제1 테스트 패드들(12a-12l)과 각각 접촉하기 위한 니들들(161)을 포함한다.
테스트 장치(130)는 표시부(170)를 더 포함할 수 있으며, 표시부(170)는 테스트 컨트롤러(140)에 연결되어 테스트 컨트롤러(140)의 동작 모드를 표시할 수 있다. 예컨대, 표시부(170)는 복수의 발광 소자들을 포함할 수 있다. 예컨대, 표시부(170)의 첫 번째 발광 소자는 테스트 컨트롤러(140)가 데이터 구동 모드, 즉, 제1 테스트 모드로 동작할 때 발광할 수 있다. 두 번째 발광 소자는 테스트 컨트롤러(140)가 게이트 구동 모드, 즉, 제2 테스트 모드로 동작할 때 발광할 수 있다. 세 번째 발광 소자는 테스트 컨트롤러(140)가 전기 테스트 모드로 동작할 때 발광할 수 있다.
테스트 컨트롤러(140)는 패턴 발생기(120)로부터의 제어 명령에 따라 전기 테스트 모드로 동작할 수 있으며, 이 경우, 출력 단자들 중 하나의 출력 단자에 펄스 신호를 출력하고 출력 단자들 중 적어도 하나의 다른 출력 단자의 전압을 감지할 수 있다. 전술한 바와 같이, 출력 단자들은 커넥터(150) 및 프로브 유닛(160)을 통해 제1 테스트 패드들(12a-12l)에 각각 연결된다. 또한, 제1 테스트 패드들(12a-12l)은 데이터 쇼팅바들(14a-14f)에 연결된다. 따라서, 전기 테스트 모드로 동작하는 경우, 데이터 쇼팅바들(14a-14f) 중 어느 하나의 데이터 쇼팅바(예컨대, 제1 데이터 쇼팅바(14a))에 펄스 신호를 인가하고, 나머지 데이터 쇼팅바들(예컨데, 제2 내지 제6 데이터 쇼팅바들(14b-14f))의 전압이 감지될 수 있다. 또한, 하나의 데이터 쇼팅바(예컨대, 제1 데이터 쇼팅바(14a)에 복수의 제1 테스트 패드들(예컨대, 12a, 12g)가 연결될 수 있으며, 펄스 신호가 인가된 데이터 쇼팅바(예컨대, 제1 데이터 쇼팅바(14a))의 전압도 감지될 수 있다. 펄스 신호는 전압 펄스 신호일 수 있다.
이러한 전기 테스트 모드를 통해, 테스트 컨트롤러(140)는 펄스 신호가 인가된 제1 출력 단자와 전압이 감지된 제2 출력 단자 간의 전기적 연결 상태를 판단할 수 있다. 예컨대, 제1 및 제2 출력 단자들이 동일한 데이터 쇼팅바에 연결되는 경우, 제2 출력 단자에서는 펄스 신호에 대응하는 전압을 감지할 것이며, 테스트 컨트롤러(140)는 감지된 전압을 기초로 제1 및 제2 출력 단자들이 전기적으로 연결되었음을 판단할 수 있다. 제1 및 제2 출력 단자들이 상이한 데이터 쇼팅바들에 각각 연결되는 경우, 제2 출력 단자에서는 펄스 신호에 대응하는 전압을 감지하지 못하거나, 기생 커패시턴스에 의해 유도되는 낮은 레벨의 전압만을 감지할 것이다. 테스트 컨트롤러(140)는 감지된 전압을 기초로 제1 및 제2 출력 단자들이 전기적으로 연결되지 않았다고 판단할 수 있다. 제1 및 제2 출력 단자들은 미리 설계된 바에 따라 동일한 데이터 쇼팅바에 연결되거나 서로 다른 데이터 쇼팅바들에 연결될 수 있으며, 테스트 컨트롤러(140)는 이러한 설계 정보를 기초로 데이터 쇼팅바들(14a-14f)이 단선이나 단락 없이 형성되었는지를 판단할 수 있다.
도 6은 본 발명의 일 실시예에 따른 테스트 컨트롤러의 개략적인 블록도이다.
도 6을 참조하면, 테스트 컨트롤러(200)는 마이크로컴퓨터 유닛(MCU)(210), 메모리(220), 및 복수의 채널들(230)을 포함한다. 테스트 컨트롤러(200)는 입력 단자들(201-203), 상태 표시 단자(204), 및 출력 단자들(205)을 가질 수 있다. 테스트 컨트롤러(200)는 도 5의 테스트 컨트롤러(140)에 대응된다.
입력 단자들(201-203)은 패턴 발생기(도 5의 120)로부터 제1 및 제3 버스(101-103)를 통해 전달되는 패턴 또는 명령을 수신하기 위한 단자들이다.
제1 입력 단자들(201)은 제1 버스(101)에 연결되어, 패턴 발생기(120)로부터 출력되는 테스트 데이터 패턴을 수신한다. 제1 입력 단자들(201)의 개수는 제1 버스(101)의 신호선의 개수와 동일하다. 제2 입력 단자들(202)은 제2 버스(102)에 연결되어, 패턴 발생기(120)로부터 출력되는 테스트 제어 패턴 또는 테스트 게이트 패턴을 수신한다. 제2 입력 단자들(202)의 개수는 제2 버스(102)의 신호선의 개수와 동일하다. 제3 입력 단자들(203)은 제3 버스(103)에 연결되어, 패턴 발생기(120)로부터 출력되는 제어 명령을 수신한다.
상태 표시 단자(204)는 테스트 컨트롤러(200)의 동작 모드를 외부에 표시하기 위한 단자로서, 도 5의 표시부(170)에 연결될 수 있다. 표시부(170)는 상태 표시 단자(204)를 통해 전송되는 신호를 기초로 테스트 컨트롤러(200)의 동작 모드를 외부에 표시할 수 있다.
출력 단자들(205)은 도 5의 프로브 유닛(160)을 통해 도 1의 제1 테스트 패드 블록(12) 내의 제1 테스트 패드들(12a-12l)에 전기적으로 연결될 수 있다. 출력 단자들(205)은 제2 테스트 패드 블록(13, 13') 내의 제2 테스트 패드들(13p, 13a, 13b)에 전기적으로 연결될 수 있다. 아래에서는 본 발명의 용이한 이해를 위하여, 출력 단자들(205)이 도 2의 제1 테스트 패드들(12a-12l)에 전기적으로 연결되는 것을 가정하여 설명한다.
채널들(230)은 출력 단자들(205)에 대응하여 출력 단자들(205)을 통해 신호를 출력하거나, 출력 단자들(205)의 전압을 감지할 수 있다. 예컨대, 테스트 컨트롤러(200)가 데이터 구동 모드로 동작하는 경우, 채널들(230)은 테스트 데이터 패턴을 기초로 생성되는 테스트 데이터 신호를 각각 출력할 수 있다. 테스트 컨트롤러(200)가 게이트 구동 모드로 동작하는 경우, 채널들(230)은 테스트 제어 패턴을 기초로 생성되는 제어 신호 또는 테스트 게이트 패턴을 기초로 생성되는 테스트 게이트 신호를 각각 출력할 수 있다. 테스트 컨트롤러(200)가 전기 테스트 모드로 동작하는 경우, 채널들(230) 중 한 채널은 펄스 신호를 출력하고, 나머지 채널들은 대응하는 출력 단자들(205)의 전압을 감지할 수 있다. 채널들(230)의 개수는 출력 단자들(205)의 개수와 동일하며, 예컨대, 22개일 수 있다. 그러나, 이는 본 발명을 한정하지 않으며, 채널들(230)의 개수는 설계에 따라 22개보다 작거나 22개보다 많을 수도 있다.
메모리(220)에는 전기 테스트를 수행하기 위한 셀프 테스트 프로그램이 저장될 수 있다. 셀프 테스트 프로그램은 테스트 컨트롤러(200)가 빌트-인 셀프 테스트(Built-In Self Test)를 수행하기 위한 것으로서, 외부에서 전달되는 셀프 테스트의 시작 명령에 응답하여 스스로 테스트를 수행하고, 그 결과를 외부에 출력하도록 프로그래밍될 수 있다. 메모리(220)에는 마이크로컴퓨터 유닛(210)의 아이디와 같은 식별 번호가 저장될 수 있으며, 이 식별 번호는 패턴 발생기(120)과 마이크로컴퓨터 유닛(210) 간의 통신에서 마이크로컴퓨터 유닛(210)의 식별을 위해 사용될 수 있다.
마이크로컴퓨터 유닛(210)은 패턴 발생기(120)로부터의 제어 명령에 따라 동작 모드를 결정하고 결정된 동작 모드에 따라 동작한다. 마이크로컴퓨터 유닛(210)은 데이터 구동 모드에서 출력 단자들(205)을 통해 테스트 데이터 신호가 출력되도록 채널들(230)을 제어한다. 마이크로컴퓨터 유닛(210)은 게이트 구동 모드에서 출력 단자들(205)을 통해 테스트 게이트 신호 또는 테스트 제어 신호가 출력되도록 채널들(230)을 제어한다. 마이크로컴퓨터 유닛(210)은 전기 테스트 모드에서 메모리(220)에 저장된 셀프 테스트 프로그램을 로딩하고, 셀프 테스트 프로그램에 따라 채널들(230)을 제어한다. 마이크로컴퓨터 유닛(210)은 채널들(230) 중 한 채널을 통해 펄스 신호를 출력하고 나머지 채널을 통해 출력 단자들(205)의 전압을 감지할 수 있다.
채널들(230)에 대하여 도 7을 참조로 더욱 자세히 설명한다.
도 7은 본 발명의 일 실시예에 따른 테스트 컨트롤러의 동작을 설명하기 위한 도면이다.
도 7을 참조하면, 테스트 컨트롤러(도 6의 200)의 채널들(230) 각각은 셀프 테스트 회로(250)를 포함한다. 셀프 테스트 회로(250)는 제어 로직(251), 펄스 신호 생성부(252), 전압 감지부(253) 및 제1 멀티플렉서(MUX)(254)를 포함한다. 또한, 채널들(230) 각각은 제2 멀티플렉서(MUX)(240)를 포함한다. 제2 멀티플렉서(240)는 마이크로컴퓨터 유닛(210)의 제어에 따라 제1 내지 제3 입력 중 하나를 출력에 연결한다. 제1 멀티플렉서(240)의 제1 입력은 셀프 테스트 회로(250)의 출력에 연결되고, 제2 입력은 제2 버스(102)에 연결되고, 제3 입력은 제1 버스(101)에 연결될 수 있다. 예시적으로, 채널들(230)은 도 2의 제1 테스트 패드들(12a-12l) 중 일부의 제1 테스트 패드들(12a-12d)에 연결되는 것으로 도시된다. 도 7에는 오직 4개의 채널들(230)만이 도시되었지만, 채널들(230)은 제1 테스트 패드들(12a-12l)에 각각 대응할 수 있도록 존재할 수 있다.
테스트 컨트롤러(200)는 도 5에 도시된 제1 내지 제3 버스들(101-103)에 연결된다. 제1 버스(101)는 복수의 신호선들을 포함하며, 제1 버스(101)의 신호선들은 미리 설계된 바에 따라 각 채널들(230)의 제2 멀티플렉서(240)의 제3 입력에 연결된다. 예컨대, 제1 버스(101)가 6개의 신호선들을 갖고, 채널들(230)의 개수가 12개라고 가정하면, 첫 번째 신호선은 제1 및 제7 채널들(230)의 제2 멀티플렉서(240)의 제3 입력에 연결될 수 있다. 이러한 방식으로, 제1 버스(101)의 두 번째 신호선은 제2 및 제8 채널들(230)의 제2 멀티플렉서(240)의 제3 입력에 연결되고, 제1 버스(101)의 세 번째 신호선은 제3 및 제9 채널들(230)의 제2 멀티플렉서(240)의 제3 입력에 연결되고, 제1 버스(101)의 네 번째 신호선은 제4 및 제10 채널들(230)의 제2 멀티플렉서(240)의 제3 입력에 연결되고, 제1 버스(101)의 다섯 번째 신호선은 제5 및 제11 채널들(230)의 제2 멀티플렉서(240)의 제3 입력에 연결되고, 제1 버스(101)의 여섯 번째 신호선은 제6 및 제12 채널들(230)의 제2 멀티플렉서(240)의 제3 입력에 연결될 수 있다.
제2 버스(102)는 복수의 신호선들을 포함하며, 제2 버스(102)의 신호선들은 미리 설계된 바에 따라 각 채널들(230)의 제2 멀티플렉서(240)의 제2 입력에 연결된다.
제3 버스(103)는 마이크로컴퓨터 유닛(210)에 연결되어, 마이크로컴퓨터 유닛(210)에 제어 명령을 전달한다. 마이크로컴퓨터 유닛(210)은 제어 명령에 따라 데이터 구동 모드에서는 제2 멀티플렉서(MUX)(240)의 제3 입력을 출력에 연결하고, 게이트 구동 모드에서는 제2 멀티플렉서(MUX)(240)의 제2 입력을 출력에 연결하고, 전기 테스트 모드에서는 제2 멀티플렉서(MUX)(240)의 제1 입력을 출력에 연결할 수 있다.
마이크로컴퓨터 유닛(210)과 채널들(230)의 셀프 테스트 회로(250)의 제어 로직(251)은 내부 버스(211)를 통해 서로 통신할 수 있다. 예컨대, 내부 버스(211)는 예컨대, I2C(Inter Integrated Circuit) 버스일 수 있다. 마이크로컴퓨터 유닛(210)은 전기 테스트 모드에서 메모리(220)에 저장된 셀프 테스트 프로그램에 따라 제어 로직(251)들을 제어할 수 있다.
제어 로직(251)은 마이크로컴퓨터 유닛(210)의 제어에 따라 제1 멀티플렉서(254)를 제어할 수 있다. 제1 멀티플렉서(254)의 제1 입력은 펄스 신호 생성부(252)에 연결되고, 제2 입력은 전압 감지부(253)에 연결될 수 있다. 제1 멀티플렉서(254)는 제어 로직(251)의 제어에 따라 펄스 신호 생성부(252)를 제2 멀티플렉서(240)의 제1 입력에 연결하거나 전압 감지부(253)를 제2 멀티플렉서(240)의 제1 입력에 연결할 수 있다.
펄스 신호 생성부(252)는 제어 로직(251)의 제어에 따라 펄스 신호를 출력할 수 있다. 펄스 신호 생성부(242)는 디지털-아날로그 변환 회로를 포함할 수 있다.
전압 감지부(253)은 대응하는 테스트 패드의 전압을 감지하기 위한 아날로그-디지털 변환 회로를 포함할 수 있다. 전압 감지부(253)는 감지된 전압에 대응하는 디지털 값을 제어 로직(251)에 전달할 수 있다. 제어 로직(251)은 상기 전압에 대응하는 디지털 값을 마이크로컴퓨터 유닛(210)에 제공하고, 마이크로컴퓨터 유닛(210)은 데이터 쇼팅바들(14a-14f)과 데이터 라인들(DL)이 정상적으로 형성되었는지를 판단할 수 있다.
마이크로컴퓨터 유닛(210)은 동작 모드에 대응하는 신호를 표시부(170)에 출력할 수 있으며, 표시부(170)는 마이크로컴퓨터 유닛(210)의 동작 모드를 외부에 표시할 수 있다.
아래에서는 피시험 표시 패널(10)을 테스트하는 방법을 설명한다.
우선, 화소 테스트에 대하여 설명한다.
도 1의 제1 및 제2 테스트 블록들(12, 13) 각각에 프로브 유닛(160)을 이용하여 테스트 컨트롤러(140, 200)를 연결할 수 있다. 제1 테스트 블록(12)에 연결되는 테스트 컨트롤러(140, 200)는 데이터 구동 모드로 동작시키고, 제2 테스트 블록(13)에 연결되는 테스트 컨트롤러(140, 200)는 게이트 구동 모드로 동작시킬 수 있다. 테스트 컨트롤러들(140, 200)은 제1 내지 제3 버스(101-103)를 통해 패턴 발생기에 접속된다. 제1 테스트 블록(12)에 연결되는 테스트 컨트롤러(140, 200)를 제1 테스트 컨트롤러라 지칭하고, 제2 테스트 블록(13)에 연결되는 테스트 컨트롤러(140, 200)를 제2 테스트 컨트롤러라고 지칭한다.
제1 테스트 컨트롤러는 제1 버스(101)를 통해 전달되는 테스트 데이터 패턴으로부터 생성되는 테스트 데이터 신호를 피시험 표시 패널(10)의 데이터 쇼팅바들에 인가한다. 그에 따라, 데이터 라인들(DL)에 연결된 화소들(PX)에는 테스트 데이터 신호들이 인가될 수 있다. 제2 테스트 컨트롤러는 제2 버스(102)를 통해 전달되는 테스트 게이트 패턴 또는 테스트 게이트 패턴으로부터 생성되는 테스트 제어 신호 또는 테스트 게이트 신호를 피시험 표시 패널(10)에 인가함으로써 게이트 라인들(GL)을 구동할 수 있다. 제1 및 제2 테스트 컨트롤러들은 동시에 동작함에 따라, 피시험 표시 패널(10) 내의 모든 화소들(PX)에는 테스트 시퀀스에 따른 테스트 데이터 신호들이 인가되며, 화소들(PX)은 테스트 데이터 신호들에 따라 동작할 수 있다. 화소들(PX)이 정상적으로 동작하는지 영상 카메라를 이용하여 검사될 수 있다.
전기 테스트에 대하여 설명한다. 전술한 바와 같이 전기 테스트는 쇼팅바들과 신호선들 간에 단락이나 단선 없이 정상적으로 전기적으로 연결되었는지를 시험하는 것이다. 아래에서는 데이터 쇼팅바들(14a-14f)과 데이터 라인들(DL) 간의 전기적 연결을 시험하는 방법을 설명한다. 그러나, 본 발명은 이에 한정되지 않으며, 제2 테스트 블록(13)에 연결되는 테스트 컨트롤러(140, 200)를 이용하여 게이트 쇼팅바들(16a, 16b)과 게이트 라인들(GL) 간의 전기적 연결도 동일한 방식으로 시험될 수 있다.
데이터 쇼팅바들(14a-14f)과 데이터 라인들(DL) 간의 전기적 연결을 시험하기 위해서는 테스트 컨트롤러들(140, 200)이 제1 테스트 블록들(12)에 연결되어야 한다.
테스트 컨트롤러(140)는 패턴 발생기(120)로부터 전달되는 제어 명령에 따라 전기 테스트 모드로 동작할 수 있다. 이러한 전기 테스트 모드는 빌트-인 셀프 테스트로 수행될 수 있다. 테스트 컨트롤러(140, 200)의 마이크로컴퓨터 유닛(210)은 메모리(220)에 저장된 셀프 테스트 프로그램에 따라 동작할 수 있다.
마이크로컴퓨터 유닛(210)은 채널들(230) 중 어느 한 채널을 선택하고 이 채널을 이용하여 데이터 쇼팅바들(14a-14f) 중 어느 하나의 데이터 쇼팅바에 펄스 신호를 출력할 수 있다. 이후, 마이크로컴퓨터 유닛(210)은 다른 채널을 선택하고, 이 채널을 이용하여 다른 데이터 쇼팅바에 펄스 신호를 출력할 수 있다. 이러한 방식으로, 모든 채널들(230)로부터 펄스 신호가 순차적으로 출력되도록 마이크로컴퓨터 유닛(210)은 채널들(230)을 제어할 수 있다.
마이크로컴퓨터 유닛(210)은 펄스 신호를 출력하지 않는 채널을 제외한 나머지 채널들을 통해 각 채널들이 연결된 데이터 쇼팅바의 전압을 감지할 수 있다. 마이크로컴퓨터 유닛(210)은 감지된 전압을 이용하여 펄스 신호를 출력한 채널이 연결되는 데이터 쇼팅바와 전압을 감지한 데이터 쇼팅바가 전기적으로 연결되어 있는지를 판별할 수 있다.
도 2에 도시된 예에서, 제1 테스트 패드(12a)를 통해 제1 데이터 쇼팅바(14a)에 펄스 신호가 출력된 경우, 제2 내지 제6 데이터 쇼팅바(14b-14f)에 연결되는 제2 내지 제6 테스트 패드(12b-12f) 및 제8 내지 제12 테스트 패드(12h-12l)에는 전압이 감지되지 않거나 미리 설정된 전압치보다 낮은 전압이 감지되어야 한다. 한편, 제1 데이터 쇼팅바(14a)에 연결되는 제7 테스트 패드(12g)에는 펄스 신호에 대응하는 전압이 감지되어야 한다.
만약 제2 내지 제6 테스트 패드(12b-12f) 및 제8 내지 제12 테스트 패드(12h-12l) 중 어느 하나에 연결되는 채널(230)로부터 감지된 전압이 미리 설정된 전압치보다 높을 경우, 마이크로컴퓨터 유닛(210)은 제1 데이터 쇼팅바(14a)와 다른 데이터 쇼팅바가 서로 단락되었음을 판단하고, 데이터 쇼팅바들(14a-14f)에 불량이 있음을 판단할 수 있다. 만약 제7 테스트 패드(12g)에 연결되는 제7 채널(230)로부터 감지된 전압이 미리 설정된 전압치보다 낮을 경우, 마이크로컴퓨터 유닛(210)은 제1 데이터 쇼팅바(14a)에 단선이 있음을 판단하고, 데이터 쇼팅바들(14a-14f)에 불량이 있음을 판단할 수 있다. 이와 같이 데이터 쇼팅바들(14a-14f)에 불량이 있는 피시험 표시 패널(10)은 화소 테스트에서 불량으로 판정되게 된다. 그러나, 데이터 쇼팅바들(14a-14f)은 스크라이브 라인(SL)의 외곽에 배치되므로 최종 표시 장치에는 포함되지 않는다. 따라서, 화소 테스트에서 불량으로 판정된 피시험 표시 패널(10) 중에서 전기 테스트에서 불량으로 판정될 경우 최종 표시 장치로 제조하였을 경우에는 문제가 없을 수 있다. 이러한 표시험 표시 패널(10)에 대해서는 스크라이브 라인(SL)을 따라 컷팅 공정을 수행한 후에 다시 화소 테스트가 수행될 수 있다. 따라서, 불량율이 감소될 수 있으며, 평균 제조 원가를 감소시킬 수 있다.
10: 피시험 표시 패널 11: 표시 패널
12: 제1 테스트 패드 블록 13: 제2 테스트 패드 블록
14: 데이터 쇼팅바 15: 게이트 구동 회로
16: 게이트 쇼팅바 100: 테스트 시스템
110: 모니터 장치 120: 패턴 발생기
130: 테스트 장치 140: 테스트 컨트롤러
150: 커넥터 160: 프로브 유닛
170: 표시부 200: 테스트 컨트롤러
210: 마이크로컴퓨터 유닛(MCU) 220: 메모리
230: 채널 240: 제2 멀티플렉서(MUX)
250: 셀프 테스트 회로 251: 제어 로직
252: 펄스 신호 생성부 253: 전압 감지부
254: 제1 멀티플렉서(MUX)

Claims (18)

  1. 쇼팅바들 및 상기 쇼팅바들에 연결되는 테스트 패드들을 갖는 피시험 표시 패널을 테스트하기 위한 테스트 시스템으로서,
    제1 버스에 제어 명령을 출력하는 패턴 발생기;
    상기 제1 버스를 통해 상기 패턴 발생기에 접속되고, 출력 단자들을 갖는 테스트 컨트롤러; 및
    상기 출력 단자들을 상기 테스트 패드들에 전기적으로 연결하는 프로브 유닛을 포함하고,
    상기 테스트 컨트롤러는 상기 제어 명령에 따라 상기 출력 단자들 중 하나의 출력 단자에 펄스 신호를 출력하고 상기 출력 단자들 중 적어도 하나의 다른 출력 단자의 전압을 감지하고,
    상기 테스트 컨트롤러는 상기 제어 명령에 따라 전기 테스트 모드로 동작하는 경우, 상기 펄스 신호가 인가된 상기 출력 단자와 상기 전압이 감지된 상기 출력 단자 간의 전기적 연결 상태를 판단하는 것을 특징으로 하는 테스트 시스템.
  2. 삭제
  3. 쇼팅바들 및 상기 쇼팅바들에 연결되는 테스트 패드들을 갖는 피시험 표시 패널을 테스트하기 위한 테스트 시스템으로서,
    제1 버스에 제어 명령을 출력하는 패턴 발생기;
    상기 제1 버스를 통해 상기 패턴 발생기에 접속되고, 출력 단자들을 갖는 테스트 컨트롤러; 및
    상기 출력 단자들을 상기 테스트 패드들에 전기적으로 연결하는 프로브 유닛을 포함하고,
    상기 테스트 컨트롤러는 상기 제어 명령에 따라 상기 출력 단자들 중 하나의 출력 단자에 펄스 신호를 출력하고 상기 출력 단자들 중 적어도 하나의 다른 출력 단자의 전압을 감지하고,
    상기 테스트 컨트롤러는,
    상기 출력 단자들에 각각 대응하는 채널들;
    셀프 테스트 프로그램을 저장하는 메모리; 및
    상기 제어 명령에 따라 상기 메모리로부터 상기 셀프 테스트 프로그램을 로딩하고, 상기 셀프 테스트 프로그램에 따라 상기 채널들을 제어하는 마이크로컴퓨터 유닛(MCU)을 포함하는 것을 특징으로 하는 테스트 시스템.
  4. 제3 항에 있어서,
    상기 채널들 각각은,
    상기 펄스 신호를 출력하는 펄스 신호 생성부;
    상기 전압을 감지하는 전압 감지부;
    상기 펄스 신호 생성부와 상기 전압 감지부 중 하나를 상기 출력 단자에 연결하는 제1 멀티플렉서(MUX); 및
    상기 마이크로컴퓨터 유닛(MCU)의 제어에 따라 상기 펄스 신호 생성부, 상기 전압 감지부 및 상기 제1 멀티플렉서(MUX)를 제어하는 제어 로직을 포함하는 것을 특징으로 하는 테스트 시스템.
  5. 제4 항에 있어서,
    상기 펄스 신호 생성부는 디지털-아날로그 변환 회로를 포함하고, 상기 전압 감지부는 아날로그-디지털 변환 회로를 포함하는 것을 특징으로 하는 테스트 시스템.
  6. 쇼팅바들 및 상기 쇼팅바들에 연결되는 테스트 패드들을 갖는 피시험 표시 패널을 테스트하기 위한 테스트 시스템으로서,
    제1 버스에 제어 명령을 출력하는 패턴 발생기;
    상기 제1 버스를 통해 상기 패턴 발생기에 접속되고, 출력 단자들을 갖는 테스트 컨트롤러; 및
    상기 출력 단자들을 상기 테스트 패드들에 전기적으로 연결하는 프로브 유닛을 포함하고,
    상기 테스트 컨트롤러는 상기 제어 명령에 따라 상기 출력 단자들 중 하나의 출력 단자에 펄스 신호를 출력하고 상기 출력 단자들 중 적어도 하나의 다른 출력 단자의 전압을 감지하고,
    상기 피시험 표시 패널은 상기 쇼팅바들에 연결되는 데이터 라인들을 가지며,
    상기 패턴 발생기는 제2 버스를 통해 상기 테스트 컨트롤러에 테스트 데이터 패턴을 출력하고,
    상기 테스트 컨트롤러는 상기 제어 명령에 따라 제1 테스트 모드로 동작하는 경우, 상기 테스트 데이터 패턴을 기초로 상기 출력 단자들 각각에 테스트 데이터 신호를 출력하는 것을 특징으로 하는 테스트 시스템.
  7. 제6 항에 있어서,
    상기 피시험 표시 패널은 상기 데이터 라인들과 교차하도록 연장되는 게이트 라인들, 상기 게이트 라인들을 구동하기 위한 게이트 구동 회로, 및 상기 게이트 구동 회로를 제어하기 위한 테스트 제어 신호가 입력되는 게이트 테스트 패드들을 가지며,
    상기 패턴 발생기는 제3 버스를 통해 상기 테스트 컨트롤러에 상기 게이트 구동 회로를 제어하기 위한 테스트 제어 패턴을 출력하고,
    상기 테스트 컨트롤러는 상기 출력 단자들이 상기 게이트 테스트 패드들에 전기적으로 연결되고 상기 제어 명령에 따라 제2 테스트 모드로 동작하는 경우, 상기 테스트 제어 패턴을 기초로 상기 출력 단자들 각각에 상기 테스트 제어 신호를 출력하는 것을 특징으로 하는 테스트 시스템.
  8. 제7 항에 있어서,
    상기 테스트 컨트롤러는,
    상기 출력 단자들에 각각 대응하는 채널들; 및
    상기 제어 명령에 따라 상기 채널들을 제어하는 마이크로컴퓨터 유닛(MCU)을 포함하고,
    상기 채널들 각각은,
    상기 펄스 신호를 출력하거나 상기 전압을 감지하는 셀프 테스트 회로; 및
    상기 마이크로컴퓨터 유닛의 제어에 따라 상기 셀프 테스트 회로, 상기 제2 버스 중 하나의 신호선, 및 상기 제3 버스 중 하나의 신호선 중 하나를 상기 출력 단자에 연결하는 제2 멀티플렉서(MUX)를 포함하는 것을 특징으로 하는 테스트 시스템.
  9. 제6 항에 있어서,
    상기 테스트 컨트롤러의 동작 모드를 표시하는 표시부를 더 포함하는 것을 특징으로 하는 테스트 시스템.
  10. 쇼팅바들 및 상기 쇼팅바들에 연결되는 테스트 패드들을 갖는 피시험 표시 패널을 테스트하기 위한 테스트 시스템으로서,
    제1 버스에 제어 명령을 출력하는 패턴 발생기;
    상기 제1 버스를 통해 상기 패턴 발생기에 접속되고, 출력 단자들을 갖는 테스트 컨트롤러; 및
    상기 출력 단자들을 상기 테스트 패드들에 전기적으로 연결하는 프로브 유닛을 포함하고,
    상기 테스트 컨트롤러는 상기 제어 명령에 따라 상기 출력 단자들 중 하나의 출력 단자에 펄스 신호를 출력하고 상기 출력 단자들 중 적어도 하나의 다른 출력 단자의 전압을 감지하고,
    상기 피시험 표시 패널은 상기 쇼팅바들에 연결되는 게이트 라인들을 가지며,
    상기 패턴 발생기는 제2 버스를 통해 상기 테스트 컨트롤러에 테스트 게이트 패턴을 출력하고,
    상기 테스트 컨트롤러는 상기 제어 명령에 따라 테스트 모드로 동작하는 경우, 상기 테스트 게이트 패턴을 기초로 상기 출력 단자들 각각에 테스트 게이트 신호를 출력하는 것을 특징으로 하는 테스트 시스템.
  11. 쇼팅바들 및 상기 쇼팅바들에 연결되는 테스트 패드들을 갖는 피시험 표시 패널과 패턴 발생기 사이에 연결되는 테스트 컨트롤러로서,
    상기 패턴 발생기로부터 출력되는 테스트 데이터 패턴이 입력되는 제1 입력 단자들;
    상기 패턴 발생기로부터 출력되는 제어 명령이 입력되는 제2 입력 단자;
    상기 테스트 패드들에 전기적으로 연결되는 출력 단자들;
    상기 출력 단자들에 각각 연결되고, 각각 연결된 출력 단자에 펄스 신호를 출력하거나 상기 출력 단자의 전압을 감지하는 셀프 테스트 회로, 및 상기 제1 입력 단자들 중 하나의 단자와 상기 셀프 테스트 회로 중 하나를 상기 출력 단자에 연결하는 제1 멀티플렉서(MUX)을 포함하는 채널들; 및
    상기 제어 명령에 따라 동작 모드를 결정하고 상기 제1 멀티플렉서(MUX)를 제어하는 마이크로컴퓨터 유닛(MCU)을 포함하는 테스트 컨트롤러.
  12. 제11항에 있어서,
    셀프 테스트 프로그램을 저장하는 메모리를 더 포함하고,
    상기 마이크로컴퓨터 유닛(MCU)은 상기 제어 명령에 따라 상기 메모리에 저장된 셀프 테스트 프로그램을 로딩하고, 상기 셀프 테스트 프로그램에 따라 상기 채널들을 제어하는 것을 특징으로 하는 테스트 컨트롤러.
  13. 제11항에 있어서,
    상기 셀프 테스트 회로는,
    상기 펄스 신호를 출력하는 펄스 신호 생성부;
    상기 전압을 감지하는 전압 감지부;
    상기 펄스 신호 생성부와 상기 전압 감지부 중 하나를 상기 제1 멀티플렉서(MUX)에 연결하는 제2 멀티플렉서(MUX); 및
    상기 마이크로컴퓨터 유닛의 제어에 따라 상기 펄스 신호 생성부, 상기 전압 감지부 및 상기 제2 멀티플렉서를 제어하는 제어 로직을 포함하는 것을 특징으로 하는 테스트 컨트롤러.
  14. 제13 항에 있어서,
    상기 전압 감지부는 상기 전압을 감지하기 위한 아날로그-디지털 변환 회로를 포함하고, 상기 전압의 디지털 값을 상기 제어 로직에 제공하는 것을 특징으로 하는 테스트 컨트롤러.
  15. 제13 항에 있어서,
    상기 펄스 신호 생성부는 상기 제어 로직의 제어에 따라 상기 펄스 신호를 출력하는 디지털-아날로그 변환 회로를 포함하는 것을 특징으로 하는 테스트 컨트롤러.
  16. 제13항에 있어서,
    상기 마이크로컴퓨터 유닛(MCU)은 상기 제어 명령에 따라 전기 테스트 모드로 동작하는 경우, 상기 채널들 중 하나의 채널을 이용하여 상기 출력 단자들 중 하나의 출력 단자에 상기 펄스 신호를 출력하고, 상기 채널들 중 적어도 하나의 다른 채널을 이용하여 상기 출력 단자들 중 적어도 하나의 다른 출력 단자의 상기 전압을 감지하는 것을 특징으로 하는 테스트 컨트롤러.
  17. 제16항에 있어서,
    상기 마이크로컴퓨터 유닛(MCU)은 상기 전기 테스트 모드로 동작하는 경우, 상기 펄스 신호가 인가된 상기 출력 단자와 상기 전압이 감지된 상기 출력 단자 간의 전기적 연결 상태를 판별하는 것을 특징으로 하는 테스트 컨트롤러.
  18. 제11항에 있어서,
    상기 피시험 표시 패널은 데이터 라인들과 교차하도록 연장되는 게이트 라인들, 상기 게이트 라인들을 구동하기 위한 게이트 구동 회로, 및 상기 게이트 구동 회로를 제어하기 위한 테스트 제어 신호가 입력되는 게이트 테스트 패드들을 가지며
    상기 테스트 컨트롤러는 상기 패턴 발생기로부터 출력되는 테스트 제어 패턴이 입력되는 제3 입력 단자들을 더 포함하고,
    상기 제1 멀티플렉서(MUX)는 상기 마이크로컴퓨터 유닛(MCU)의 제어에 따라 상기 제1 입력 단자들 중 하나의 단자, 상기 제3 입력 단자들 중 하나의 단자, 및 상기 셀프 테스트 회로 중 하나를 상기 출력 단자에 연결하는 것을 특징으로 하는 테스트 컨트롤러.
KR1020160036972A 2016-03-28 2016-03-28 테스트 시스템 및 테스트 컨트롤러 KR102544983B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160036972A KR102544983B1 (ko) 2016-03-28 2016-03-28 테스트 시스템 및 테스트 컨트롤러

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160036972A KR102544983B1 (ko) 2016-03-28 2016-03-28 테스트 시스템 및 테스트 컨트롤러

Publications (2)

Publication Number Publication Date
KR20170113869A KR20170113869A (ko) 2017-10-13
KR102544983B1 true KR102544983B1 (ko) 2023-06-20

Family

ID=60139442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160036972A KR102544983B1 (ko) 2016-03-28 2016-03-28 테스트 시스템 및 테스트 컨트롤러

Country Status (1)

Country Link
KR (1) KR102544983B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102430772B1 (ko) * 2017-11-15 2022-08-09 엘지디스플레이 주식회사 필름 소자와 그 테스트 방법 및 필름 소자를 포함한 표시장치
KR102456696B1 (ko) * 2018-08-07 2022-10-19 삼성디스플레이 주식회사 표시 패널 및 그 제조 방법
US20220115463A1 (en) * 2020-05-19 2022-04-14 Chengdu Boe Optoelectronics Technology Co., Ltd. Display Panel, Display Device, Test Method and Crack Detection Method
KR20240012215A (ko) * 2022-07-20 2024-01-29 삼성전자주식회사 디스플레이 장치 및 그 제어 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100758809B1 (ko) * 2000-12-30 2007-09-13 엘지.필립스 엘시디 주식회사 액정표시소자의 검사장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100758809B1 (ko) * 2000-12-30 2007-09-13 엘지.필립스 엘시디 주식회사 액정표시소자의 검사장치

Also Published As

Publication number Publication date
KR20170113869A (ko) 2017-10-13

Similar Documents

Publication Publication Date Title
KR102544983B1 (ko) 테스트 시스템 및 테스트 컨트롤러
CN106909253B (zh) 触控显示面板和触控显示装置
JP3143714B2 (ja) Ｌｃｄパネルアレイの試験方法
US9514665B2 (en) Testing device, and testing method for the line and one sheet using the testing device
US5444390A (en) Means and method for sequentially testing electrical components
US9298055B2 (en) Array substrate, method of disconnection inspecting gate lead wire and source lead wire in the array substrate, method of inspecting the array substrate, and liquid crystal display device
JPH0318891A (ja) 画像表示装置の検査方法
CN101661200B (zh) 液晶显示器阵列基板及其断线检测方法
KR20020059071A (ko) 액정표시장치의 패널내 배선의 결함 테스트 방법
US9293074B2 (en) Active-matrix substrate, display panel, and display panel manufacturing method including plural testing signal selection circuits
CN112268932A (zh) 一种显示面板及其检测方法和显示装置
CN101329644A (zh) 测试装置、测试卡及测试系统
CN112289243A (zh) 显示面板及其制备方法、显示装置
NL195017C (nl) Inspectie-inrichting en inspectiewerkwijze voor display-inrichting.
US20170192606A1 (en) Verification apparatus and verification method for touch display panel
US20090160478A1 (en) Testing device for performing a test on a liquid crystal display and a method of driving the testing device
CN109979372B (zh) 一种显示装置及其驱动方法
CN215988069U (zh) 显示基板及显示装置
KR101906441B1 (ko) Ｂｉｓｔ 회로를 구비한 메모리 및 이를 포함하는 ｂｉｓｔ 회로를 구비한 메모리 및 이를 포함하는 액정표시장치
KR20060029712A (ko) 평판형 디스플레이패널 검사용 프로브유니트
JP6370057B2 (ja) アレイ基板およびアレイ基板の検査方法
WO2017168530A1 (ja) 基板の配線経路の検査方法及び検査システム
JP3482299B2 (ja) 光伝送線路監視システム及び監視モジュール
JP2010002315A (ja) 半導体試験装置とそのｄｃ特性試験方法
JP2007304083A (ja) 表示基板の検査方法及びこれを利用した表示基板の検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant