KR20060136319A - 자동화된 회로 테스트 시스템을 조정하는 방법, 시스템 및컴퓨터 프로그램 - Google Patents

자동화된 회로 테스트 시스템을 조정하는 방법, 시스템 및컴퓨터 프로그램 Download PDF

Info

Publication number
KR20060136319A
KR20060136319A KR1020060057295A KR20060057295A KR20060136319A KR 20060136319 A KR20060136319 A KR 20060136319A KR 1020060057295 A KR1020060057295 A KR 1020060057295A KR 20060057295 A KR20060057295 A KR 20060057295A KR 20060136319 A KR20060136319 A KR 20060136319A
Authority
KR
South Korea
Prior art keywords
comparator
test system
drivers
adjustment unit
timing
Prior art date
Application number
KR1020060057295A
Other languages
English (en)
Other versions
KR20070000349A (ko
Inventor
노리유키 스기하라
Original Assignee
애질런트 테크놀로지스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/168,033 external-priority patent/US7281181B2/en
Application filed by 애질런트 테크놀로지스, 인크. filed Critical 애질런트 테크놀로지스, 인크.
Publication of KR20060136319A publication Critical patent/KR20060136319A/ko
Publication of KR20070000349A publication Critical patent/KR20070000349A/ko

Links

Images

Abstract

일실시예에서, 시스템의 복수의 구동기와 비교기 사이에 제 1 조정 유닛을 전기적으로 접속하고, AC 타이밍 조정 절차를 실행하여 제 1 세트의 관계 각각에 대한 타이밍 지연을 결정함으로써, 자동화된 회로 테스트 시스템이 조정된다. 그 후, 제 2 조정 유닛이 복수의 구동기와 비교기 사이에 전기적으로 접속되고, AC 타이밍 조정 절차가 실행되어 제 2 세트의 관계 각각에 대한 타이밍 지연이 결정된다. 제 1 및 제 2 조정 유닛은 제 1 및 제 2 세트의 관계에 따라 구동기와 비교기의 쌍을 각각 접속하는 고정 배선 경로를 포함한다. 타이밍 지연 및 구동기/비교기 관계에 근거하여 수학식 세트를 풀어, 구동기 및 비교기를 포함하는 테스트 시스템의 신호 경로에 의해 도입된 상대적 타이밍 에러를 결정한다.

Description

자동화된 회로 테스트 시스템을 조정하는 방법, 시스템 및 컴퓨터 프로그램{SYSTEMS, METHODS AND COMPUTER PROGRAMS FOR CALIBRATING AN AUTOMATED CIRCUIT TEST SYSTEM}
도 1은 자동화된 회로 테스트 시스템을 조정하는 제 1의 예시적인 방법을 도시하는 도면,
도 2-5는 테스트 시스템의 구동기와 비교기 사이에 형성된 다양한 접속을 도시하는 것으로서, 도 1에 도시된 방법의 실행 동안, 제 1 및 제 2 조정 유닛이 구동기와 비교기 사이에 접속된 것을 도시하는 도면,
도 6은 도 2 및 4에 도시된 조정 유닛의 예시적인 형태를 도시하는 도면,
도 7은 자동화된 회로 테스트 시스템을 조정하는 제 2의 예시적인 방법을 도시하는 도면.
도면의 주요 부분에 대한 부호의 설명
200 : 제 1 조정 유닛 202, 204, 206, 208 : 구동기
210, 212, 214, 216 : 비교기 220, 222, 224, 226 : 고정 배선 경로
(회로 보드, 집적 회로 또는 SOC(system-on-a-chip)와 같은 시스템 또는 구성 요소를 포함하는) 전기 장치의 제조 및/또는 분배 이전에, 전형적으로, 장치는 그것이 설계된 대로 형성되거나 또는 기능하는지 여부를 결정하기 위해 테스트된다. 때때로, 이러한 테스트는 자동화된 회로 테스트 시스템(자동화된 테스트 장치(ATE)라고도 알려짐)에 의해 수행된다.
의미가 있는 테스트 시스템의 결과인 경우, 시스템은 조정될 필요가 있다. 즉, 테스트 동안에 테스트 시스템이 초래할 수 있는 고유의 시스템 에러가 정량화되어야 한다.
테스트 시스템 고유의 시스템 에러를 특성화하기 위해, 조정된 구동기가 시스템의 테스트 신호 비교기 각각에 대해 순차적으로 접속될 수 있다. 그 후, 조정된 구동기에 의해 시작된 테스트 신호가 각각의 비교기에 의해 판독될 수 있고, 비교기에 의해 판독된 신호는 예상 신호와 비교되어, 그것으로부터 그들의 편차가 결정될 수 있다. 마찬가지로, 조정된 비교기는 시스템의 구동기 각각에 대해 순차적으로 접속될 수 있다. 그 후, 구동기에 의해 시작된 신호는 조정된 비교기에 의해 판독될 수 있고, 조정된 비교기에 의해 판독된 신호는 예상 신호와 비교되어, 그것으로부터 그들의 편차가 결정될 수 있다.
상기 방법을 이용하여 테스트 시스템 고유의 시스템 에러를 특성화하기 위해, 시스템의 구동기 및 비교기 각각은, 그것을 조정된 구동기 또는 비교기에 접속 하도록 프로빙(probing)되어야 한다. 그러한 프로빙을 수행하는 한 가지 방법은 구동기 및 비교기를 포함하는 조정된 테스트헤드(testhead)를 테스트 시스템의 신호 핀 각각에 순차적으로 접속하는 로봇(robot)을 통한 것이다. 그러나, 그러한 로봇은 고가이며, 그것의 기계적 허용도는 유지하기가 어렵다.
테스트 시스템의 신호 핀의 프로빙을 수행하는 다른 방법은 중계 신호 선택기(relay signal selector)를 통한 것이다. 즉, 조정된 구동기 또는 비교기는 시스템의 구동기 및 비교기 각각에 접촉하도록 순차적으로 스위칭될 수 있다. 그러나, 중계 신호 선택기는, 특히 고주파수 AC 타이밍 조정 동안에, 신호 저하를 초래하여, 시스템 조정을 어렵게 만들 수 있다.
일실시예에서, 자동화된 회로 테스트 시스템을 조정하는 방법은 테스트 시스템의 복수의 구동기와 비교기 사이에 제 1 조정 유닛을 전기적으로 접속하는 것을 포함한다. 제 1 조정 유닛은 제 1 세트의 관계에 따라 구동기와 비교기의 쌍을 접속하는 고정 배선 경로(fixed wiring path)를 포함한다. 제 1 조정 유닛이 복수의 구동기와 비교기 사이에 접속되는 동안, AC 타이밍 조정 절차가 실행되어, 제 1 세트의 관계 각각에 대한 타이밍 지연이 결정된다. 그 후, 제 2 조정 유닛이 복수의 구동기와 비교기 사이에 전기적으로 접속된다. 제 2 조정 유닛은 제 2 세트의 관계에 따라 구동기와 비교기의 쌍을 접속하는 고정 배선 경로를 포함한다. 제 2 조정 유닛이 복수의 구동기와 비교기 사이에 접속되는 동안, AC 타이밍 조정 절차가 실행되어, 제 2 세트의 관계 각각에 대한 타이밍 지연이 결정된다. 마지막으로, 타이밍 지연 및 구동기/비교기 관계에 근거하여 수학식 세트를 풀어, 1) 구동기를 포함하는 테스트 시스템의 신호 경로에 의해 도입된 상대적 타이밍 에러 및 2) 비교기를 포함하는 테스트 시스템의 신호 경로에 의해 도입된 상대적 타이밍 에러를 결정한다.
제 2 실시예에서, 자동화된 회로 테스트 시스템을 조정하는 시스템은 제 1 및 제 2 조정 유닛을 포함한다. 각각의 조정 유닛은, 1) 조정 유닛을 테스트 시스템의 복수의 구동기에 전기적으로 접속하는 다수의 구동기 콘택트를 갖는 구동기 인터페이스와, 2) 조정 유닛을 테스트 시스템의 복수의 비교기에 전기적으로 접속하는 다수의 비교기 콘택트를 갖는 비교기 인터페이스와, 3) 조정 유닛의 구동기 콘택트 및 비교기 콘택트의 쌍을 접속하는 복수의 고정 배선 경로를 포함한다. 제 1 조정 유닛의 고정 배선 경로는 제 1 세트의 관계에 따라 조정 유닛의 구동기 및 비교기 콘택트의 쌍을 접속하고, 제 2 조정 유닛의 고정 배선 경로는 제 2 세트의 관계에 따라 조정 유닛의 구동기 및 비교기 콘택트의 쌍을 접속한다.
제 3 실시예에서, 자동화된 회로 테스트 시스템을 조정하는 방법은 테스트 시스템의 복수의 구동기와 비교기 사이에 제 1 조정 유닛을 전기적으로 접속하는 것을 포함한다. 제 1 조정 유닛은 제 1 세트의 관계에 따라 구동기와 비교기의 쌍을 접속하는 고정 배선 경로를 포함한다. 제 1 조정 유닛이 복수의 구동기와 비교기 사이에 접속되는 동안, 저항 체크가 실행되어, 제 1 세트의 관계에 의해 정의된 신호 경로에 대한 저항이 결정된다. 그 후, 제 2 조정 유닛은 복수의 구동 기와 비교기 사이에 전기적으로 접속된다. 제 2 조정 유닛은 제 2 세트의 관계에 따라 구동기와 비교기의 쌍을 접속하는 고정 배선 경로를 포함한다. 제 2 조정 유닛이 복수의 구동기와 비교기 사이에 접속되는 동안, 저항 체크가 실행되어, 제 2 세트의 관계에 의해 정의된 신호 경로에 대한 저항이 결정된다. 마지막으로, 저항 및 구동기/비교기 관계에 근거하여 수학식 세트를 풀어, 1) 구동기를 포함하는 테스트 시스템의 신호 경로에 의해 분배된 상대적 저항 및 2) 비교기를 포함하는 테스트 시스템의 신호 경로에 의해 분배된 상대적 저항을 결정한다.
또한, 다른 실시예들이 개시된다.
본 발명의 예시적인 실시예가 도면에 도시된다.
도 1은 자동화된 회로 테스트 시스템을 조정하는 예시적인 방범(100)을 도시한다. 방법(100)은 테스트 시스템(218)의 복수의 구동기(202, 204, 206, 208)와 비교기(210, 212, 214, 216) 사이에 제 1 조정 유닛(200)(도 2)을 전기적으로 접속(102)하는 것으로 시작된다. 도 2에 도시된 바와 같이, 제 1 조정 유닛(200)은 제 1 세트의 관계에 따라 구동기(202-208)와 비교기(210-216)의 쌍을 접속하는 고정 배선 경로(220, 222, 224, 226)를 포함한다. 예로써, 이들 관계는 구동기(202)와 비교기(210) 사이에 직렬 접속을 포함하는 것으로 도시된다(구동기(202)와 비교기(210) 사이에 접속되는 자동화된 회로 테스트 시스템의 임의의 배선 경로, 스위칭 회로 및 다른 요소와, 그의 프로브 카드(probe card)와, 그의 테스트 소켓을 포함함). 구동기(202)와 비교기(210) 사이의 직렬 접속과 마찬가지로, 제 1 조정 유닛(200)은 구동기(204)와 비교기(212) 사이, 구동기(206)와 비교기(214) 사이 및 구동기(208)와 비교기(216) 사이에 직렬 접속을 형성할 수 있다.
제 1 조정 유닛(200)이 적절히 위치된 경우, 제 1 AC 타이밍 조정 절차가 실행(104)되어, 제 1 세트의 관계 각각에 대한 타이밍 지연이 결정된다.
제 1 AC 타이밍 조정 절차를 수행한 후, 제 2 조정 유닛(300)(도 3)이 복수의 구동기(202-208)와 비교기(210-216) 사이에 접속(106)된다. 도 3에 도시된 바와 같이, 제 2 조정 유닛(300)은 제 2 세트의 관계에 따라 구동기(202-208)와 비교기(210-216)의 쌍을 접속하는 고정 배선 경로(302, 304, 306, 308)를 포함한다(예를 들면, 구동기(202)와 비교기(212) 사이, 구동기(204)와 비교기(214) 사이, 구동기(206)와 비교기(216) 사이 및 구동기(208)와 비교기(210) 사이의 직렬 접속). 제 2 조정 유닛(300)이 적절히 위치된 경우, 제 2 AC 타이밍 조정 절차가 실행(108)되어, 제 2 세트의 관계 각각에 대한 타이밍 지연이 결정된다.
제 1 및 제 2 AC 타이밍 조정 절차를 수행한 후, 타이밍 지연 및 구동기/비교기 관계에 근거하여 수학식 세트를 푼다(110). 이러한 방식으로, 1) 구동기(202-208)를 포함하는 테스트 시스템의 신호 경로에 의해 도입된 상대적 타이밍 에러(예를 들면, 타이밍 에러 A1, A2, A3, A4) 및 2) 비교기(210-216)를 포함하는 테스트 시스템의 신호 경로에 의해 도입된 상대적 타이밍 에러(예를 들면, 타이밍 에러 B1, B2, B3, B4)를 결정할 수 있다.
예로써, 제 1 AC 타이밍 조정 절차는 구동기(202-208)를 통해 복수의 테스트 신호를 생성하고, 제 1 조정 유닛(200)을 경유하여, 비교기(210-216)를 통해 테스트 신호를 캡쳐하는 것을 포함할 수 있다. 이러한 방식으로, 제 1 조정 유닛(200)에 의해 도입된 임의의 지연은 무시할 수 있는 것으로 가정하면, 타이밍 지연 T11, T22, T33, T44의 세트는, 다음과 같이, 타이밍 에러 A1-A4 및 B1-B4에 의해 표현되는 경로에 대해 획득될 수 있다.
Figure 112006044973838-PAT00001
또한, 예로써, 제 2 AC 타이밍 조정 절차는 구동기(202-208)를 통해 복수의 테스트 신호를 생성하고, 제 2 조정 유닛(300)을 경유하여, 비교기(210-216)를 통해 테스트 신호를 캡쳐하는 것을 포함할 수 있다. 이러한 방식으로, 제 2 조정 유닛(300)에 의해 도입된 임의의 지연은 무시할 수 있는 것으로 가정하면, 타이밍 지연 T12, T23, T34, T41의 세트는, 다음과 같이, 타이밍 에러 A1-A4 및 B1-B4에 의해 표현되는 경로에 대해 획득될 수 있다.
Figure 112006044973838-PAT00002
상기 수학식들을 풀어, 구동기(202-208)를 포함하는 테스트 시스템의 신호 경로에 의해 도입된 상대적 타이밍 에러를 결정하기 위해, 다음과 같이, 제 2 세트 의 수학식 (2)를 제 1 세트의 수학식 (1)로부터 감산하여, 타이밍 에러 Ta, Tb, Tc, Td를 도출한다.
Figure 112006044973838-PAT00003
이제, 신호 경로들 중 참조 경로와 관련된 타이밍 에러를 디폴트 값으로 설정(예를 들면, 타이밍 에러 A1을 0으로 설정)함으로써, 구동기측 신호 경로에 의해 도입된 상대적 타이밍 에러를 결정하기 위해, 상기 수학식들을 다음과 같이 풀 수 있다.
Figure 112006044973838-PAT00004
상기 타이밍 에러(A1-A4)가 주어진다면, 자동화된 회로 테스트 시스템에 대해 적절한 조절이 수행되거나, 또는 적절한 조정 계수가 저장되어, 그것이 자동화된 회로 테스트 시스템에 의해 획득된 임의의 측정치에 적용되도록 할 수 있다.
또한, 비교기(210-216)를 포함하는 테스트 시스템의 신호 경로에 의해 도입된 상대적 타이밍 에러를 결정하기 위해, 수학식 세트 (1) 및 (2)를 풀 수 있다. 제 2 세트의 수학식 (2)로부터 제 1 세트의 수학식 (1)을 감산함으로써, 다음과 같이 타이밍 에러 T1, T2, T3, T4가 제공된다.
Figure 112006044973838-PAT00005
이제, 신호 경로들 중 참조 경로와 관련된 타이밍 에러를 디폴트 값으로 설정(예를 들면, 타이밍 에러 B1을 0으로 설정)함으로써, 비교기측 신호 경로에 의해 도입된 상대적 타이밍 에러를 결정하기 위해, 상기 수학식들을 다음과 같이 풀 수 있다.
Figure 112006044973838-PAT00006
상기 타이밍 에러(B1-B4)가 주어진다면, 자동화된 회로 테스트 시스템에 대해 적절한 조절이 수행되거나, 또는 적절한 조정 계수가 저장되어, 그것이 자동화된 회로 테스트 시스템에 의해 획득된 임의의 측정치에 적용되도록 할 수 있다.
자동화된 회로 테스트 시스템이 복수의 신호 핀(각각의 핀은 구동기와 비교기 둘다(202/408, 204/410, 206/412, 208/414, 400/210, 402/212, 404/214, 406/216)에 접속됨)에 접속된다면, 제 1 및 제 2 조정 유닛(200, 300)을 또한 이용하여, 도 4 및 5에 도시된 구동기/비교기 관계를 조정할 수 있다. 즉, 도 4에 도시된 바와 같이 제 1 조정 유닛(200)이 위치되는 경우, 제 3 AC 타이밍 조정 절차가 수행되어, 타이밍 지연 T1-1, T2-2, T3-3, T4-4의 세트가, 다음과 같이, 타이밍 에러 C1-C4 및 D1-D4에 의해 표현되는 경로에 대해 획득될 수 있다.
Figure 112006044973838-PAT00007
마찬가지로, 도 5에 도시된 바와 같이 제 2 조정 유닛(300)이 위치되는 경우, 제 4 AC 타이밍 조정 절차가 수행되어, 타이밍 지연 T1 -2, T2 -3, T3 -4, T4 -1의 세트가, 다음과 같이, 타이밍 에러 C1-C4 및 D1-D4에 의해 표현되는 경로에 대해 획득될 수 있다.
Figure 112006044973838-PAT00008
그 후, 수학식 세트 (7) 및 (8)은 수학식 세트 (1) 및 (2)와 유사하게 풀 수 있다.
대안적인 실시예에서, 개별적인 조정 유닛 세트를 이용하여, 도 4 및 5에 도시된 구동기(400-406) 및 비교기(408-414)를 테스트할 수 있다.
바람직하게, 방법(100)은 다양한 단계들을 실행하는 코드(예를 들면, 인스트럭션의 시퀀스)를 포함하는 컴퓨터 프로그램으로 구현된다. 코드는 예를 들면, 메모리 또는 고정되거나 제거될 수 있는 디스크를 포함하는 임의의 하나 이상의 컴퓨터 판독가능 매체에 저장될 수 있다. 몇몇 경우에, 컴퓨터 프로그램은 조정되는 자동화된 회로 테스트 시스템(218)에 의해 실행될 수 있다. 다른 경우에, 컴 퓨터 프로그램의 일부분 또는 전부가, 테스트 시스템(218)에 접속된 하나 이상의 컴퓨터에 의해 실행되어, 테스트 시스템(218)의 동작이 제어될 수 있다.
예로써, 도 6은 제 1 조정 유닛(200)을 보다 상세히 도시한다. 도시된 바와 같이, 조정 유닛(200)은 조정 유닛(200)을 테스트 시스템의 복수의 구동기에 전기적으로 접속하는 다수의 구동기 콘택트(602, 604, 606, 608)를 갖는 구동기 인터페이스(600)를 포함할 수 있다. 또한, 조정 유닛(200)은 조정 유닛(200)을 테스트 시스템의 복수의 비교기에 전기적으로 접속하는 다수의 비교기 콘택트(612, 614, 616, 618))를 갖는 비교기 인터페이스(610)를 포함할 수 있다. 또한, 조정 유닛(200)은 조정 유닛의 구동기 콘택트 및 비교기 콘택트의 쌍(602/612, 604/614, 606/616, 608/618)을 접속하는 복수의 고정 배선 경로(220-226)를 포함할 수 있다.
일실시예에서, 조정 유닛(200)은 고정 배선 경로가 그 위에 (또는 그 안에) 증착 또는 형성되는 기판을 포함할 수 있다. 예를 들어, 조정 유닛(200)은 박막 회로 트레이스가 증착되는 알루미나(Al2O3) 기판을 포함할 수 있다. 또는, 예를 들면, 조정 유닛(200)은 회로 트레이스가 그 위에 (또는 그 안에) 형성되는 PCB(printed circuit board) 기판을 포함할 수 있다. 이와 달리, 조정 유닛(200)은 동축 케이블 등이 부착되는 기판을 포함할 수 있다. 그러나, 어느 경우에 있어서도, 고정 배선 경로는 신호를 저하시키거나, 또는 조정 처리에 에러를 도입할 수 있는 기계적인 중계기 또는 활성의 반도체 구성 요소를 제거한다.
일실시예에서, 조정 유닛(200, 300)은 테스트 시스템이 조정 유닛(200, 300) 을 이용하여 조정된 후에 테스트 시스템에 의해 테스트될 실제 DUT(devices under test)에 맞도록 크기가 정해진다. 몇몇 경우에, 이것은 조정 유닛(200, 300)이 테스트 시스템에 의해 테스트될 웨이퍼에 맞는 형상으로 됨을 나타낼 수 있다(즉, 테스트 시스템이 웨이퍼 테스트를 위해 이용되는 경우). 조정 유닛(200, 300)이 테스트 시스템에 의해 테스트될 DUT에 충분하게 맞추어진 경우, 로봇 시스템이 조정 유닛을, 테스트 시스템에 위치시키고, 테스트 시스템으로부터 제거할 수 있다.
제 2 조정 유닛(300)은 제 1 조정 유닛(200)과 유사하게 구성될 수 있으며, 유일한 차이점은, 제 1 조정 유닛의 고정 배선 경로는 조정 유닛의 구동기 및 비교기 콘택트를 제 1 세트의 관계에 의해 접속하지만, 제 2 조정 유닛의 고정 배선 경로는 제 2 조정 유닛의 구동기 및 비교기 콘택트를 제 2 세트의 관계에 의해 접속한다는 것이다.
본 명세서에서 기술된 방법 및 장치는, 한 가지 측면에서, 자동화된 회로 테스트 시스템의 조정을 시스템의 테스트 소켓에서 수행할 수 있다는 점에서 바람직할 수 있다. 고주파수 AC 타이밍 조정 동안, 테스트 시스템의 프로브 카드 및 테스트 소켓의 임피던스는, 타이밍 에러의 가장 커다란 소스일 수 있다. 종래의 많은 조정 방법들은 프로브 카드 및 테스트 소켓 타이밍 에러를 고려하지 않았다.
본 명세서에서 기술된 방법 및 장치의 일부 또는 전부에 의해 제공될 수 있는 다른 이점은, 조정된 구동기 또는 비교기를 테스트 시스템의 각각의 및 모든 신호 핀에 접속할 어떠한 필요성도 제거한다는 것이다. 그보다는, 가급적 적은 2개의 채널들이 참조 채널에 접속될 수 있고, 다른 모든 채널들의 타이밍 에러는 상대 적인 방법으로 계산될 수 있다.
또한, 본 명세서에서 개시된 방법 및 장치를 이용하여, AC 타이밍 조정의 시간 및 비용을 감소시킬 수 있다. 예를 들어, 테스트 시스템의 각각의 및 모든 신호 핀을 프로빙하기 위해 로봇 팔을 재배치할 필요가 없다. 또한, 제 1 및 제 2 조정 유닛을 생성하는 비용은, 1) 로봇의 비용 또는 2) 활성의 기계적 또는 반도체 구성 요소를 포함하는 중계 신호 선택기의 비용과 비교하여, 최소한의 비용이다.
또한, 본 명세서에서 개시된 방법 및 장치는, 결함에 좌우되는 활성의 구성 요소에 없기 때문에, 우수한 신뢰도를 제공할 수 있다.
AC 타이밍 조정 이외에, 본 명세서에서 개시된 방법 및 장치는 다른 응용을 갖는다. 예를 들어, 도 7은 자동화된 회로 테스트 시스템을 조정하는 제 2의 예시적인 방법(700)을 도시한다. 방법(700)에서, 제 1 조정 유닛(200)이 테스트 시스템의 구동기와 비교기 사이에 접속(702)되는 동안, 저항 체크가 실행(704)된다. 이러한 방식으로, 제 1 조정 유닛(200)의 배선 관계에 의해 정의된 신호 경로에 대응하는 복수의 저항이 결정될 수 있다. 그 후, 제 2 조정 유닛(300)이 테스트 시스템의 구동기와 비교기 사이에 접속(706)되는 동안, 제 2 저항 체크가 실행(708)될 수 있다. 이러한 방식으로, 제 2 조정 유닛(300)의 배선 관계에 의해 정의된 신호 경로에 대응하는 복수의 저항이 결정될 수 있다. 일실시예에서, 저항 체크는, 테스트 시스템의 DC 파라미터 테스트 유닛(PMU)의 구동기측 전류 소스 또는 비교기측 전압 소스를 이용하여 수행되는 DC 저항 변화 테스트이다.
타이밍 에러 수학식을 푸는 전술한 방법과 마찬가지로, 저항 및 구동기/비교 기 관계에 근거하여, 수학식 세트를 풀어(710), i) 구동기를 포함하는 테스트 시스템의 신호 경로에 의해 분배된 상대적 저항 및 ii) 비교기를 포함하는 테스트 시스템의 신호 경로에 의해 분배된 상대적 저항을 결정할 수 있다. DC 저항 변화를 결정하는 것은 유용한 것인데, 그 이유는, AC 타이밍 조정 테스트를 실행하기 전에, 신호 경로 콘택트 저항 변화를 아는 것이 바람직하기 때문이다.
본 발명에 따르면, 시스템의 복수의 구동기와 비교기 사이에 제 1 조정 유닛을 전기적으로 접속하고, AC 타이밍 조정 절차를 실행하여 제 1 세트의 관계 각각에 대한 타이밍 지연을 결정함으로써, 자동화된 회로 테스트 시스템을 조정할 수 있고, 제 2 조정 유닛을 복수의 구동기와 비교기 사이에 전기적으로 접속하고, AC 타이밍 조정 절차를 실행하여 제 2 세트의 관계 각각에 대한 타이밍 지연을 결정할 수 있으며, 타이밍 지연 및 구동기/비교기 관계에 근거하여 수학식 세트를 풀어, 구동기 및 비교기를 포함하는 테스트 시스템의 신호 경로에 의해 도입된 상대적 타이밍 에러를 결정할 수 있다.

Claims (20)

  1. 자동화된 회로 테스트 시스템(an automated circuit test system)을 조정하는 방법에 있어서,
    상기 테스트 시스템의 복수의 구동기와 비교기 사이에 제 1 조정 유닛을 전기적으로 접속하는 단계―상기 제 1 조정 유닛은 제 1 세트의 관계에 따라 상기 구동기와 비교기의 쌍을 접속하는 고정 배선 경로(fixed wiring path)를 포함함―와,
    상기 제 1 조정 유닛이 상기 복수의 구동기와 비교기 사이에 접속되는 동안, AC 타이밍 조정 절차를 실행하여, 상기 제 1 세트의 관계 각각에 대한 타이밍 지연을 결정하는 단계와,
    상기 복수의 구동기와 비교기 사이에 제 2 조정 유닛을 전기적으로 접속하는 단계―상기 제 2 조정 유닛은 제 2 세트의 관계에 따라 상기 구동기와 비교기의 쌍을 접속하는 고정 배선 경로를 포함함―와,
    상기 제 2 조정 유닛이 상기 복수의 구동기와 비교기 사이에 접속되는 동안, AC 타이밍 조정 절차를 실행하여, 상기 제 2 세트의 관계 각각에 대한 타이밍 지연을 결정하는 단계와,
    상기 타이밍 지연 및 구동기/비교기 관계에 근거하여 수학식 세트를 풀어, i) 상기 구동기를 포함하는 상기 테스트 시스템의 신호 경로에 의해 도입된 상대적 타이밍 에러 및 ii) 상기 비교기를 포함하는 상기 테스트 시스템의 신호 경로에 의해 도입된 상대적 타이밍 에러를 결정하는 단계를 포함하는
    자동화된 회로 테스트 시스템을 조정하는 방법.
  2. 제 1 항에 있어서,
    부분적으로, 상기 구동기들 중 하나를 포함하는 상기 신호 경로들 중 참조 경로(reference one)와 관련된 타이밍 에러를 디폴트 값으로 설정함으로써, 상기 수학식 세트를 푸는 자동화된 회로 테스트 시스템을 조정하는 방법.
  3. 제 2 항에 있어서,
    상기 디폴트 값은 0인 자동화된 회로 테스트 시스템을 조정하는 방법.
  4. 제 1 항에 있어서,
    부분적으로, 상기 비교기들 중 하나를 포함하는 상기 신호 경로들 중 참조 경로와 관련된 타이밍 에러를 디폴트 값으로 설정함으로써, 상기 수학식 세트를 푸는 자동화된 회로 테스트 시스템을 조정하는 방법.
  5. 제 4 항에 있어서,
    상기 디폴트 값은 0인 자동화된 회로 테스트 시스템을 조정하는 방법.
  6. 제 1 항에 있어서,
    로봇 시스템(robotic system)을 이용하여, 상기 복수의 구동기와 비교기 사이에 상기 조정 유닛들을 위치시키고, 상기 복수의 구동기와 비교기 사이로부터 상기 조정 유닛들을 제거하는 단계를 더 포함하는 자동화된 회로 테스트 시스템을 조정하는 방법.
  7. 자동화된 회로 테스트 시스템을 조정하는 시스템에 있어서,
    제 1 및 제 2 조정 유닛을 포함하되, 각각의 상기 조정 유닛은, i) 상기 조정 유닛을 상기 테스트 시스템의 복수의 구동기에 전기적으로 접속하는 다수의 구동기 콘택트를 갖는 구동기 인터페이스와, ii) 상기 조정 유닛을 상기 테스트 시스템의 복수의 비교기에 전기적으로 접속하는 다수의 비교기 콘택트를 갖는 비교기 인터페이스와, iii) 상기 조정 유닛의 구동기 콘택트 및 비교기 콘택트의 쌍을 접속하는 복수의 고정 배선 경로를 포함하며,
    상기 제 1 조정 유닛의 상기 고정 배선 경로는 제 1 세트의 관계에 따라 상기 제 1 조정 유닛의 구동기 및 비교기 콘택트의 쌍을 접속하고, 상기 제 2 조정 유닛의 상기 고정 배선 경로는 제 2 세트의 관계에 따라 상기 제 2 조정 유닛의 구 동기 및 비교기 콘택트의 쌍을 접속하는
    자동화된 회로 테스트 시스템을 조정하는 시스템.
  8. 제 7 항에 있어서,
    상기 조정 유닛들은 상기 고정 배선 경로가 증착되는 알루미나 기판을 포함하는 자동화된 회로 테스트 시스템을 조정하는 시스템.
  9. 제 8 항에 있어서,
    상기 고정 배선 경로는 박막 회로 트레이스(thin film circuit trace)인 자동화된 회로 테스트 시스템을 조정하는 시스템.
  10. 제 7 항에 있어서,
    상기 조정 유닛들은 PCB(printed circuit board)를 포함하는 자동화된 회로 테스트 시스템을 조정하는 시스템.
  11. 제 7 항에 있어서,
    상기 고정 배선 경로는 동축 케이블을 포함하는 자동화된 회로 테스트 시스템을 조정하는 시스템.
  12. 제 7 항에 있어서,
    상기 조정 유닛들은 상기 테스트 시스템이 상기 조정 유닛들을 이용하여 조정된 후에 상기 테스트 시스템에 의해 테스트될 실제 DUT(devices under test)에 맞도록 크기가 정해지는 자동화된 회로 테스트 시스템을 조정하는 시스템.
  13. 제 7 항에 있어서,
    상기 조정 유닛들은 상기 테스트 시스템이 상기 조정 유닛들을 이용하여 조정된 후에 상기 테스트 시스템에 의해 테스트될 웨이퍼에 맞는 형상으로 되는 자동화된 회로 테스트 시스템을 조정하는 시스템.
  14. 자동화된 회로 테스트 시스템을 조정하는 컴퓨터 프로그램에 있어서,
    제 1 조정 유닛이 상기 테스트 시스템의 복수의 구동기와 비교기 사이에 전기적으로 접속되는 동안, 제 1 AC 타이밍 조정 절차를 시작하는 코드―상기 제 1 조정 유닛은 제 1 세트의 관계에 따라 상기 구동기와 비교기의 쌍을 접속하는 고정 배선 경로를 포함하고, 상기 제 1 AC 타이밍 조정 절차는 상기 제 1 세트의 관계 각각에 대한 타이밍 지연을 결정함―와,
    제 2 조정 유닛이 상기 복수의 구동기와 비교기 사이에 전기적으로 접속되는 동안, 제 2 AC 타이밍 조정 절차를 시작하는 코드―상기 제 2 조정 유닛은 제 2 세트의 관계에 따라 상기 구동기와 비교기의 쌍을 접속하는 고정 배선 경로를 포함하고, 상기 제 2 AC 타이밍 조정 절차는 상기 제 2 세트의 관계 각각에 대한 타이밍 지연을 결정함―와,
    상기 타이밍 지연 및 구동기/비교기 관계에 근거하여 수학식 세트를 풀어, 상기 구동기들 사이의 상대적 타이밍 에러 및 상기 비교기들 사이의 상대적 타이밍 에러를 결정하도록 하는 코드를 포함하는
    컴퓨터 프로그램.
  15. 제 14 항에 있어서,
    상기 코드는, 부분적으로, 상기 구동기들 중 하나를 포함하는 상기 신호 경로들 중 참조 경로와 관련된 타이밍 에러를 디폴트 값으로 설정함으로써, 상기 수학식 세트를 푸는 컴퓨터 프로그램.
  16. 제 15 항에 있어서,
    상기 디폴트 값은 0인 컴퓨터 프로그램.
  17. 제 14 항에 있어서,
    상기 코드는, 부분적으로, 상기 비교기들 중 하나를 포함하는 상기 신호 경로들 중 참조 경로와 관련된 타이밍 에러를 디폴트 값으로 설정함으로써, 상기 수학식 세트를 푸는 컴퓨터 프로그램.
  18. 제 17 항에 있어서,
    상기 디폴트 값은 0인 컴퓨터 프로그램.
  19. 자동화된 회로 테스트 시스템을 조정하는 방법에 있어서,
    상기 테스트 시스템의 복수의 구동기와 비교기 사이에 제 1 조정 유닛을 전기적으로 접속하는 단계―상기 제 1 조정 유닛은 제 1 세트의 관계에 따라 상기 구동기와 비교기의 쌍을 접속하는 고정 배선 경로를 포함함―와,
    상기 제 1 조정 유닛이 상기 복수의 구동기와 비교기 사이에 접속되는 동안, 저항 체크를 실행하여, 상기 제 1 세트의 관계에 의해 정의된 신호 경로에 대한 저항을 결정하는 단계와,
    상기 복수의 구동기와 비교기 사이에 제 2 조정 유닛을 전기적으로 접속하는 단계―상기 제 2 조정 유닛은 제 2 세트의 관계에 따라 상기 구동기와 비교기의 쌍을 접속하는 고정 배선 경로를 포함함―와,
    상기 제 2 조정 유닛이 상기 복수의 구동기와 비교기 사이에 접속되는 동안, 저항 체크를 실행하여, 상기 제 2 세트의 관계에 의해 정의된 신호 경로에 대한 저항을 결정하는 단계와,
    상기 저항 및 구동기/비교기 관계에 근거하여 수학식 세트를 풀어, i) 상기 구동기를 포함하는 상기 테스트 시스템의 신호 경로에 의해 분배된 상대적 저항 및 ii) 상기 비교기를 포함하는 상기 테스트 시스템의 신호 경로에 의해 분배된 상대적 저항을 결정하는 단계를 포함하는
    자동화된 회로 테스트 시스템을 조정하는 방법.
  20. 제 19 항에 있어서,
    부분적으로, i) 상기 구동기들 중 하나를 포함하는 상기 신호 경로들 중 참조 경로와 관련된 저항을 디폴트 값으로 설정하고, ii) 상기 비교기들 중 하나를 포함하는 상기 신호 경로들 중 참조 경로와 관련된 저항을 디폴트 값으로 설정함으로써, 상기 수학식 세트를 푸는 자동화된 회로 테스트 시스템을 조정하는 방법.
KR1020060057295A 2005-06-27 2006-06-26 자동화된 회로 테스트 시스템을 조정하는 방법, 시스템 및컴퓨터 프로그램 KR20070000349A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/168,033 US7281181B2 (en) 2005-06-27 2005-06-27 Systems, methods and computer programs for calibrating an automated circuit test system
US11/168,033 2005-06-27

Publications (2)

Publication Number Publication Date
KR20060136319A true KR20060136319A (ko) 2007-01-02
KR20070000349A KR20070000349A (ko) 2007-01-02

Family

ID=37545179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060057295A KR20070000349A (ko) 2005-06-27 2006-06-26 자동화된 회로 테스트 시스템을 조정하는 방법, 시스템 및컴퓨터 프로그램

Country Status (7)

Country Link
US (1) US7281181B2 (ko)
JP (1) JP2007010657A (ko)
KR (1) KR20070000349A (ko)
CN (1) CN1892246B (ko)
DE (1) DE102006021766A1 (ko)
MY (1) MY143160A (ko)
TW (1) TWI393911B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE505734T1 (de) * 2007-08-22 2011-04-15 Verigy Pte Ltd Singapore Chipprüfvorrichtung und verfahren zum bereitstellen von timinginformationen
US20120262147A1 (en) * 2011-04-14 2012-10-18 Good Way Technology Co., Ltd Method for compensating timing offset in calibration of AC voltage level switching in relay and computer program product thereof
US8692538B2 (en) * 2011-06-09 2014-04-08 Teradyne, Inc. Test equipment calibration
CN103513208B (zh) * 2012-06-29 2016-06-29 中国船舶重工集团公司第七0九研究所 一种皮秒级集成电路测试系统总定时偏差校准的误差补偿方法
TWI510915B (zh) * 2014-05-28 2015-12-01 Univ Nat Central Computer automated test system and test methods, recording media and program products
CN104391263A (zh) * 2014-10-09 2015-03-04 中国船舶重工集团公司第七0九研究所 电路板故障诊断自动测试系统现场校准装置
GB2545496B (en) 2015-12-18 2020-06-03 Teraview Ltd A Test System
CN106411423A (zh) * 2016-10-18 2017-02-15 武汉中原电子集团有限公司 基于互联网vhf 频段跳频电台检测设备的校准方法和平台
CN110716120B (zh) * 2018-07-12 2021-07-23 澜起科技股份有限公司 芯片自动测试设备的通道延时偏差的校准方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0862308A (ja) * 1994-08-22 1996-03-08 Advantest Corp 半導体試験装置の測定信号のタイミング校正方法及びその回路
US6192496B1 (en) * 1997-11-26 2001-02-20 Agilent Technologies, Inc. System for verifying signal timing accuracy on a digital testing device
JPH11190760A (ja) * 1997-12-26 1999-07-13 Advantest Corp 半導体試験装置
US6105157A (en) * 1998-01-30 2000-08-15 Credence Systems Corporation Salphasic timing calibration system for an integrated circuit tester
US6553529B1 (en) * 1999-07-23 2003-04-22 Teradyne, Inc. Low cost timing system for highly accurate multi-modal semiconductor testing
KR100402653B1 (ko) * 1999-08-16 2003-10-22 가부시키가이샤 아드반테스트 Ｉｃ 시험장치의 타이밍 교정방법 및 그 교정방법을이용한 교정기능을 갖는 ｉｃ 시험장치
JP2001215261A (ja) * 2000-02-03 2001-08-10 Advantest Corp 半導体デバイス試験装置のタイミング校正装置
JP4291494B2 (ja) * 2000-04-04 2009-07-08 株式会社アドバンテスト Ｉｃ試験装置のタイミング校正装置
US6622103B1 (en) * 2000-06-20 2003-09-16 Formfactor, Inc. System for calibrating timing of an integrated circuit wafer tester
JP2002040108A (ja) * 2000-07-27 2002-02-06 Advantest Corp 半導体デバイス試験装置のタイミング校正方法・半導体デバイス試験装置
CN1199049C (zh) * 2001-02-16 2005-04-27 株式会社爱德万测试 集成电路测试装置的定时校正方法及其装置
WO2002068976A1 (fr) * 2001-02-27 2002-09-06 Advantest Corporation Procede de mesure de temps de propagation et equipement d'essai
CN100573176C (zh) * 2001-06-07 2009-12-23 株式会社艾德温特斯特 半导体试验装置的校准方法
US6831473B2 (en) * 2002-06-25 2004-12-14 Teradyne, Inc. Ring calibration apparatus and method for automatic test equipment
US6804620B1 (en) * 2003-03-21 2004-10-12 Advantest Corporation Calibration method for system performance validation of automatic test equipment
JP4313799B2 (ja) * 2003-09-09 2009-08-12 株式会社アドバンテスト キャリブレーション用比較回路
US6979996B2 (en) * 2003-09-15 2005-12-27 International Business Machines Corporation Apparatus and method for automatic elimination of round-trip delay errors induced by automatic test equipment calibration
US7120840B1 (en) * 2004-02-06 2006-10-10 Credence Systems Corporation Method and system for improved ATE timing calibration at a device under test

Similar Documents

Publication Publication Date Title
US7472321B2 (en) Test apparatus for mixed-signal semiconductor device
KR20060136319A (ko) 자동화된 회로 테스트 시스템을 조정하는 방법, 시스템 및컴퓨터 프로그램
KR20070000349A (ko) 자동화된 회로 테스트 시스템을 조정하는 방법, 시스템 및컴퓨터 프로그램
CN110268277B (zh) 用于印刷电路板的功能性测试器，以及相关的系统和方法
CN107850642B (zh) 用于校准自动化测试设备的mem继电器组件
US8326565B2 (en) Chip tester, method for providing timing information, test fixture set, apparatus for post-processing propagation delay information, method for post-processing delay information, chip test set up and method for testing devices under test
JP2009204329A (ja) 回路ボード検査システム及び検査方法
EP1283423A1 (en) Timing calibration and timing calibration verification of electronic circuit testers
US8446164B2 (en) Semiconductor device test system having high fidelity tester access fixture (HIFIX) board
KR100518546B1 (ko) 집적회로 패키지를 테스트하기 위한 테스트 보드 및 이를이용한 테스터 보정방법
GB2293887A (en) Calibration board for an electronic circuit tester
US7495464B2 (en) Inspection device of a semiconductor device
JP2003098222A (ja) 検査用基板、検査装置及び半導体装置の検査方法
TWI396855B (zh) 被測試元件、測試裝置及測試方法
JP2010139442A (ja) 試験装置および診断方法
JP2001272440A (ja) パルス送出タイミング較正方法および装置
KR102179245B1 (ko) 검사용 웨이퍼 및 시험 시스템
JP5154196B2 (ja) 回路基板検査装置
JPH11190760A (ja) 半導体試験装置
JP2009288064A (ja) 半導体試験装置及び方法
EP1041389A1 (en) System and method for characterising a test fixture
JP2809304B2 (ja) Ｉｃ試験装置の検査装置
CN116413578A (zh) 一种集成电路测试系统
JP5135611B2 (ja) テスト装置
JP5202401B2 (ja) 試験装置およびキャリブレーション方法