CN116413578A - 一种集成电路测试系统 - Google Patents
一种集成电路测试系统 Download PDFInfo
- Publication number
- CN116413578A CN116413578A CN202211450367.4A CN202211450367A CN116413578A CN 116413578 A CN116413578 A CN 116413578A CN 202211450367 A CN202211450367 A CN 202211450367A CN 116413578 A CN116413578 A CN 116413578A
- Authority
- CN
- China
- Prior art keywords
- calibration unit
- drivers
- comparators
- integrated circuit
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 41
- 230000008878 coupling Effects 0.000 claims abstract description 7
- 238000010168 coupling process Methods 0.000 claims abstract description 7
- 238000005859 coupling reaction Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims abstract description 5
- 230000006978 adaptation Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种集成电路测试系统，包括：功能测试模块，具有多个测试单元，测试单元包括驱动器，用于执行功能测试；直流测试模块，具有电流输出端子和高阻抗电阻；第一校准单元，设置在多个驱动器和比较器之间；所述第一校准单元包括根据第一组连接关系来耦合所述驱动器和比较器的对的固定接线路径，当所述第一校准单元被耦合在所述多个驱动器和比较器之间时执行AC定时校准过程，从而确定针对所述第一组连接关系中的每一个的定时延迟。
Description
技术领域
本发明属于集成电路技术领域，尤其涉及一种集成电路测试系统。
背景技术
在制造电气设备之前，通常先要测试设备，以确定其是否是按设计构建或工作的。通常，该测试由自动电路测试系统。
为了使测试系统的结果有意义，系统需要被校准。就是说，测试系统在测试期间可能引入的固有系统误差必须被量化，并且由经校准的比较器读取的信号可以与预期信号相比较以确定它们之间的偏离。一般使用驱动器和比较器在内的经校准的测试头顺序耦合到测试系统的每个信号引脚。但是这样机械公差难以维持，且信号会导致衰减。
发明内容
为了解决相关技术中的问题，本申请提供了一种集成电路测试系统可以保证信号强度，提高校准精度。
技术方案如下：
一种集成电路测试系统，包括：
功能测试模块，具有多个测试单元，测试单元包括驱动器，用于执行功能测试；
直流测试模块，具有电流输出端子和高阻抗电阻；
第一校准单元，设置在多个驱动器和比较器之间；
所述第一校准单元包括根据第一组连接关系来耦合所述驱动器和比较器的对的固定接线路径，当所述第一校准单元被耦合在所述多个驱动器和比较器之间时执行AC定时校准过程，从而确定针对所述第一组连接关系中的每一个的定时延迟；
第二校准单元，所述第二校准单元包括根据第二组连接关系来耦合所述驱动器和比较器的对的固定接线路径。
进一步地，方程组是通过将与信号路径中包括所述驱动器之一的一条参考路径相关联的定时误差设置为缺省值来部分地求解的。
进一步地，还包括利用机器人系统将所述第一校准单元和所述第二校准单元放置在所述多个驱动器和比较器之间，以及从所述多个驱动器和比较器之间移除所述第一校准单元和所述第二校准单元。
进一步地，所述直流测试模块包括保护子模块和保护电阻，所述保护电阻分别与所述第一校准单元和所述第二校准单元。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本发明。
具体实施方式
一种集成电路测试系统，包括：
功能测试模块，具有多个测试单元，测试单元包括驱动器，用于执行功能测试；
直流测试模块，具有电流输出端子和高阻抗电阻；
第一校准单元，设置在多个驱动器和比较器之间；
所述第一校准单元包括根据第一组连接关系来耦合所述驱动器和比较器的对的固定接线路径，当所述第一校准单元被耦合在所述多个驱动器和比较器之间时执行AC定时校准过程，从而确定针对所述第一组连接关系中的每一个的定时延迟；
所述第二校准单元包括根据第二组连接关系来耦合所述驱动器和比较器的对的固定接线路径。
方程组是通过将与信号路径中包括所述驱动器之一的一条参考路径相关联的定时误差设置为缺省值来部分地求解的。
还包括利用机器人系统将所述第一校准单元和所述第二校准单元放置在所述多个驱动器和比较器之间，以及从所述多个驱动器和比较器之间移除所述第一校准单元和所述第二校准单元。
所述直流测试模块包括保护子模块和保护电阻，所述保护电阻分别与所述第一校准单元和所述第二校准单元。
本领域技术人员在考虑说明书及实践这里发明的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未发明的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由所附的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。
Claims (4)
1.一种集成电路测试系统，其特征在于，包括：
功能测试模块，具有多个测试单元，测试单元包括驱动器，用于执行功能测试；
直流测试模块，具有电流输出端子和高阻抗电阻；
第一校准单元，设置在多个驱动器和比较器之间；
所述第一校准单元包括根据第一组连接关系来耦合所述驱动器和比较器的对的固定接线路径，当所述第一校准单元被耦合在所述多个驱动器和比较器之间时执行AC定时校准过程，从而确定针对所述第一组连接关系中的每一个的定时延迟；
第二校准单元，所述第二校准单元包括根据第二组连接关系来耦合所述驱动器和比较器的对的固定接线路径。
2.根据权利要求1所述的集成电路测试系统，其特征在于，方程组是通过将与信号路径中包括所述驱动器之一的一条参考路径相关联的定时误差设置为缺省值来部分地求解的。
3.根据权利要求1所述的集成电路测试系统，其特征在于，还包括利用机器人系统将所述第一校准单元和所述第二校准单元放置在所述多个驱动器和比较器之间，以及从所述多个驱动器和比较器之间移除所述第一校准单元和所述第二校准单元。
4.根据权利要求1所述的集成电路测试系统，其特征在于，所述直流测试模块包括保护子模块和保护电阻，所述保护电阻分别与所述第一校准单元和所述第二校准单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211450367.4A CN116413578A (zh) | 2022-11-19 | 2022-11-19 | 一种集成电路测试系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211450367.4A CN116413578A (zh) | 2022-11-19 | 2022-11-19 | 一种集成电路测试系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116413578A true CN116413578A (zh) | 2023-07-11 |
Family
ID=87057046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211450367.4A Withdrawn CN116413578A (zh) | 2022-11-19 | 2022-11-19 | 一种集成电路测试系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116413578A (zh) |
-
2022
- 2022-11-19 CN CN202211450367.4A patent/CN116413578A/zh not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7472321B2 (en) | Test apparatus for mixed-signal semiconductor device | |
| US7281181B2 (en) | Systems, methods and computer programs for calibrating an automated circuit test system | |
| KR101910024B1 (ko) | 테스트 장비 교정 | |
| JP2009204329A (ja) | 回路ボード検査システム及び検査方法 | |
| JP2007010477A (ja) | 集積回路及び回路ボード | |
| US20150212186A1 (en) | Method of calibrating and operating testing system | |
| CN109813992B (zh) | 连通性测试方法 | |
| US7348784B2 (en) | Error factor acquisition device, method, program, and recording medium | |
| CN116413578A (zh) | 一种集成电路测试系统 | |
| US7855571B2 (en) | Testing circuit board for preventing tested chip positions from being wrongly positioned | |
| JPH10150082A (ja) | 半導体試験装置 | |
| CN115980544A (zh) | 一种集成电路温度测试系统 | |
| CN115792567A (zh) | 一种自动校准的集成电路测试系统 | |
| CN116256612A (zh) | 一种集成电路模拟测试系统 | |
| CN112014643B (zh) | 一种集成电路精确测试小电阻的方法 | |
| CN115932538A (zh) | 一种精度更高的集成电路测试系统 | |
| US5020010A (en) | Method for preparing and evaluating measurement specificatons for an electronic circuit | |
| CN116243136A (zh) | 一种集成电路掩膜测试系统 | |
| CN116203382A (zh) | 一种集成电路保护测试系统 | |
| CN211123130U (zh) | 一种耐压测试装置 | |
| US20090256582A1 (en) | Test circuit board | |
| CN115963380A (zh) | 一种集成电路虚拟测试系统 | |
| CN115825695A (zh) | 一种集成电路快捷测试系统 | |
| JPH11190760A (ja) | 半導体試験装置 | |
| CN212459794U (zh) | 一种具有通道测试功能的探针卡 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20230711 |
|
| WW01 | Invention patent application withdrawn after publication |