TWI393911B - 用以校準自動化電路測試系統之方法 - Google Patents
用以校準自動化電路測試系統之方法 Download PDFInfo
- Publication number
- TWI393911B TWI393911B TW095106077A TW95106077A TWI393911B TW I393911 B TWI393911 B TW I393911B TW 095106077 A TW095106077 A TW 095106077A TW 95106077 A TW95106077 A TW 95106077A TW I393911 B TWI393911 B TW I393911B
- Authority
- TW
- Taiwan
- Prior art keywords
- calibration unit
- test system
- comparators
- drivers
- driver
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本發明係有關於用於校準自動化電路測試系統之系統、方法及電腦程式。
於電氣元件(包括諸如電路板、積體電路或單晶片系統(SOC)之系統或構件)之製造及/或分銷之前,元件典型經測試來測定其是否如所設計般建置或具有如所設計的功能。經常,此項測試係藉自動化電路測試系統(也稱作為自動化測試設備(ATE))來進行。
為了讓測試系統的結果有意義,系統必須經過校準換言之,必須量化在測試期間可能導入的測試系統固有的系統誤差。
為了決定測試系統的固有系統誤差的特徵,一個經過校準的驅動器可循序耦接至該系統的各個測試信號比較器。由經過校準的驅動器所初始化的測試信號隨後可由各個比較器讀取;由比較器所讀取的信號可與期望的信號相比較來測定其中的偏差。同理,經校準的比較器可循序耦接至系統的各個驅動器。由驅動器所初始化的測試信號隨後由經過校準的比較器讀取;由經過校準的比較器讀取的信號可與期望的信號比較來測定其偏差。
為了使用前述方法來決定測試系統的固有系統誤差的特徵,系統的驅動器和比較器必須各自探測來連接至經過校準的驅動器或比較器。一種進行此種探測之方法係透過機器人,機器人循序耦接包括一驅動器和一比較器的經校準的測試頭至該測試系統的各個信號接腳。但此種機器人的價格不菲,難以維持其機械容差。
另一項進行測試系統的信號接腳的探測之方法係透過轉發信號選擇器。換言之,經校準的驅動器或比較器可循序切換而與系統的驅動器和比較器各自接觸。但轉發信號選擇器可能造成信號的降級,造成系統校準的困難,特別於高頻交流時序校準期間的校準的困難。
於一個實施例中,一種校準一自動化電路測試系統之方法包含電耦接一第一校準單元於該測試系統的多個驅動器與多個比較器間。該第一校準單元包含固定佈線路徑,該固定佈線路徑係根據一第一關係集合來耦接成對的驅動器與比較器。當該第一校準單元係耦接於多個驅動器與多個比較器間時,執行交流(AC)時序校準程序來測定該第一關係集合各自的時序延遲。然後一第二校準單元係電耦接於該等多個驅動器與多個比較器間。該第二校準單元包含固定佈線路徑,該固定佈線路徑係根據一第二關係集合來耦接成對的驅動器與比較器。當該第二校準單元係耦接於多個驅動器與多個比較器間時,執行交流(AC)時序校準程序來測定該第二關係集合各自的時序延遲。最後,基於該等時序延遲和驅動器/比較器關係,解出一方程式集合來測定1)由該測試系統之包括該等驅動器之信號路徑所導入之相對時序誤差,以及2)由該測試系統之包括該等比較器之信號路徑所導入之相對時序誤差。
於第二實施例中,一種校準一自動化電路測試系統用之系統包含第一校準單元和第二校準單元。各個校準單元包含1)一驅動器介面,其具有多個驅動器接點來電耦接該校準單元至該測試系統之多個驅動器,2)一比較器介面,其具有多個比較器接點來電耦接該校準單元至該測試系統之多個比較器,以及3)多個固定佈線路徑其係耦接該校準單元之成對的驅動器接點和比較器接點。第一校準單元之固定佈線路徑係根據一第一關係集合來耦接該校準單元之成對的驅動器接點和比較器接點,以及第二校準單元之固定佈線路徑係根據一第二關係集合來耦接該第二校準單元之成對的驅動器接點和比較器接點。
於第三實施例中,一種校準一自動化電路測試系統之方法包含電耦接一第一校準單元於該測試系統的多個驅動器與多個比較器間。該第一校準單元包含固定佈線路徑,該固定佈線路徑係根據一第一關係集合來耦接成對的驅動器與比較器。當該第一校準單元係耦接於多個驅動器與多個比較器間時,執行電阻檢驗來測定由該等第一關係集合對信號路徑所界定之電阻。然後一第二校準單元係電耦接於該等多個驅動器與多個比較器間。該第二校準單元包含固定佈線路徑,該固定佈線路徑係根據一第二關係集合來耦接成對的驅動器與比較器。當該第二校準單元係耦接於多個驅動器與多個比較器間時,執行電阻檢驗來測定由該等第二關係集合對信號路徑所界定之電阻。最後,基於該等電阻和驅動器/比較器關係,解出一方程式集合來測定1)由該測試系統之包括該等驅動器之信號路徑所提供之相對電阻,以及2)由該測試系統之包括該等比較器之信號路徑所提供之相對電阻。
也揭示其它實施例。
本發明之具體實施例係舉例說明於附圖,附圖者:第1圖顯示校準自動化電路測試系統之第一方法實例;第2-5圖顯示於執行第1圖所示方法期間,當第一校準單元和第二校準單元係耦接於其驅動器與其比較器間時,形成於一測試系統之驅動器與比較器間之各種關係;第6圖顯示於第2圖及第4圖所示之校準單元之形式實例;以及第7圖顯示校準自動化電路測試系統之第二方法實例。
第1圖顯示校準自動化電路測試系統之方法100之實例。方法100始於第一校準單元200(第2圖)電耦接102與測試系統218的多個驅動器202、204、206、208與多個比較器210、212、214、216間。如第2圖所示,第一校準單元200包含根據第一關係集合來耦接成對驅動器202-208與比較器210-216之固定佈線路徑220、222、224、226。舉例言之,顯示此等關係包括驅動器202與比較器210間之串聯(包括耦接於驅動器202與比較器210間之自動化電路測試系統之任何佈線路徑、切換電路及其它元件、其探測卡及其測試容座)。類似驅動器202與比較器210間的串聯,第一校準單元200可於驅動器204與比較器212間、驅動器206與比較器214間、以及驅動器208與比較器216間形成串聯。
以第一校準單元200為定位,執行第一AC時序校準程序104來測定第一關係集合各自的時序延遲。
於進行第一AC時序校準程序後,於第二校準單元300(第3圖)耦接106於多個驅動器202-208與多個比較器210-216間。如第3圖所示,第二校準單元300包含根據第二關係集合來耦接成對驅動器202-208與比較器210-216之固定佈線路徑302、304、306、308(例如驅動器204與比較器212間、驅動器206與比較器214間、以及驅動器208與比較器216間之串聯)。以第二校準單元300定位,執行第二AC時序校準程序108,來測定第二關係集合各自之時序延遲。
於進行第一和第二AC時序校準程序後,基於時序延遲和驅動器/比較器關係,解出方程式集合110。藉此方式,可測定1)由測試系統之包括驅動器202-208之信號路徑所導入的相對時序延遲(例如時序延遲A1、A2、A3及A4),以及2)由測試系統之包括比較器210-216之信號路徑所導入的相對時序延遲(例如時序延遲B1、B2、B3及B4)。
舉例言之,第一AC時序校準程序包含透過第一校準單元200來經由驅動器202-208產生多個測試信號以及經由比較器210-216而捕捉測試信號。藉此方式,假設由第一校準單元200所導入的任何延遲為可忽略,可對時序誤差A1-A4及B1-B4所表示的路徑獲得時序延遲集合T1 1
、T2 2
、T3 3
及T4 4
如後:T1 1
=A1+B1 T2 2
=A2+B2 T3 3
=A3+B3 T4 4
=A4+B4 (1)
也舉例言之,第二AC時序校準程序包含透過第二校準單元300來經由驅動器202-208產生多個測試信號以及經由比較器210-216而捕捉測試信號。藉此方式,假設由第二校準單元300所導入的任何延遲為可忽略,可對時序誤差A1-A4及B1-B4所表示的路徑獲得時序延遲集合T1 2
、T2 3
、T3 4
及T4 1
如後:T1 2
=A1+B2 T2 3
=A2+B3 T3 4
=A3+B4 T4 1
=A4+B1 (2)
欲解出前述方程式,來測定由包括驅動器202-208之測試系統的信號路徑所導入的相對時序誤差,第二方程式集合(2)可從第一方程式集合(1)中扣除來導出時序誤差Ta
、Tb
、Tc
及Td
:Ta
=T2 2
-T1 2
=A2+B2-(A1+B2)=A2-A1;A2=Ta
+A1 Tb
=T3 3
-T2 3
=A3+B3-(A2+B3)=A3-A2;A3=Tb
+A2 Tc
=T4 4
-T3 4
=A4+B4-(A3+B4)=A4-A3;A4=Tc
+A3 Td
=T1 1
-T4 1
=A1+B1-(A4+B1)=A1-A4;A1=Td
+A4 (3)
現在,經由設定信號路徑之一參考路徑相關聯的時序誤差為內設值(例如經由設定時序誤差A1為零),可解出前述方程式如後,來測定由驅動器端信號路徑所導入的相對時序誤差:A2=Ta
+A1=Ta
+0=Ta
A3=Tb
+A2=Tb
+Ta
A4=Tc
+A3=Tc
+Tb
+Ta
A1=Td
+A4=Td
+Tc
+Tb
+Ta
(4)
給定前述時序誤差(A1-A4),可對自動化電路測試系統作適當調整,或可儲存適當校準因數,讓其可施用至自動化電路測試系統所獲得的任何測量值。
方程式集合(1)和(2)也可解出來測定由包括比較器210-216之測試系統之信號路徑所導入的相對時序誤差。第二方程式集合(2)減第一方程式集合(1),獲得時序誤差T1
、T2
、T3
和T4
:T1
=T1 2
-T1 1
=A1+B2-(A1+B1)=B2-B1;B2=T1
+B1 T2
=T2 3
-T2 2
=A2+B3-(A2+B2)=B3-B2;B3=T2
+B2 T3
=T3 4
-T3 3
=A3+B4-(A3+B3)=B4-B3;B4=T3
+B3 T4
=T4 1
-T4 4
=A4+B1-(A4+B4)=B1-B4;B1=T4
+B4 (5)
現在,經由設定信號路徑之一參考路徑相關聯的時序誤差為內設值(例如經由設定時序誤差B1為零),可解出前述方程式如後,來測定由比較器端信號路徑所導入的相對時序誤差:B2=T1
+B1=T1
+0=T1
B3=T2
+B2=T2
+T1
B4=T3
+B3=T3
+T2
+T1
B1=T4
+B4=T4
+T3
+T2
+T1
(6)
給定前述時序誤差(B1-B4),可對自動化電路測試系統作適當調整,或可儲存適當校準因數,讓其可施用至自動化電路測試系統所獲得的任何測量值。
若自動化電路測試系統包含多個信號接腳,其各自係連接於驅動器和比較器二者202/408、204/410、206/412、208/414、400/210、402/212、404/214、406/216,第一和第二校準單元200、300也可用來校準第4圖和第5圖所示之驅動器/比較器關係。換言之,以第一校準單元200安置為如第4圖所示,可執行第三AC時序校準程序來獲得路徑之時序誤差集合T1 - 1
、T2 - 2
、T3 - 3
及T4 - 4
,以時序誤差C1-C4和D1-D4表示如後:T1 - 1
=C1+D1 T2 - 2
=C2+D2 T3 - 3
=C3+D3 T4 - 4
=C4+D4 (7)
同理,以第二校準單元300安置為如第5圖所示,可執行第四AC時序校準程序來獲得路徑之時序誤差集合T1 - 2
、T2 - 3
、T3 - 4
及T4 - 1
,以時序誤差C1-C4和D1-D4表示如後:T1 - 2
=C1+D2 T2 - 3
=C2+D3 T3 - 4
=C3+D4 T4 - 1
=C4+D1 (8)
方程式集合(7)和(8)隨後也可以類似方程式集合(1)和(2)之方式解出。
於另一個實施例中,第4圖和第5圖所示驅動器400-406和比較器408-414可使用分開校準單元集合來測試。
較佳,方法100係於包含密碼(例如指令順序)來執行其各個步驟之一電腦程式具體實施。密碼可儲存於任一個或多個電腦可讀取媒體,包括例如固定式或活動式記憶體或碟片。於若干情況下,電腦程式可藉校準的自動化電路測試系統218執行。於其它情況下,部分或全部電腦程式可由連接至測試系統218的一部或多部電腦執行,因而控制測試系統218的操作。
舉例言之,第6圖顯示第一校準單元200之進一步細節。如圖所示,校準單元200可包含驅動器介面600,其具有多個驅動器接點602、604、606、608來電耦接校準單元200至測試系統的多個驅動器。校準單元200也包含比較器介面610,其具有多個接點612、614、616、618用來電耦接校準單元200至測試系統的多個比較器。校準單元200也包含多個固定佈線路徑220-226,其耦接校準單元的成對驅動器接點和比較器接點602/612、604/614、606/616、608/618。
於一個實施例中,校準單元200包含固定佈線路徑沉積於其上(或其內)或形成於其上(或其內)之一基材。舉例言之,校準單元200可包含薄膜電路線跡沉積於其上的鋁氧(Al2
O3
)基材。或者例如,校準單元200可包含電路線跡形成於其上(或其內)的印刷電路板(PCB)基材。另外,校準單元200可包含同軸纜線等附接之基材。但於任一種情況下,固定佈線路徑可去除可能造成信號降級或將誤差導入校準程序之機械轉發構件或主動半導體構件。
於一個實施例中,校準單元200、300之尺寸係模擬實際待測元件(DUT)的尺寸,該DUT將於測試系統使用校準單元200、300校準後,藉該測試系統進行測試。於某些情況下,如此表示校準單元200、300可成形為模擬藉該測試系統測試的晶圓(換言之,若該測試系統將用來作晶圓測試)。若校準單元200、300充分模擬欲藉一測試系統測試的DUT,則可採用機器人系統來放置校準單元於測試系統或由其中移開。
第二校準單元300的組成結構可類似第一校準單元200,唯一的差異為第一校準單元之固定佈線路徑係以第一關係集合耦接該校準單元的成對驅動器接點和比較器接點,以及第二校準單元之固定佈線路徑係以第二關係集合耦接該第二校準單元的成對驅動器接點和比較器接點。
此處所述方法及裝置就一方面而言其優點在於,允許於系統的測試容座校準自動化電路測試系統。於高頻AC時序校準期間,測試系統的探測卡和測試容座的阻抗為最顯著的時序誤差來源。多種先前校準方法皆未曾考慮探測卡和測試容座時序誤差。
可由部分或全部本文所述方法及裝置所提供之另一項優點為免除需要連接經過校準的驅動器或比較器至一測試系統的各個且每個信號接腳。反而少至二通道可連接至參考通道,全部其它通道之時序誤差可以相對方式計算。
此處揭示之方法及裝置也可用來縮短AC時序校準時間與降低校準成本。舉例言之,無需重新定位機器人手臂來探測一測試系統的各個與每個信號接腳。同時,比較1)機器人成本,或2)含有主動機械構件或主動半導體構件之轉發信號選擇器成本,第一和第二校準單元的製造成本為極低。
本文揭示之方法也提供良好可信度,原因在於並無任何主動構件可能故障。
除了AC時序校準之外,本文揭示之方法及裝置具有其它用途。舉例言之,第7圖顯示用來校準自動化電路測試系統之第二方法700實例。於方法700中,當第一校準單元200係耦接702於測試系統的驅動器與比較器間時,執行電阻檢驗704。藉此方式,可測定與由第一校準單元200之佈線關係所界定之信號路徑相應的多個電阻。當第二校準單元300係耦接706於測試系統的驅動器與比較器間時可執行第二電阻檢驗708。藉此方式可測定與由第二校準單元300之佈線關係所界定的信號路徑相應的多個電阻。於一個實施例中,電阻檢驗為直流(DC)電阻變化測試,該等測試係使用測試系統的DC參數測試單元(PMU)之驅動器端電流源或比較器端電壓源來進行。
類似時序誤差方程式之解出方式(參考前文),基於電阻和驅動器/比較器關係可解出一方程式集合710來測定i)由該測試系統之包括該等驅動器之信號路徑所提供之相對電阻,以及ii)由該測試系統之包括該等比較器之信號路徑所提供之相對電阻。由於執行AC時序校準測試前期望知曉信號路徑接點電阻變化,故測定直流電阻變化有其用途。
100‧‧‧方法
102-110‧‧‧動作方塊
200‧‧‧第一校準單元
202-208‧‧‧驅動器
210-216‧‧‧比較器
218‧‧‧測試系統
220-226‧‧‧固定佈線路徑
300‧‧‧第二校準單元
302-308...固定佈線路徑
400-406...驅動器
408-414...比較器
600...驅動器介面
602-608...驅動器接點
610...比較器介面
612-618...比較器接點
700...方法
702-710...動作方塊
第1圖顯示校準自動化電路測試系統之第一方法實例;第2-5圖顯示於執行第1圖所示方法期間,當第一校準單元和第二校準單元係耦接於其驅動器與其比較器間時,形成於一測試系統之驅動器與比較器間之各種關係;第6圖顯示於第2圖及第4圖所示之校準單元之形式實例;以及第7圖顯示校準自動化電路測試系統之第二方法實例。
100...方法
102-110...動作方塊
Claims (2)
- 一種用以校準一自動化電路測試系統之方法,其包含:電耦接一第一校準單元於該測試系統之多個驅動器與多個比較器間,該第一校準單元包含耦接該等驅動器和該等比較器之固定佈線路徑,用以形成在一第一集合之驅動器與比較器對間的一第一集合信號路徑;當該第一校準單元係耦接於該等多個驅動器與多個比較器間時,執行一電阻檢驗,藉此判定於該第一集合信號路徑之電阻;電耦接一第二校準單元於該等多個驅動器與多個比較器間,該第二校準單元包含耦接該等驅動器和該等比較器之固定佈線路徑,用以形成在一第二集合之驅動器與比較器對間的一第二集合信號路徑;當該第二校準單元係耦接於該等多個驅動器與多個比較器間時,執行一電阻檢驗,藉此判定於該第二集合信號路徑之電阻;以及基於該等電阻和該第一與第二集合之驅動器與比較器對解出一方程式集合,來判定i)經由包括該等驅動器之該測試系統之信號路徑所提供之相對電阻,以及ii)經由包括該等比較器之該測試系統之信號路徑所提供之相對電阻。
- 如申請專利範圍第1項之方法,其中該方程式集合係部分經由以下步驟解出:i)設定與包括該等驅動器之一的該等信號路徑之一的一參考路徑相關聯之電阻為內設 值,以及ii)設定與包括該等比較器之一的該等信號路徑之一的一參考路徑相關聯之電阻為內設值。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/168,033 US7281181B2 (en) | 2005-06-27 | 2005-06-27 | Systems, methods and computer programs for calibrating an automated circuit test system |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200700760A TW200700760A (en) | 2007-01-01 |
TWI393911B true TWI393911B (zh) | 2013-04-21 |
Family
ID=37545179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095106077A TWI393911B (zh) | 2005-06-27 | 2006-02-23 | 用以校準自動化電路測試系統之方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7281181B2 (zh) |
JP (1) | JP2007010657A (zh) |
KR (1) | KR20070000349A (zh) |
CN (1) | CN1892246B (zh) |
DE (1) | DE102006021766A1 (zh) |
MY (1) | MY143160A (zh) |
TW (1) | TWI393911B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE602007013954D1 (de) * | 2007-08-22 | 2011-05-26 | Verigy Pte Ltd Singapore | Chipprüfvorrichtung und verfahren zum bereitstellen von timinginformationen |
US20120262147A1 (en) * | 2011-04-14 | 2012-10-18 | Good Way Technology Co., Ltd | Method for compensating timing offset in calibration of AC voltage level switching in relay and computer program product thereof |
US8692538B2 (en) * | 2011-06-09 | 2014-04-08 | Teradyne, Inc. | Test equipment calibration |
CN103513208B (zh) * | 2012-06-29 | 2016-06-29 | 中国船舶重工集团公司第七0九研究所 | 一种皮秒级集成电路测试系统总定时偏差校准的误差补偿方法 |
TWI510915B (zh) * | 2014-05-28 | 2015-12-01 | Univ Nat Central | Computer automated test system and test methods, recording media and program products |
CN104391263A (zh) * | 2014-10-09 | 2015-03-04 | 中国船舶重工集团公司第七0九研究所 | 电路板故障诊断自动测试系统现场校准装置 |
GB2545496B (en) | 2015-12-18 | 2020-06-03 | Teraview Ltd | A Test System |
CN106411423A (zh) * | 2016-10-18 | 2017-02-15 | 武汉中原电子集团有限公司 | 基于互联网vhf 频段跳频电台检测设备的校准方法和平台 |
CN110716120B (zh) * | 2018-07-12 | 2021-07-23 | 澜起科技股份有限公司 | 芯片自动测试设备的通道延时偏差的校准方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11190760A (ja) * | 1997-12-26 | 1999-07-13 | Advantest Corp | 半導体試験装置 |
US20030125897A1 (en) * | 2000-07-27 | 2003-07-03 | Koichi Higashide | Semiconductor device testing apparatus having timing calibration function |
TW555996B (en) * | 1999-07-23 | 2003-10-01 | Teradyne Inc | Low cost timing system for highly accurate multi-modal semiconductor testing |
US20040173003A1 (en) * | 2001-06-07 | 2004-09-09 | Toru Ibane | Method for calibrating semiconductor test instrument |
TW200510744A (en) * | 2003-09-09 | 2005-03-16 | Advantest Corp | Comparator circuit, calibration apparatus, testing apparatus, and calibration method |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0862308A (ja) * | 1994-08-22 | 1996-03-08 | Advantest Corp | 半導体試験装置の測定信号のタイミング校正方法及びその回路 |
US6192496B1 (en) * | 1997-11-26 | 2001-02-20 | Agilent Technologies, Inc. | System for verifying signal timing accuracy on a digital testing device |
US6105157A (en) * | 1998-01-30 | 2000-08-15 | Credence Systems Corporation | Salphasic timing calibration system for an integrated circuit tester |
US6586924B1 (en) * | 1999-08-16 | 2003-07-01 | Advantest Corporation | Method for correcting timing for IC tester and IC tester having correcting function using the correcting method |
JP2001215261A (ja) * | 2000-02-03 | 2001-08-10 | Advantest Corp | 半導体デバイス試験装置のタイミング校正装置 |
JP4291494B2 (ja) * | 2000-04-04 | 2009-07-08 | 株式会社アドバンテスト | Ic試験装置のタイミング校正装置 |
US6622103B1 (en) * | 2000-06-20 | 2003-09-16 | Formfactor, Inc. | System for calibrating timing of an integrated circuit wafer tester |
CN1199049C (zh) * | 2001-02-16 | 2005-04-27 | 株式会社爱德万测试 | 集成电路测试装置的定时校正方法及其装置 |
WO2002068976A1 (fr) * | 2001-02-27 | 2002-09-06 | Advantest Corporation | Procede de mesure de temps de propagation et equipement d'essai |
US6831473B2 (en) * | 2002-06-25 | 2004-12-14 | Teradyne, Inc. | Ring calibration apparatus and method for automatic test equipment |
US6804620B1 (en) * | 2003-03-21 | 2004-10-12 | Advantest Corporation | Calibration method for system performance validation of automatic test equipment |
US6979996B2 (en) * | 2003-09-15 | 2005-12-27 | International Business Machines Corporation | Apparatus and method for automatic elimination of round-trip delay errors induced by automatic test equipment calibration |
US7120840B1 (en) * | 2004-02-06 | 2006-10-10 | Credence Systems Corporation | Method and system for improved ATE timing calibration at a device under test |
-
2005
- 2005-06-27 US US11/168,033 patent/US7281181B2/en not_active Expired - Fee Related
-
2006
- 2006-02-23 TW TW095106077A patent/TWI393911B/zh active
- 2006-02-27 MY MYPI20060813A patent/MY143160A/en unknown
- 2006-05-10 DE DE102006021766A patent/DE102006021766A1/de not_active Ceased
- 2006-06-26 JP JP2006175272A patent/JP2007010657A/ja active Pending
- 2006-06-26 KR KR1020060057295A patent/KR20070000349A/ko not_active Application Discontinuation
- 2006-06-27 CN CN2006100905146A patent/CN1892246B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11190760A (ja) * | 1997-12-26 | 1999-07-13 | Advantest Corp | 半導体試験装置 |
TW555996B (en) * | 1999-07-23 | 2003-10-01 | Teradyne Inc | Low cost timing system for highly accurate multi-modal semiconductor testing |
US20030125897A1 (en) * | 2000-07-27 | 2003-07-03 | Koichi Higashide | Semiconductor device testing apparatus having timing calibration function |
US20040173003A1 (en) * | 2001-06-07 | 2004-09-09 | Toru Ibane | Method for calibrating semiconductor test instrument |
TW200510744A (en) * | 2003-09-09 | 2005-03-16 | Advantest Corp | Comparator circuit, calibration apparatus, testing apparatus, and calibration method |
Also Published As
Publication number | Publication date |
---|---|
US7281181B2 (en) | 2007-10-09 |
JP2007010657A (ja) | 2007-01-18 |
CN1892246B (zh) | 2011-06-29 |
DE102006021766A1 (de) | 2007-01-04 |
MY143160A (en) | 2011-03-31 |
TW200700760A (en) | 2007-01-01 |
CN1892246A (zh) | 2007-01-10 |
KR20070000349A (ko) | 2007-01-02 |
US20070022347A1 (en) | 2007-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI393911B (zh) | 用以校準自動化電路測試系統之方法 | |
US5977775A (en) | System and method for detecting shorts, opens and connected pins on a printed circuit board using automatic equipment | |
JP2019082482A (ja) | 較正装置 | |
US7472321B2 (en) | Test apparatus for mixed-signal semiconductor device | |
US6570397B2 (en) | Timing calibration and timing calibration verification of electronic circuit testers | |
US5539305A (en) | Calibration board for an electronic circuit tester | |
JP2009204329A (ja) | 回路ボード検査システム及び検査方法 | |
KR20060136319A (ko) | 자동화된 회로 테스트 시스템을 조정하는 방법, 시스템 및컴퓨터 프로그램 | |
JP4689125B2 (ja) | 自動試験装置における改良試験及び較正回路及び方法 | |
WO2009036331A1 (en) | Link analysis compliance and calibration verification for automated printed wiring board test systems | |
JP2000111614A (ja) | Ic試験装置のic駆動方法及びこの駆動方法を用いたic試験装置 | |
US20180059172A1 (en) | Combining current sourced by channels of automatic test equipment | |
US20100253374A1 (en) | Method and apparatus for Terminating A Test Signal Applied To Multiple Semiconductor Loads Under Test | |
US6492797B1 (en) | Socket calibration method and apparatus | |
JP2002333463A (ja) | 集積回路デバイス試験装置のタイミング較正方法および装置 | |
EP1655612A1 (en) | Universal test fixture | |
JP6918659B2 (ja) | 回路基板検査装置 | |
US20210223309A1 (en) | Device for testing a printed circuit board | |
JPH11190760A (ja) | 半導体試験装置 | |
EP1041389A1 (en) | System and method for characterising a test fixture | |
JPH10170585A (ja) | 回路基板検査方法 | |
JP2000208569A (ja) | 測定装置及び測定方法 | |
JP4924231B2 (ja) | 半導体試験装置 | |
JP5202401B2 (ja) | 試験装置およびキャリブレーション方法 | |
JP2013061260A (ja) | 回路基板検査装置および回路基板検査方法 |