JP5202401B2

JP5202401B2 - 試験装置およびキャリブレーション方法

Info

Publication number: JP5202401B2
Application number: JP2009062609A
Authority: JP
Inventors: 篤也岸本
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2009-03-16
Filing date: 2009-03-16
Publication date: 2013-06-05
Anticipated expiration: 2029-03-16
Also published as: JP2010216921A

Description

本発明は、試験装置およびキャリブレーション方法に関する。

半導体試験装置は、被試験デバイスに試験信号を出力すると共に、被試験デバイスが出力する応答信号の出力電圧をコンパレータにより測定する。半導体試験装置は、コンパレータと被試験デバイスとの間に、信号の接続を切り替えるリレーを備える場合がある（例えば、特許文献１参照）。

特開２００１−０７４８１６号公報

リレーはオン抵抗を有する。従って、オン抵抗等による電圧降下の影響により、被試験デバイスの出力電圧の測定値に誤差が生じる。そこで、半導体試験装置は、被試験デバイスの出力電圧の測定において、誤差を補正する必要がある。

測定値の誤差を補正する方法として、半導体試験装置に接続された外部電源を用いる方法が知られている。半導体試験装置の入出力端子に外部から電圧を印加することにより、印加電圧およびコンパレータで検出する電圧等に基づいて、測定誤差の補正値を算出することができる。しかし、補正値を算出するには、半導体試験装置から被試験デバイスを切り離した上で外部電源を接続する必要がある。また、半導体試験装置の複数のピンに、順番に外部電源を接続する必要がある。従って、被試験デバイスの測定時間が長くなるという問題があった。

上記課題を解決するために、本発明の第１の態様においては、入出力端に接続された入出力線路に所定の電圧を出力するドライバ、および、入出力線路の電圧を測定するコンパレータをそれぞれ有する３以上の入出力回路と、対応する入出力回路および被試験デバイスのピンを電気的に接続する伝送路が設けられたマザーボードと、伝送路の抵抗を測定するキャリブレーション部と、伝送路の抵抗を測定する場合に、被試験デバイスに代えてマザーボードに接続され、３以上の入出力回路の入出力端をマザーボードを介して互いに電気的に接続する接続配線が設けられた測定用ボードとを備え、キャリブレーション部は、第１の入出力回路に対応する伝送路の抵抗を測定する場合に、第２の入出力回路の入出力端を介して接続配線に所定値の測定用電圧を出力し、第３の入出力回路の入出力端を介して接続配線の電圧を検出し、検出した電圧に基づいて、第２の入出力回路から出力される電圧を調整し、第１の入出力回路のドライバの出力を所定の終端電圧で終端し、第１の入出力回路のコンパレータを用いて、接続配線の電圧を測定し、第１の入出力回路のドライバの内部抵抗、第１の入出力回路のコンパレータで測定した電圧、終端電圧、および、測定用電圧に基づいて、伝送路の抵抗を測定する試験装置、並びに、当該試験装置を用いるキャリブレーション方法を提供する。

本発明の第２の態様においては、入出力端に接続された入出力線路に所定の電圧を出力するドライバ、および、入出力線路の電圧を測定するコンパレータを有する入出力回路と、入出力回路および被試験デバイスのピンを電気的に接続する伝送路が設けられたマザーボードと、伝送路の抵抗を測定するキャリブレーション部と、伝送路の抵抗を測定する場合に、被試験デバイスに代えてマザーボードに接続され、入出力回路の入出力端をマザーボードを介して接地する接地配線が設けられた測定用ボードとを備え、キャリブレーション部は、ドライバの出力を所定の終端電圧で終端し、コンパレータを用いて、入出力線路の電圧を測定し、ドライバの内部抵抗、コンパレータで測定した電圧、および、終端電圧に基づいて伝送路の抵抗を測定する試験装置、並びに、当該試験装置を用いるキャリブレーション方法を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本実施形態に係る試験装置１００の構成を示す。試験装置１００における伝送路の等価回路を示す。第１の入出力回路２０に対する伝送路上の抵抗を測定する場合の試験装置１００の構成を示す。他の実施形態に係る試験装置１００の構成を示す。他の実施形態に係る試験装置１００の構成を示す。図５に示す実施形態に係る試験装置１００における伝送路の等価回路を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態に係る試験装置１００の構成を示す。試験装置１００は、第１の入出力回路２０、第２の入出力回路３０、第３の入出力回路４０、キャリブレーション部５０、マザーボード７０、ソケットボード８０、および、試験制御部９０を備える。ソケットボード８０には、被試験デバイス２００が載置される。被試験デバイス２００は、ピン２２０、ピン２３０、および、ピン２４０を有する。

第１の入出力回路２０は、入出力端２８に接続された入出力線路２１に所定の電圧を出力するドライバ２２、および、入出力線路２１の電圧を測定するコンパレータ２４を有する。第２の入出力回路３０は、入出力端３８に接続された入出力線路３１に所定の電圧を出力するドライバ３２、および、入出力線路３１の電圧を測定するコンパレータ３４を有する。第３の入出力回路４０は、入出力端４８に接続された入出力線路４１に所定の電圧を出力するドライバ４２、および、入出力線路４１の電圧を測定するコンパレータ４４を有する。試験装置１００は、３以上の入出力回路を備えてよい。

それぞれの入出力回路の入出力線路には、ドライバおよびコンパレータと、入出力端とを電気的に接続するか否かを切り替えるピン出力リレーが設けられてよい。例えば、入出力回路２０の入出力線路２１には、ドライバ２２およびコンパレータ２４と入出力端２８との間に、ピン出力リレー２６が設けられてよい。同様に、入出力線路３１には、ピン出力リレー３６が設けられてよい。入出力線路４１には、ピン出力リレー４６が設けられてよい。

マザーボード７０は、対応する入出力回路および被試験デバイス２００のピンを電気的に接続する伝送路を有する。例えば、マザーボード７０は、被試験デバイス２００のピン２２０に対応する第１の入出力回路２０と、ピン２２０とを接続する伝送路７１とを有する。同様に、マザーボード７０は、第２の入出力回路３０および第３の入出力回路４０に対応する、伝送路７３および伝送路７５を有する。伝送路７１、伝送路７３、および、伝送路７５のそれぞれには、対応する入出力回路および被試験デバイスのピンを電気的に接続するか否かを切り替える接続リレー７２、接続リレー７４、および、接続リレー７６が設けられる。

被試験デバイス２００を試験する場合、キャリブレーション部５０は、被試験デバイス２００の所定のピンに一定電圧を印加し、当該ピンに流れる電流を測定する電圧印加電流測定試験を行ってよい。キャリブレーション部５０は、測定回路５２、電圧印加リレー５６、電圧印加リレー６０、電圧印加リレー６４、電圧検出リレー５８、電圧検出リレー６２、および、電圧検出リレー６６を有する。キャリブレーション部５０は、電圧印加リレー５６、電圧印加リレー６０、電圧印加リレー６４、電圧検出リレー５８、電圧検出リレー６２、および、電圧検出リレー６６により、いずれかの入出力回路を選択する。測定回路５２は、選択された入出力回路を介して、被試験デバイス２００の所定のピンに一定電圧を印加して、また、測定回路５２から当該ピンに供給される電流を測定する。測定回路５２は、精度よく電圧を検出するべく、高い入力インピーダンスを有することが好ましい。

試験制御部９０は、被試験デバイス２００の試験を制御する。例えば試験制御部９０は、被試験デバイス２００の電圧印加電流測定試験を行ってよい。この場合、試験制御部９０は、測定回路５２を用いて、所定の入出力回路の入出力端から被試験デバイス２００に所定の試験電圧を印加する。測定回路５２は、電圧出力端５３および電圧検出端５４を有する。試験制御部９０は、電圧検出端５４により検出される当該入出力回路の入出力端の電圧に応じて、電圧出力端５３からの出力電圧を調整することで、被試験デバイス２００に一定電圧を印加して試験を行ってよい。このとき、測定回路５２から被試験デバイス２００に供給される電流値が、所定の範囲内であるか否かにより、被試験デバイス２００の良否を判定してよい。

例えば、試験制御部９０は、被試験デバイス２００のピン２２０に試験電圧を印加する場合には、キャリブレーション部５０を制御して、電圧印加リレー５６および電圧検出リレー５８をオン状態（リレーの端子間が導通している状態）にする。試験制御部９０は、電圧検出リレー５８を介して検出した入出力端２８における電圧に基づいて、出力電圧を調整することにより、被試験デバイス２００のピン２２０に所定の電圧を印加することができる。

また、試験制御部９０は、被試験デバイス２００のそれぞれのピンに対応する入出力回路、マザーボード７０、および、ソケットボード８０を経由して、所定のパターンの試験信号を被試験デバイス２００に出力して、被試験デバイス２００の機能試験を行ってもよい。この場合、当該試験信号を出力する入出力回路に対応する電圧印加リレーおよび電圧検出リレーは、オフ状態（リレーの端子間が導通していない状態）となる。試験信号は、所定の論理パターンを有する信号、または、クロック信号等であってよい。

この場合、試験制御部９０は、ソケットボード８０、マザーボード７０、および、被試験デバイス２００のピンに対応する入出力回路が有するコンパレータを経由して、被試験デバイス２００が試験信号に応じて出力する応答信号を受信する。試験制御部９０は、出力した試験信号に応じた期待値と、受信した応答信号とを比較して、被試験デバイス２００の良否を判定してよい。

被試験デバイス２００が出力する応答信号は、被試験デバイス２００のピンからコンパレータまでの伝送経路上の抵抗により電圧が降下する。伝送経路上の抵抗には、リレー、配線、および、コネクタ等の抵抗成分が含まれる。試験制御部９０は、伝送経路上の抵抗の抵抗値に基づいて、コンパレータが出力する電圧値を補正することにより、応答信号の電圧値を高精度で測定することができる。

図２は、試験装置１００における伝送経路の等価回路を示す。同図においては、伝送経路上の抵抗をｒ、ドライバ２２の出力抵抗をＲ、ドライバ２２に印加する電圧をＶＴＴ、被試験デバイス２００のピン２２０における出力電圧をＶＳ、コンパレータ２４における測定電圧をＶとしている。伝送経路において降下する電圧値は、Ｖ−ＶＳ＝ｒ／（Ｒ＋ｒ）×（ＶＴＴ−Ｖ）で表される。従って、試験装置１００は、補正値ｒ／（Ｒ＋ｒ）を求めることにより、伝送経路における降下電圧値を算出できる。試験装置１００は、ドライバ２２の出力抵抗Ｒが既知の場合には、伝送経路上の抵抗ｒを求めることにより、伝送経路における降下電圧値を算出してよい。

図３は、第１の入出力回路２０に対する伝送経路上の抵抗を測定する場合の試験装置１００の構成を示す。本実施形態に係る試験装置１００には、図１におけるソケットボード８０の代わりに、測定用ボード８２が接続される。測定用ボード８２は、ソケットボード８０と等しい形状を有してよい。

測定用ボード８２は、伝送経路の抵抗を測定する場合に、ソケットボード８０および被試験デバイス２００に代えて、マザーボード７０に接続される。測定用ボード８２は、３以上の入出力回路の入出力端を、マザーボード７０を介して互いに電気的に接続する接続配線８４を有する。具体的には、測定用ボード８２は、マザーボード７０に接続され、伝送路７１、伝送路７３、および、伝送路７５を介して、入出力端２８、入出力端３８、および、入出力端４８を互いに接続する。

測定用ボード８２は、ソケットボード８０の機能を含んでもよい。例えば、測定用ボード８２は、スイッチ等により、被試験デバイス２００の試験に用いる経路と、補正値測定用経路とを切り替えてもよい。

以下、試験装置１００が、第１の入出力回路２０に対応する伝送路７１の抵抗ｒを測定する動作について説明する。伝送路７１の抵抗を測定する場合には、キャリブレーション部５０は、電圧印加リレー６０および電圧検出リレー６６を用いる。そこで、本実施形態においては、キャリブレーション部５０が１つの電圧印加リレーと、１つの電圧検出リレーを有する構成を用いて説明する。

試験装置１００は、キャリブレーション部５０を用いて伝送路７１、伝送路７３、および、伝送路７５の抵抗を測定する。キャリブレーション部５０は、接続リレー７２、接続リレー７４、および、接続リレー７６のオン抵抗を測定してもよい。

キャリブレーション部５０は、第１の入出力回路２０に対応する伝送路７１の抵抗を測定する場合に、第２の入出力回路３０の入出力端３８を介して、接続配線８４に所定値の測定用電圧を出力する。キャリブレーション部５０は、第３の入出力回路４０の入出力端４８を介して、接続配線８４の電圧を検出する。キャリブレーション部５０は、検出した電圧に基づいて、第２の入出力回路３０から出力される電圧を調整する。

具体的には、キャリブレーション部５０は、第３の入出力回路４０の入出力端４８に接続される。キャリブレーション部５０は、第３の入出力回路４０の入出力端４８とピン出力リレー４６との間に接続されてよい。

キャリブレーション部５０は、コンパレータ２４より入力インピーダンスの高い測定回路５２を用いて、接続配線８４の電圧を検出する。例えば、測定回路５２は、電圧出力端５３から測定用電圧を出力してよく、電圧検出端５４において電圧を検出してよい。また、キャリブレーション部５０は、第１の入出力回路２０が有するドライバ２２の出力を所定の終端電圧で終端すると共に、第１の入出力回路２０が有するコンパレータ２４を用いて、接続配線８４の電圧を測定してよい。

測定回路５２が、ドライバ２２よりも高い入力インピーダンスを有するので、第３の入出力回路４０に電流が流れ込まない。従って、接続配線８４と電圧検出端５４との間における電圧降下が生じないので、キャリブレーション部５０は、接続配線８４における電圧を高精度で測定できる。

なお、キャリブレーション部５０は、試験制御部９０を介して、ドライバ２２の出力を所定の終端電圧で終端してよい。また、キャリブレーション部５０は、ドライバ２２に所定の電圧を印加することにより、ドライバ２２の出力を所定の終端電圧で終端してよい。

キャリブレーション部５０は、第１の入出力回路２０が有するドライバ２２の内部抵抗Ｒ、第１の入出力回路２０のコンパレータ２４で測定した電圧Ｖ、ドライバ２２の終端電圧ＶＴＴ、および、測定用電圧ＶＳに基づいて、伝送路７１の抵抗ｒを測定する。キャリブレーション部５０は、補正値ｒ／（Ｒ＋ｒ）を求めた上で、抵抗ｒを算出してよい。

コンパレータ２４で測定した電圧Ｖは、ドライバ２２が出力する終端電圧ＶＴＴと、測定回路５２が出力する測定用電圧ＶＳとの電位差を、ドライバ２２の出力抵抗Ｒおよび伝送路７１の抵抗ｒで分割した電圧に等しい。つまり、コンパレータ２４で測定した電圧Ｖは、Ｖ＝ｒ／（Ｒ＋ｒ）×（ＶＴＴ−ＶＳ）＋ＶＳに等しい。よって、キャリブレーション部５０は、補正値ｒ／（Ｒ＋ｒ）を、ｒ／（Ｒ＋ｒ）＝（Ｖ−ＶＳ）／（ＶＴＴ−ＶＳ）により算出できる。キャリブレーション部５０は、出力抵抗Ｒを予め測定しておくことにより、伝送路７１の抵抗値ｒを算出することができる。

なお、キャリブレーション部５０は、試験制御部９０からＶＴＴおよびＶの値を取得することにより、補正値の算出をしてよい。また、試験装置１００は、試験制御部９０において補正値の算出をしてもよい。

キャリブレーション部５０は、それぞれの接続リレーのオン抵抗、および、それぞれのピン出力リレーのオン抵抗の合成抵抗を測定してもよい。例えば、キャリブレーション部５０は、接続リレー７２およびピン出力リレー２６のオン抵抗の合成抵抗を測定してよい。接続リレー７２およびピン出力リレー２６の合成抵抗値をｒ０とすれば、キャリブレーション部５０は、伝送路７１の抵抗値を測定する場合と同様に、補正値ｒ０／（Ｒ＋ｒ０）を、ｒ０／（Ｒ＋ｒ０）＝（Ｖ−ＶＳ）／（ＶＴＴ−ＶＳ）により算出できる。その結果、キャリブレーション部５０は、合成抵抗値ｒ０を算出できる。

以上の通り、本実施形態に係る試験装置１００によれば、試験装置１００の外部に電源等の機器を接続することなく、伝送経路の抵抗値を算出することができる。従って、試験装置１００における伝送経路の抵抗値測定に要する時間を短縮できる。

図４は、他の実施形態に係る試験装置１００の構成を示す。同図において、キャリブレーション部５０は、それぞれの入出力回路に対応する電圧印加リレーおよび電圧検出リレーを有する。測定回路５２の電圧出力端５３は、それぞれの入出力回路のピン出力リレーおよび入出力端の間に、電圧印加リレーを介して接続される。また、測定回路の電圧検出端は、それぞれの入出力回路のピン出力リレーおよび入出力端の間に、電圧検出リレーを介して接続される。

具体的には、電圧出力端５３は、ピン出力リレー２６および入出力端２８の間に、電圧印加リレー５６を介して接続される。また、電圧出力端５３は、ピン出力リレー３６および入出力端３８の間に、電圧印加リレー６０を介して接続される。さらに、電圧出力端５３は、ピン出力リレー４６および入出力端４８の間に、電圧印加リレー６４を介して接続される。

これに対して、電圧検出端５４は、ピン出力リレー２６および入出力端２８の間に、電圧検出リレー５８を介して接続される。また、電圧検出端５４は、ピン出力リレー３６および入出力端３８の間に、電圧検出リレー６２を介して接続される。さらに、電圧検出端５４は、ピン出力リレー４６および入出力端４８の間に、電圧検出リレー６６を介して接続される。

電圧印加リレー５６および電圧検出リレー５８は、測定回路５２に接続されるそれぞれの端子と異なる端子において、互いに接続されてよい。同様に、電圧印加リレー６０と電圧検出リレー６２、および、電圧印加リレー６４と電圧検出リレー６６も、測定回路５２に接続される端子と異なる端子において、互いに接続されてよい。

キャリブレーション部５０は、それぞれの入出力回路に対応する接続リレーおよびピン出力リレーの合成抵抗を測定する場合に、測定対象となる合成抵抗を含む入出力回路に応じて、電圧印加リレー、電圧検出リレー、ピン出力リレー、および、接続リレーの状態を切り替える。例えば、キャリブレーション部５０は、第１の入出力回路２０に対応する接続リレー７２およびピン出力リレー２６の合成抵抗を測定する場合に、それぞれのリレーの状態を以下のように切り替える。

キャリブレーション部５０は、第１の入出力回路２０における電圧印加リレー５６および電圧検出リレー５８をオフ状態（リレーの端子間が導通していない状態）にすると共に、ピン出力リレー２６をオン状態にする。また、キャリブレーション部５０は、第２の入出力回路３０における電圧検出リレー６２およびピン出力リレー３６をオフ状態にすると共に、電圧印加リレー６０をオン状態にする。同様に、キャリブレーション部５０は、第３の入出力回路４０における電圧印加リレー６４およびピン出力リレー４６をオフ状態にすると共に、電圧検出リレー６６をオン状態にする。さらに、キャリブレーション部５０は、マザーボード７０におけるそれぞれの接続リレーをオン状態にする。

この状態において、電圧出力端５３から出力される電流は、電圧印加リレー６０、接続リレー７４、接続配線８４、接続リレー７２、および、ピン出力リレー２６を経由して、ドライバ２２に流入する。試験制御部９０は、コンパレータ２４により検出した入出力線路２１の電圧Ｖを取得する。試験制御部９０は、取得した入出力線路２１の電圧Ｖおよびドライバ２２が出力する電圧ＶＴＴを、キャリブレーション部５０に通知する。

測定回路５２は、電圧検出端５４に印加される電圧を測定することにより、接続配線８４に印加されている電圧値ＶＳを測定する。キャリブレーション部５０は、試験制御部９０から取得した電圧Ｖおよび電圧ＶＴＴと、測定回路５２において検出した電圧ＶＳとに基づいて、補正値を算出する。キャリブレーション部５０は、算出した補正値とドライバ２２の出力抵抗Ｒとに基づいて、接続リレー７２およびピン出力リレー２６の合成抵抗を算出してよい。

キャリブレーション部５０は、電圧印加リレー、電圧検出リレー、ピン出力リレーおよび、接続リレーを制御することにより、ピン出力リレーのオン抵抗を測定することもできる。具体的には、キャリブレーション部５０は、第１の入出力回路２０における電圧印加リレー５６、電圧検出リレー５８、および、ピン出力リレー２６をオン状態にする。同時に、キャリブレーション部５０は、その他の電圧印加リレー、電圧検出リレー、ピン出力リレー、および、接続リレーをオフ状態にする。

さらに、キャリブレーション部５０は、測定回路５２から、所定の測定用電圧ＶＳを第１の入出力回路２０に印加する。キャリブレーション部５０は、第１の入出力回路２０におけるコンパレータ２４に与えられる電圧Ｖを測定することにより、ピン出力リレー２６のオン抵抗を測定できる。

具体的には、ピン出力リレー２６の入出力端２８側の端子には、測定用電圧ＶＳが印加される。従って、ピン出力リレー２６のオン抵抗値をｒ１とすれば、先の例と同様に、補正値ｒ１／（Ｒ＋ｒ１）は、ｒ１／（Ｒ＋ｒ１）＝（Ｖ−ＶＳ）／（ＶＴＴ−ＶＳ）により求められる。その結果、キャリブレーション部５０は、算出した補正値とドライバ２２の出力抵抗Ｒとに基づいて、ピン出力リレー２６のオン抵抗値ｒ１を算出できる。

また、キャリブレーション部５０は、接続リレーのオン抵抗値ｒ２を算出することもできる。具体的には、キャリブレーション部５０は、測定した合成抵抗値ｒ０と、ピン出力リレーｒ１のオン抵抗値とに基づいて、接続リレーのオン抵抗値ｒ２を算出してもよい。例えば、キャリブレーション部５０は、ピン出力リレー２６および接続リレー７２の合成抵抗値ｒ０の測定後、ピン出力リレー２６のオン抵抗値ｒ１を測定する。キャリブレーション部５０は、測定した合成抵抗値ｒ０からピン出力リレー２６のオン抵抗値ｒ１を減算することにより、接続リレー７２のオン抵抗値ｒ２を、ｒ２＝ｒ０−ｒ１により算出することができる。

さらに、キャリブレーション部５０は、測定回路５２に複数種類の電圧値の測定用電圧を出力させ、それぞれの測定用電圧に対して、伝送経路の抵抗を測定することもできる。これにより、それぞれのリレーのオン抵抗が印加電圧に応じて変動する場合であっても、キャリブレーション部５０は、印加電圧に応じて伝送路の抵抗を測定できる。キャリブレーション部５０は、それぞれの測定用電圧と、伝送経路の抵抗とを対応付けて格納するメモリを有してよい。

上記説明においては、第１の入出力回路２０に対応する伝送路７１の抵抗値、ピン出力リレー２６のオン抵抗値、および、接続リレー７２のオン抵抗値を算出する動作について説明した。キャリブレーション部５０は、電圧印加リレー、電圧検出リレー、ピン出力リレー、および、接続リレーを、他の異なる組み合わせでオン状態にすることにより、第２の入出力回路３０および第３の入出力回路４０についても、伝送経路の抵抗を測定することができる。

キャリブレーション部５０は、さらに多くの入出力回路に接続されてもよい。例えば、測定回路５２は、１６個の入出力回路に接続されてよい。この場合において、キャリブレーション部５０は、まず、第１の入出力回路２０に対応する電圧印加リレー５６と、第２の入出力回路３０に対応する電圧検出リレー６２とをオン状態にした上で、第１の入出力回路２０および第２の入出力回路３０以外の所定の数の入出力回路に対応する伝送経路の抵抗を測定する。

続いて、キャリブレーション部５０は、第１の入出力回路２０および第２の入出力回路３０以外の、いずれかの入出力回路に対応する電圧印加リレーと、その他のいずれかの入出力回路に対応する電圧検出リレーとをオン状態にする。キャリブレーション部５０は、その状態において、第１の入出力回路２０および第２の入出力回路３０を含む、未測定の入出力回路に対応する伝送経路の抵抗を測定してよい。キャリブレーション部５０は、少なくとも２回の測定をすることにより、全ての入出力回路についての伝送経路の抵抗を測定できる。

また、キャリブレーション部５０は、接続される入出力回路のうち、略半分の数の入出力回路ごとに分割して、それぞれの入出力回路群ごとに、異なる入出力回路に対応する電圧印加リレーおよび電圧検出リレーをオン状態にすることにより、伝送経路の抵抗を測定してもよい。このように制御することにより、測定回路５２が出力する最大電流は、それぞれの入出力回路群において略等しくなる。従って、測定回路５２が必要とする電流容量は最小化される。その結果、測定回路５２の小型化および低コスト化が可能になる。

さらに、キャリブレーション部５０は、測定回路５２の最大出力電流値および入出力回路の最大消費電流値に基づいて、同時にオン抵抗を測定する入出力回路群の数を定めてよい。例えば、測定回路５２の最大出力電流値が２（Ａ）であって、それぞれの入出力回路の最大消費電流値が３００（ｍＡ）である場合には、キャリブレーション部５０は、６個の入出力回路について同時に測定してよい。キャリブレーション部５０は、測定回路５２の最大出力電流値および入出力回路の最大消費電流値に基づいて、同時測定する入出力回路群の数を決定することにより、同時測定可能な入出力回路群の数を最適化できる。

図５は、他の実施形態に係る試験装置１００の構成を示す。同図において、試験装置１００は、第１の入出力回路２０、マザーボード７０、測定用ボード８６、および、キャリブレーション部５０を備える。第１の入出力回路２０は、入出力端２８に接続された入出力線路２１に所定の電圧を出力するドライバ２２、および、入出力線路２１の電圧を測定するコンパレータ２４を有する。マザーボード７０は、入出力回路２０および被試験デバイス２００のピンを電気的に接続する伝送路７１を有する。第１の入出力回路２０は、ドライバ２２および入出力端２８の間に、ピン出力リレー２６を有してよい。

測定用ボード８６は、伝送路７１の抵抗値を測定する場合に、被試験デバイス２００に代えてマザーボード７０に接続される。測定用ボード８６は、入出力回路２０の入出力端２８をマザーボード７０経由で接地する、接地配線８８を有する。

キャリブレーション部５０は、伝送路７１の抵抗値を測定する。ドライバ２２の出力を所定の終端電圧ＶＴＴで終端した上で、コンパレータ２４を用いて、入出力線路２１の電圧Ｖを測定する。キャリブレーション部５０は、ドライバ２２の内部抵抗Ｒ、コンパレータ２４で測定した電圧Ｖ、および、終端電圧ＶＴＴに基づいて伝送路７１の抵抗を測定してよい。

図６は、図５に示す実施形態に係る試験装置１００の等価回路を示す。入出力線路２１および伝送路７１の合成抵抗をｒ、コンパレータ２４が検出する電圧をＶとする。合成抵抗ｒには、ピン出力リレー２６および接続リレー７２のオン抵抗も含まれる。この場合には、コンパレータ２４が測定する電圧は、ドライバ２２の終端電圧ＶＴＴをドライバ２２の出力抵抗Ｒおよび合成抵抗ｒで分圧した電圧になる。従って、コンパレータ２４が測定する電圧は、Ｖ＝ｒ／（Ｒ＋ｒ）×ＶＴＴと表される。

これより、キャリブレーション部５０は、補正値ｒ／（Ｒ＋ｒ）をｒ／（Ｒ＋ｒ）＝Ｖ／ＶＴＴとして算出できる。キャリブレーション部５０は、算出した補正値とドライバ２２の出力抵抗Ｒとに基づいて、合成抵抗値ｒを求めることができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

２０入出力回路、２１入出力線路、２２ドライバ、２４コンパレータ、２６ピン出力リレー、２８入出力端、３０入出力回路、３１入出力線路、３２ドライバ、３４コンパレータ、３６ピン出力リレー、３８入出力端、４０入出力回路、４１入出力線路、４２ドライバ、４４コンパレータ、４６ピン出力リレー、４８入出力端、５０キャリブレーション部、５２測定回路、５３電圧出力端、５４電圧検出端、５６電圧印加リレー、５８電圧検出リレー、６０電圧印加リレー、６２電圧検出リレー、６４電圧印加リレー、６６電圧検出リレー、７０マザーボード、７１伝送路、７２接続リレー、７３伝送路、７４接続リレー、７５伝送路、７６接続リレー、８０ソケットボード、８２測定用ボード、８４接続配線、８６測定用ボード、８８接地配線、９０試験制御部、１００試験装置、２００被試験デバイス、２２０ピン、２３０ピン、２４０ピン

Claims

被試験デバイスを試験する試験装置であって、
入出力端に接続された入出力線路に所定の電圧を出力するドライバ、および、前記入出力線路の電圧を測定するコンパレータをそれぞれ有する３以上の入出力回路と、
対応する前記入出力回路および前記被試験デバイスのピンを電気的に接続する伝送路が設けられたマザーボードと、
前記伝送路の抵抗を測定するキャリブレーション部と、
前記伝送路の抵抗を測定する場合に、前記被試験デバイスに代えて前記マザーボードに接続され、３以上の前記入出力回路の前記入出力端を前記マザーボードを介して互いに電気的に接続する接続配線が設けられた測定用ボードと
を備え、
前記キャリブレーション部は、第１の前記入出力回路に対応する前記伝送路の抵抗を測定する場合に、
第２の前記入出力回路の前記入出力端を介して前記接続配線に所定値の測定用電圧を出力し、
第３の前記入出力回路の前記入出力端を介して前記接続配線の電圧を検出し、検出した電圧に基づいて、前記第２の入出力回路から出力される電圧を調整し、
前記第１の入出力回路の前記ドライバの出力を所定の終端電圧で終端し、前記第１の入出力回路の前記コンパレータを用いて、前記接続配線の電圧を測定し、
前記第１の入出力回路の前記ドライバの内部抵抗、前記第１の入出力回路の前記コンパレータで測定した電圧、前記終端電圧、および、前記測定用電圧に基づいて、前記伝送路の抵抗を測定する試験装置。
前記キャリブレーション部は、前記第３の入出力回路の前記入出力端に接続され、前記コンパレータより入力インピーダンスの高い測定回路を用いて、前記接続配線の電圧を検出する
請求項１に記載の試験装置。
前記マザーボードのそれぞれの前記伝送路には、対応する前記入出力回路および前記被試験デバイスの前記ピンを電気的に接続するか否かを切り替える接続リレーが設けられ、
前記キャリブレーション部は、前記接続リレーのオン抵抗を測定する
請求項２に記載の試験装置。
それぞれの前記入出力回路の前記入出力線路には、前記ドライバおよび前記コンパレータと、前記入出力端とを電気的に接続するか否かを切り替えるピン出力リレーが設けられ、
前記キャリブレーション部は、前記接続リレーのオン抵抗および前記ピン出力リレーのオン抵抗の合成抵抗を測定する
請求項３に記載の試験装置。
前記測定回路の電圧出力端は、それぞれの前記入出力回路の前記ピン出力リレーおよび前記入出力端の間に、電圧印加リレーを介して接続され、
前記測定回路の電圧検出端は、それぞれの前記入出力回路の前記ピン出力リレーおよび前記入出力端の間に、電圧検出リレーを介して接続される
請求項４に記載の試験装置。
前記キャリブレーション部は、前記第１の入出力回路に対応する前記接続リレーおよび前記ピン出力リレーの合成抵抗を測定する場合に、
前記第１の入出力回路における前記電圧印加リレーおよび前記電圧検出リレーをオフ状態にし、前記ピン出力リレーをオン状態にし、
前記第２の入出力回路における前記電圧検出リレーおよび前記ピン出力リレーをオフ状態にし、前記電圧印加リレーをオン状態にし、
前記第３の入出力回路における前記電圧印加リレーおよび前記ピン出力リレーをオフ状態にし、前記電圧検出リレーをオン状態にし、
前記マザーボードにおけるそれぞれの前記接続リレーをオン状態にする
請求項５に記載の試験装置。
前記キャリブレーション部は、前記第１の入出力回路における前記電圧印加リレー、前記電圧検出リレー、および、前記ピン出力リレーをオン状態にして、前記測定回路から所定の測定用電圧を印加し、前記第１の入出力回路における前記コンパレータに与えられる電圧を測定することで、前記第１の入出力回路における前記ピン出力リレーのオン抵抗を更に測定する
請求項６に記載の試験装置。
前記キャリブレーション部は、測定した前記合成抵抗と、前記ピン出力リレーのオン抵抗とに基づいて、前記接続リレーのオン抵抗を算出する
請求項７に記載の試験装置。
前記キャリブレーション部は、前記測定回路に複数種類の電圧値の前記測定用電圧を出力させ、それぞれの前記測定用電圧に対して、前記伝送路の抵抗を測定する
請求項２から８のいずれかに記載の試験装置。
前記測定回路を用いて、所定の前記入出力回路の前記入出力端から前記被試験デバイスに所定の試験電圧を印加し、当該入出力回路の前記入出力端の電圧に応じて前記測定回路の出力電圧を調整することで、前記被試験デバイスに一定電圧を印加して試験を行う試験制御部を更に備える
請求項２から９のいずれかに記載の試験装置。
被試験デバイスを試験する試験装置をキャリブレーションするキャリブレーション方法であって、
前記試験装置は、
入出力端に接続された入出力線路に所定の電圧を出力するドライバ、および、前記入出力線路の電圧を測定するコンパレータをそれぞれ有する３以上の入出力回路と、
対応する前記入出力回路および前記被試験デバイスのピンを電気的に接続する伝送路が設けられたマザーボードと、
前記伝送路の抵抗を測定するキャリブレーション部と、
前記伝送路の抵抗を測定する場合に、前記被試験デバイスに代えて前記マザーボードに接続され、３以上の前記入出力回路の前記入出力端を前記マザーボードを介して互いに電気的に接続する接続配線が設けられた測定用ボードと
を備え、
第１の前記入出力回路に対応する前記伝送路の抵抗を測定する場合に、
第２の前記入出力回路の前記入出力端を介して前記接続配線に所定値の測定用電圧を出力させ、
第３の前記入出力回路の前記入出力端を介して前記接続配線の電圧を検出し、検出した電圧に基づいて、前記第２の入出力回路から出力される電圧を調整し、
前記第１の入出力回路の前記ドライバの出力を所定の終端電圧で終端し、前記第１の入出力回路の前記コンパレータを用いて、前記接続配線の電圧を測定し、
前記第１の入出力回路の前記ドライバの内部抵抗、前記第１の入出力回路の前記コンパレータで測定した電圧、前記終端電圧、および、前記測定用電圧に基づいて、前記伝送路の抵抗を測定するキャリブレーション方法。
被試験デバイスを試験する試験装置であって、
入出力端に接続された入出力線路に所定の電圧を出力するドライバ、および、前記入出力線路の電圧を測定するコンパレータを有する入出力回路と、
前記入出力回路および前記被試験デバイスのピンを電気的に接続する伝送路が設けられたマザーボードと、
前記伝送路の抵抗を測定するキャリブレーション部と、
前記伝送路の抵抗を測定する場合に、前記被試験デバイスに代えて前記マザーボードに接続され、前記入出力回路の前記入出力端を前記マザーボードを介して接地する接地配線が設けられた測定用ボードと
を備え、
前記キャリブレーション部は、前記ドライバの出力を所定の終端電圧で終端し、前記コンパレータを用いて、前記入出力線路の電圧を測定し、
前記ドライバの内部抵抗、前記コンパレータで測定した電圧、および、前記終端電圧に基づいて前記伝送路の抵抗を測定する試験装置。
被試験デバイスを試験する試験装置をキャリブレーションするキャリブレーション方法であって、
前記試験装置は、
入出力端に接続された入出力線路に所定の電圧を出力するドライバ、および、前記入出力線路の電圧を測定するコンパレータを有する入出力回路と、
前記入出力回路および前記被試験デバイスのピンを電気的に接続する伝送路が設けられたマザーボードと、
前記伝送路の抵抗を測定するキャリブレーション部と、
前記伝送路の抵抗を測定する場合に、前記被試験デバイスに代えて前記マザーボードに接続され、前記入出力回路の前記入出力端を前記マザーボードを介して接地する接地配線が設けられた測定用ボードと
を備え、
前記ドライバの出力を所定の終端電圧で終端し、前記コンパレータを用いて、前記入出力線路の電圧を測定し、
前記ドライバの内部抵抗、前記コンパレータで測定した電圧、および、前記終端電圧に基づいて、前記伝送路の抵抗を測定するキャリブレーション方法。