TWI396855B - 被測試元件、測試裝置及測試方法 - Google Patents

被測試元件、測試裝置及測試方法 Download PDF

Info

Publication number
TWI396855B
TWI396855B TW098133988A TW98133988A TWI396855B TW I396855 B TWI396855 B TW I396855B TW 098133988 A TW098133988 A TW 098133988A TW 98133988 A TW98133988 A TW 98133988A TW I396855 B TWI396855 B TW I396855B
Authority
TW
Taiwan
Prior art keywords
test
unit
external terminal
relay
terminal
Prior art date
Application number
TW098133988A
Other languages
English (en)
Other versions
TW201022693A (en
Inventor
Yasuhide Kuramochi
Masayuki Kawabata
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW201022693A publication Critical patent/TW201022693A/zh
Application granted granted Critical
Publication of TWI396855B publication Critical patent/TWI396855B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

被測試元件、測試裝置及測試方法
本發明是有關於一種元件、測試裝置及測試方法。本申請案與下述的美國申請案相關聯,並主張下述美國申請案的優先權。
申請號12/261,056 申請日2008年10月30日
在元件測試中,當將信號自外部供給至元件內的任意的電路點時,或當自外部取得元件內的任意的電路點的信號時,必須預先在該元件中設置測試用的外部端子及將該外部端子與任意的電路點之間予以連接的信號路徑。因此,在測試中,當必須對元件內的多個電路點供給信號,或必須自上述多個電路點取得信號時,必須將多個外部端子設置於元件,因此,元件的電路規模變大。
【先前技術文獻】
【專利文獻】
【專利文獻1】美國專利第5659312號說明書
【專利文獻2】日本專利特開平03-284862號公報
【專利文獻3】日本專利特開2002-236151號公報
專利文獻1中揭示了一種在內部具有測試用的數位類比(Digtal Analog,DA)轉換器(converter)及類比數位(Analog Digtal,AD)轉換器的元件。專利文獻2中揭示了一種半導體裝置,該半導體裝置將多個被測試類比電路(analog circuit)經由類比開關(analog switch)而連接於 一個測試用的端子。根據專利文獻1及專利文獻2所揭示的發明,可減少測試用的外部端子的數量。
專利文獻3中揭示了一種輔助裝置,該輔助裝置使被測試電路內的DA轉換器的輸出經由被測試電路的外部而環回(loop back)至該被測試電路內的AD轉換器,以使該被測試電路進行自我診斷。根據專利文獻3所揭示的發明,由於將環迴路徑設置在被測試電路的外部,因此,可使該環迴路徑成為低畸變(distortion)的路徑,結果,可高精度地進行測試。
然而,對於專利文獻1所揭示的發明而言,由於必須將測試用的DA轉換器及AD轉換器設置在元件內,因此,成本(cost)變高。又,對於專利文獻1所揭示的發明而言,測定精度受限於元件內部的DA轉換器及AD轉換器的性能,因此,難以進行精度良好的測定。
又,對於專利文獻2所揭示的發明而言,會產生由類比開關引起的信號的畸變,難以進行精度良好的測定。又,對於專利文獻3所揭示的發明而言,難以對被測試元件內的任意的電路點的信號進行測定。
因此,本發明的目的在於提供一種可解決上述問題的元件、測試裝置及測試方法。該目的是藉由申請專利範圍中的獨立項所揭示的特徵的組合來實現。又,依附項規定本發明的更有利的具體例。
為了解決上述問題,本發明的第1形態提供一種元 件,包括:被測試電路;連接著外部的測試裝置的兩個外部端子;切換部,將上述被測試電路的至少一個內部端子中的作為測試對象的內部端子連接於上述外部端子;以及中繼部,將上述兩個外部端子之間予以連接或切斷,使連接狀態的傳遞特性成為上述外部端子與上述被測試電路的上述內部端子的各個之間的傳遞特性的計算基準。
本發明的第2形態提供一種測試裝置,對被測試元件進行測試,上述被測試元件包括:被測試電路;以及切換部,將上述被測試電路的至少一個內部端子中的作為測試對象的內部端子,連接於連接著該測試裝置的外部端子,該測試裝置包括:測定部,將中繼部控制為連接狀態,經由兩個外部端子來對上述中繼部的傳遞特性進行測定,上述中繼部將上述兩個上述外部端子之間予以連接或切斷,使連接狀態的傳遞特性成為上述外部端子與上述被測試電路的上述內部端子的各個之間的傳遞特性的計算基準;以及補償部,基於所測定的上述中繼部的傳遞特性,對應當經由上述外部端子及上述切換部而供給至上述被測試電路的信號進行補償,或對經由上述切換部及上述外部端子而自上述被測試電路取得的信號進行補償。
本發明的第3形態提供一種測試方法,對被測試元件進行測試,上述被測試元件包括:被測試電路;以及切換部,將上述被測試電路的至少一個內部端子中的作為測試對象的內部端子,連接於連接著測試裝置的外部端子,該測試方法將中繼部控制為連接狀態,經由兩個外部端子來 對上述中繼部的傳遞特性進行測定,上述中繼部將上述兩個上述外部端子之間予以連接或切斷,使連接狀態的傳遞特性成為上述外部端子與上述被測試電路的上述內部端子的各個之間的傳遞特性的計算基準;基於所測定的上述中繼部的傳遞特性,對應當經由上述外部端子及上述切換部而供給至上述被測試電路的信號進行補償,或對經由上述切換部及上述外部端子而自上述被測試電路取得的信號進行補償。
本發明的第4形態提供一種測試裝置,對形成於被測試晶圓(wafer)的被測試電路進行測試,包括:測試晶圓,具有與上述被測試電路進行收發信號的測試電路;以及連接晶圓,使上述測試電路與上述被測試電路形成電性連接,上述連接晶圓包括:連接著上述測試電路的兩個外部端子;切換部,將上述被測試電路的至少一個內部端子中的作為測試對象的內部端子連接於上述外部端子;以及中繼部,將上述兩個外部端子之間予以連接或切斷,使連接狀態的傳遞特性成為上述外部端子與上述被測試電路的上述內部端子的各個之間的傳遞特性的計算基準,上述測試電路包括:測定部,將上述中繼部控制為連接狀態,經由上述兩個外部端子來對上述中繼部的傳遞特性進行測定;以及補償部,基於所測定的上述中繼部的傳遞特性,對應當經由上述外部端子及上述切換部而供給至上述被測試電路的信號進行補償,或對經由上述切換部及上述外部端子而自上述被測試電路取得的信號進行補償。
再者,上述的發明概要並未列舉出本發明的所有的必要特徵,這些特徵群的次組合(sub-combination)亦可成為發明。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
以下,透過發明的實施形態來對本發明進行說明,但以下的實施形態並不限定申請專利範圍的發明,而且,實施形態中所說明的特徵的所有組合未必是發明的解決手段所必須者。
圖1表示本實施形態的測試裝置10及被測試元件20的構成。測試裝置10對被測試元件20進行測試。
被測試元件20例如亦可為積體電路(Integrated Circuit,IC)或大規模積體電路(Large Scale Integration,LSI)等的半導體裝置。被測試元件20包括被測試電路22、兩個測試用的外部端子24、切換部26、中繼部28、以及切換控制部30。
在被測試元件20的測試中,該被測試電路22成為測試裝置10的測試對象。被測試電路22具有至少一個內部端子32。各個內部端子32例如是該被測試元件20的設計者等所設定的任意的電路點,在該被測試元件20的元件測試中,自測試裝置10供給信號,或藉由該測試裝置10來取得信號。
在上述被測試元件20的測試中,兩個外部端子24連 接著外部的測試裝置10。兩個外部端子24中的一個外部端子是自測試裝置10供給信號的輸入側的外部端子24-1,另一個外部端子是藉由測試裝置10來取得信號的輸出側的外部端子24-2。
切換部26將被測試電路22的至少一個內部端子32中的作為測試對象的內部端子32連接於外端子24。亦即,切換部26將輸入側的外部端子24-1或輸出側的外部端子24-2、與多個內部端子32的各個中的被指定為測試對象的一個內部端子32之間予以連接。而且,切換部26將輸入側的外部端子24-1或輸出側的外部端子24-2、與未被指定為測試對象的其他的各個內部端子32之間予以切斷。
中繼部28將兩個外部端子24之間予以連接或切斷。亦即,中繼部28將輸入側的外部端子24-1與輸出側的外部端子24-2之間予以連接或切斷。
切換控制部30根據來自外部的測試裝置10的指示,來對切換部26及中繼部28的連接或切斷的狀態進行控制。切換控制部30例如可經由兩個外部端子24以外的測試用的外部端子而接收來自測試裝置10的指示。此外,切換控制部30例如亦可經由在通常動作時自中央處理單元(Central Processing Unit,CPU)等接收指令(command)的端子,而接收來自測試裝置10的指示。
此處,中繼部28的連接狀態的傳遞特性,是設為外部端子24與被測試電路22的內部端子32的各個之間的傳遞特性的計算基準。而且,中繼部28的傳遞特性可藉由外 部的測試裝置10,並經由兩個外部端子24(輸入側的外部端子24-1及輸出側的外部端子24-2)來測定。
例如,中繼部28為連接狀態時的兩個外部端子24之間的路徑的傳遞特性,可與切換部26所連接的外部端子24與內部端子32之間的路徑的傳遞特性相同。又,例如,中繼部28為連接狀態時的兩個外部端子24之間的路徑的電路構成,可與切換部26所連接的外部端子24與內部端子32之間的電路構成相同。
此種被測試元件20對被測試電路22內的多個內部端子32進行切換而連接於外部端子24,因此,可減少測試用的外部端子24的數量。而且,在被測試元件20中,將兩個外部端子24之間予以連接的中繼部28的傳遞特性,成為外部端子24與成為測試對象的內部端子32之間的路徑的傳遞特性的計算的基準。藉此,根據被測試元件20,可使外部的測試裝置10進行如下的測試,即,對中繼部28的傳遞特性進行測定,以對外部端子24與成為測試對象的內部端子32之間的信號畸變進行補償。因此,根據此種被測試元件20,可使測試裝置10高精度地進行測試。
在圖1的示例中,切換部26具有至少一個切換開關40。至少一個切換開關40的各個是對應於至少一個內部端子32的各個而設置。各個切換開關40將共用接點41與相對應的內部端子32之間予以連接或切斷。
又,在圖1的示例中,中繼部28包括:將輸入側的外部端子24-1與共用接點41之間予以連接或切斷的輸入 側中繼開關42、以及將輸出側的外部端子24-2與共用接點41之間予以連接或切斷的輸出側中繼開關44。於將該中繼部28設為連接狀態的情形時(亦即,於將輸入側的外部端子24-1與輸出側的外部端子24-2之間予以連接的情形時),輸入側中繼開關42及輸出側中繼開關44均成為連接狀態。又,於將該中繼部28設為切斷狀態的情形時(亦即,將輸入側的外部端子24-1與輸出側的外部端子24-2之間予以切斷的情形時),輸入側中繼開關42或輸出側中繼開關44中的至少一個中繼開關成為切斷狀態。
在如上所述的圖1的示例中,各個切換開關40、輸入側中繼開關42、及輸出側中繼開關44具有彼此相同的特性。因此,兩個外部端子24之間是經由相同特性的兩個開關而被連接。又,兩個外部端子24的各個與內部端子32的各個之間的多條信號路徑亦是分別經由相同特性的兩個開關而被連接。因此,如上所述的本例中的被測試元件20可使中繼部28為連接狀態時的兩個外部端子24之間的路徑的傳遞特性,與切換部26所連接的外部端子24與內部端子32之間的路徑的傳遞特性相同。
再者,切換開關40、輸入側中繼開關42及輸出側中繼開關44的各個可為半導體開關。又,切換開關40、輸入側中繼開關42及輸出側中繼開關44的各個可為如下的構成,即,除了將路徑予以連接及切斷的元件之外,還包含放大器(amplifier)、衰減器(attenuator)、緩衝器(buffer)及濾波器(filter)等。
又,外部端子24與內部端子32之間所含的開關的數量、及兩個外部端子24之間所含的開關的數量若彼此相同,則亦可為2個或2個以上。又,外部端子24與內部端子32之間所含的開關的數量亦可為兩個外部端子24之間所含的開關的數量的規定數倍(1倍、2倍、3倍、…)。即便於此種情形時,只要將中繼部28的連接狀態的傳遞特性乘以開關的倍數,便可算出外部端子24與內部端子32之間的路徑的傳遞特性,因此,被測試元件20可使中繼部28的連接狀態的傳遞特性,成為外部端子24與內部端子32的各個之間的路徑的傳遞特性的計算基準。
測試裝置10包括供給部62、取得部64、測試部66、測定部68、以及補償部70。在測試時,測試裝置10連接於被測試元件20的外部端子24(輸入側的外部端子24-1及輸出側的外部端子24-2)。
供給部62被施加了波形資料(waveform data),將與所施加的波形資料相對應的信號供給至被測試元件20的輸入側的外部端子24-1。作為一例,供給部62包括供給側運算部72與DA轉換器74。
供給側運算部72被測試部66施加了波形資料,藉由補償部70來對所施加的波形資料進行指定的補償運算。接著,供給側運算部72將經補償運算的波形資料供給至DA轉換器74。
DA轉換器74被供給側運算部72或測定部68施加了波形資料。DA轉換器74對所施加的波形資料進行DA轉 換,產生與所施加的波形資料相對應的類比信號。接著,DA轉換器74將所產生的信號供給至輸入側的外部端子24-1。
取得部64自被測試元件20取得信號,將與所取得的信號相對應的波形資料予以輸出。作為一例,取得部64包括AD轉換器76與取得側運算部78。
AD轉換器76被施加了自被測試元件20的輸出側的外部端子24-2所輸出的信號,對所施加的信號進行AD轉換,產生與所施加的信號相對應的波形資料。AD轉換器76將所產生的波形資料供給至測定部68或取得側運算部78。
取得側運算部78被AD轉換器76施加了波形資料,藉由補償部70來對所施加的波形資料進行指定的補償運算。取得側運算部78將經補償運算的波形資料供給至測試部66。
在對被測試電路22進行測試時,測試部66經由外部端子24及切換部26而將信號供給至被測試電路22,或經由切換部26及外部端子24而自被測試電路22取得輸出信號。更詳細而言,測試部66對被測試元件20內的切換部26及中繼部28進行控制,將被測試電路22的成為測試對象的內部端子32與輸入側的外部端子24-1之間予以連接。接著,測試部66將波形資料施加於供給部62,使供給部62輸出與波形資料相對應的信號。藉此,測試部66可經由外部端子24及切換部26而將信號供給至被測試電 路22。
又,測試部66對被測試元件20內的切換部26及中繼部28進行控制,將被測試電路22的成為測試對象的內部端子32與輸出側的外部端子24-2之間予以連接。接著,測試部66自取得部64接收了與該取得部64所取得的信號相對應的波形資料。藉此,測試部66可經由切換部26及外部端子24而自被測試電路22取得信號。而且,測試部66亦可判定所取得的信號的波形資料是否與預期資料相一致。
測定部68將中繼部28控制為連接狀態,經由兩個外部端子24而對中繼部28的傳遞特性進行測定。再者,測定部68亦可對中繼部28的直流輸入輸出特性進行測定來作為中繼部28的傳遞特性。又,測定部68亦可對規定頻率範圍的傳遞特性進行測定來作為中繼部28的傳遞特性。
補償部70基於測定部68所測定的中繼部28的傳遞特性,來對應當經由外部端子24及切換部26而供給至被測試電路22的信號、或經由切換部26及外部端子24而自被測試電路22取得的信號進行補償。例如,補償部70將基於中繼部28的傳遞特性而產生的補償資料施加於供給側運算部72,且根據補償資料來對測試部66所施加的波形資料進行補償。又,補償部70將基於中繼部28的傳遞特性而產生的補償資料施加於取得側運算部78,且根據補償資料來對AD轉換器76所產生的波形資料進行補償。
圖2表示對中繼部28的傳遞特性進行測定時的測試 裝置10的處理流程的一例。在中繼部28的傳遞特性的測定中,首先,測定部68將被測試元件20的中繼部28設為連接狀態,並將被測試電路22的所有的內部端子32與外部端子24之間予以切斷(S101)。在本例中,測定部68將輸入側中繼開關42及輸出側中繼開關44設為連接狀態,並將所有的切換開關40設為切斷狀態。
接著,測定部68經由兩個外部端子24而對中繼部28的傳遞特性進行測定(S102)。在本例中,上述測定部68對經串聯連接的輸入側中繼開關42及輸出側中繼開關44的合成的傳遞特性進行測定。
更詳細而言,在步驟(step)S102中,測定部68進行如下所述的處理。亦即,測定部68藉由供給部62來使預先規定的波形的校正用信號供給至輸入側的外部端子24-1,藉由取得部64而自輸出側的外部端子24-2取得通過中繼部28後的校正用信號。接著,測定部68基於供給至輸入側的外部端子24-1的校正用信號的波形資料、及自輸出側的外部端子24-2取得的通過中繼部28後的校正用信號的波形資料,來對中繼部28的傳遞特性進行計算。例如,當將所供給的校正用信號表示為A(f),將所取得的通過中繼部28後的校正用信號表示為B(f)時(f為頻率),測定部68可進行下述式(1)所表示的運算,以算出中繼部28的傳遞特性(D(f))。
D(f)=B(f)/A(f)...(1)
再者,測定部68例如亦可使用斜波(ramp wave)的 校正用信號來對中繼部28的直流輸入輸出特性進行測定。如此,測定部68可對中繼部28的傳遞特性進行測定。
接著,測定部68產生補償資料,該補償資料基於所測定的中繼部28的傳遞特性,來對外部端子24與成為測試對象的內部端子32之間的路徑的畸變進行補償(S103)。當中繼部28的傳遞特性和外部端子24與成為測試對象的內部端子32之間的路徑的傳遞特性相同時,測定部68可產生中繼部28的傳遞特性的逆特性來作為補償資料。接著,測定部68將所產生的補償資料施加並存儲於補償部70。
圖3表示被測試電路22的測試中的測試裝置10的處理流程的一例。在被測試電路22的測試中,首先,測試部66將被測試元件20的中繼部28設為切斷狀態(S201)。在本例中,測試部66於類比數位轉換(Analog Digital Converting,ADC)模式(mode)下,將輸入側中繼開關42予以切斷,於數位類比轉換(Digital Analog Converting,DAC)模式下,將輸出側中繼開關44予以切斷。
接著,在DAC模式下,測試部66將成為測試對象的內部端子32與輸入側的外部端子24-1予以連接(S202)。在本例中,測試部66將與成為測試對象的內部端子32相對應的切換開關40設為連接狀態,將與測試對象以外的內部端子32相對應的切換開關40設為切斷狀態。
接著,在DAC模式下,測試部66產生應當施加於成為測試對象的內部端子32的信號的波形資料。然後,補償 部70根據補償資料來對測試部66所產生的波形資料進行補償,並施加於DA轉換器74(S203)。作為一例,補償部70可進行如下的處理,即,將表示中繼部28的傳遞特性的逆特性的補償資料,疊加於表示應當施加於成為測試對象的內部端子32的信號的波形的波形資料。
接著,在DAC模式下,DA轉換器74對經補償的波形資料進行DA轉換。然後,DA轉換器74將與經補償的波形資料相對應的信號供給至輸入側的外部端子24-1(S204)。如此,在DAC模式下,測試裝置10可將預先對輸入側的外部端子24-1與成為測試對象的內部端子32之間的路徑的畸變進行補償的信號供給至輸入側的外部端子24-1。
另一方面,在ADC模式下,測試部66將成為測試對象的內部端子32與輸出側的外部端子24-2予以連接(S205)。在本例中,測試部66將與成為測試對象的內部端子32相對應的切換開關40設為連接狀態,將與測試對象以外的內部端子32相對應的切換開關40設為切斷狀態。
接著,在ADC模式下,AD轉換器76對自輸出側的外部端子24-2輸出的信號進行AD轉換。然後,AD轉換器76將與自輸出側的外部端子24-2輸出的信號相對應的波形資料予以輸出(S206)。
接著,在ADC模式下,補償部70根據補償資料來對AD轉換器76所輸出的波形資料進行補償,並施加於測試部66(S207)。作為一例,補償部70可進行如下的處理, 即,將表示中繼部28的傳遞特性的逆特性的補償資料,疊加於表示自輸出側的外部端子24-2輸出的信號的波形的波形資料。然後,補償部70將經補償的波形資料供給至測試部66。如此,測試裝置10可對自輸出側的外部端子24-2取得的信號在成為測試對象的內部端子32與輸出側的外部端子24-2之間的路徑中的畸變進行補償。
如上所述,根據測試裝置10,可經由被測試元件20所具有的測試用的兩個外部端子24而將信號供給至多個內部端子32,或可自多數的內部端子32取得信號。
此外,測試裝置10基於預先測定的中繼部28的傳遞特性,對在外部端子24與成為測試對象的內部端子32之間的路徑中產生的畸變進行補償。藉此,根據測試裝置10,可高精度地將目標波形的信號供給至內部端子32,並可高精度地取得自內部端子32輸出的信號。因此,根據測試裝置10,可高精度地對被測試元件20進行測試。
又,被測試元件20具備切換部26及中繼部28來作為測試用的硬體(hardware)即可,因此,可使測試用的冗長的電路構成減少,從而可降低成本。又,當將被測試電路22內的任意的電路點設為測試對象時,將開關設置在該任意的電路點與外部端子24之間即可,因此,被測試元件20的設計變得容易。又,對於被測試元件20而言,即便作為測試對象的內部端子32的數量增加,所追加的路徑亦較少,因此,配線容量不會增加,信號路徑的劣化較小。
又,測試裝置10使用該測試裝置10所具有的DA轉 換器74及AD轉換器76來對被測試元件20進行測試,因此,與使用內部所具有的DA轉換器及AD轉換器來進行自我診斷的元件相比較,可高精度且高速地進行測試。又,即便外部端子24與成為測試對象的內部端子32之間的路徑的畸變比較大時(例如,於包含簡單的源極隨耦電路(Source Follower Circuit)等的精度比較差的緩衝器、放大器、衰減器及濾波器等的路徑的情形時),測試裝置10亦進行補償,因此,可高精度地進行測試。又,由於測試裝置10進行補償,因此,被測試元件20的切換部26及中繼部28可具有畸變較大但耐受電壓較高的開關。又,測試裝置10藉由開迴路(open loop)來進行補償,因此,可對比較穩定的高頻寬(high bandwidth)的信號進行補償。
圖4表示本實施形態的第1變形例的測試裝置10及被測試元件20的構成。本變形例的測試裝置10及被測試元件20採用與圖1所示的測試裝置10及被測試元件20大致相同的構成及功能,因此,對於構成及功能與圖1所示的測試裝置10及被測試元件20所具有的構件大致相同的構件標註相同的符號,以下僅對不同點進行說明。
本變形例的切換部26包括至少一個輸入側切換開關46與至少一個輸出側切換開關48。各個輸入側切換開關46是對應於在測試中,自測試裝置10供給著信號的至少一個內部端子32的各個而設置。各個輸入側切換開關46將輸入側的外部端子24-1與相對應的內部端子32之間予以連接或切斷。
各個輸出側切換開關48是對應於測試中藉由測試裝置10來取得信號的至少一個內部端子32的各個而設置。各個輸出側切換開關48將輸出側的外部端子24-2與相對應的內部端子32之間予以連接或切斷。
又,本變形例的中繼部28具有中繼開關50。該中繼開關50將輸入側的外部端子24-1與輸出側的外部端子24-2之間予以連接或切斷。
此處,各個輸入側切換開關46、各個輸出側切換開關48、及中繼開關50具有彼此相同的特性。因此,輸入側的外部端子24-1與在測試中自測試裝置10供給著信號的各個內部端子32之間、及輸入側的外部端子24-1與輸出側的外部端子24-2之間是經由特性彼此相同的開關而被連接。又,輸出側的外部端子24-2與在測試中藉由測試裝置10來取得信號的各個內部端子32之間、及輸入側的外部端子24-1與輸出側的外部端子24-2之間是經由特性彼此相同的開關而被連接。
再者,各個輸入側切換開關46、各個輸出側切換開關48及中繼開關50可為半導體開關。又,各個輸入側切換開關46、各個輸出側切換開關48及中繼開關50可為如下的構成,即,除了將路徑予以連接及切斷的元件之外,還包含放大器、衰減器、緩衝器及濾波器等。
在中繼部28的傳遞特性的測定中,本變形例的測試裝置10的測定部68將中繼開關50設為連接狀態,將輸入側切換開關46及輸出側切換開關48均設為切斷狀態。藉 此,測定部68可經由兩個外部端子24而對中繼部28的傳遞特性進行測定。
又,在被測試電路22的測試中,本變形例的測試裝置10的測試部66將中繼開關50設為切斷狀態。又,在DAC模式下,測試部66將與成為測試對象的內部端子32相對應的輸入側切換開關46設為連接狀態,將與測試對象以外的內部端子32相對應的輸入側切換開關46設為切斷狀態。
又,在ADC模式下,本變形例的測試裝置10的測試部66將與成為測試對象的內部端子32相對應的輸出側切換開關48設為連接狀態,將與測試對象以外的內部端子32相對應的輸出側切換開關48設為切斷狀態。
此種被測試元件20可使測試用的外部端子24的數量減少。而且,被測試元件20可使外部的測試裝置10進行如下的測試,即,對中繼部28的傳遞特性進行測定,以對外部端子24與成為測試對象的內部端子32之間的信號畸變進行補償。藉此,根據測試裝置10,可高精度地將目標波形的信號供給至內部端子32,並可高精度地取得自內部端子32輸出的信號。
圖5表示本實施形態的第2變形例的測試裝置10及被測試元件20的構成。本變形例的測試裝置10及被測試元件20採用與圖4所示的測試裝置10及被測試元件20大致相同的構成及功能,因此,對構成及功能與圖4所示的測試裝置10及被測試元件20所具有的構件大致相同的 構件標註相同的符號,以下僅對不同點進行說明。
本變形例的切換部26包括至少一個輸入側切換開關46與至少一個輸出側切換開關48。各個輸入側切換開關46及輸出側切換開關48是對應於在測試中自測試裝置10供給著信號且藉由測試裝置10來取得信號的至少一個內部端子32的各個而設置。
各個輸入側切換開關46將輸入側的外部端子24-1與相對應的內部端子32之間予以連接或切斷。各個輸出側切換開關48將輸出側的外部端子24-2與相對應的內部端子32之間予以連接或切斷。
此處,在本例中,中繼開關50與輸入側切換開關46具有彼此相同的特性。然而,中繼開關50與輸出側切換開關48可不具有彼此相同的特性。亦即,輸出側的外部端子24-2與在測試中藉由測試裝置10來取得信號的各個內部端子32之間、及輸入側的外部端子24-1與輸出側的外部端子24-2之間,可不經由相同特性的開關而被連接。
圖6表示第2變形例的測試裝置10對中繼部28的傳遞特性進行測定時的處理流程的一例。在中繼部28的傳遞特性的測定中,首先,測定部68將中繼開關50設為連接狀態,將所有的輸入側切換開關46設為切斷狀態,並將所有的輸出側切換開關48設為切斷狀態(S301)。
接著,測定部68經由兩個外部端子24來對中繼部28(在本例中為中繼開關50)的傳遞特性進行測定(S302)。然後,測定部68產生第1補償資料,該第1補償資料基於 經測定的中繼開關50的傳遞特性,來對外部端子24與成為測試對象的輸入側切換開關46之間的路徑的畸變進行補償(S303)。
接著,測定部68將中繼開關50設為切斷狀態,將輸入側切換開關46設為連接狀態,並將輸出側切換開關48設為連接狀態。藉此,測定部68可在輸入側的外部端子24-1與輸出側的外部端子24-2之間,形成經由輸入側切換開關46及輸出側切換開關48的環迴路徑(S304)。
接著,測定部68將基於中繼部28的傳遞特性而經補償的信號供給至輸入側的外部端子24-1,對所形成的環迴路徑的傳遞特性進行測定(S305)。藉此,測定部68可對輸出側切換開關48的傳遞特性進行測定。
接著,測定部68產生第2補償資料,該第2補償資料基於所測定的環迴路徑的傳輸特性,來對內部端子32與輸出側的外部端子24-2之間的路徑的畸變進行補償(S306)。作為一例,測定部68可產生環迴路徑的傳遞特性(亦即,輸出側切換開關48的傳遞特性)的逆特性來作為補償資料。接著,測定部68將所產生的第1補償資料及第2補償資料施加於並存儲於補償部70。
圖7表示第2變形例的測試裝置10對被測試電路22進行測試時的處理流程的一例。在被測試電路22的測試中,首先,測試部66將被測試元件20的中繼部28(在本例中為中繼開關50)設為切斷狀態(S401)。
接著,在DAC模式下,測試部66將與成為測試對象 的內部端子32相對應的輸入側切換開關46設為連接狀態,將與測試對象以外的內部端子32相對應的輸入側切換開關46設為切斷狀態(S402)。接著,在DAC模式下,測試部66產生應該施加於成為測試對象的內部端子32的信號的波形資料。然後,補償部70根據第1補償資料來對測試部66所產生的波形資料進行補償,並施加於DA轉換器74(S403)。
接著,在DAC模式下,DA轉換器74將與經補償的波形資料相對應的信號供給至輸入側的外部端子24-1(S404)。如此,在DAC模式下,測試裝置10可將預先對輸入側的外部端子24-1與成為測試對象的內部端子32之間的路徑的畸變進行補償的信號供給至輸入側的外部端子24-1。
另一方面,在ADC模式下,測試部66將與成為測試對象的內部端子32相對應的輸出側切換開關48設為連接狀態,將與測試對象以外的內部端子32相對應的輸出側切換開關48設為切斷狀態。接著,在ADC模式中,AD轉換器76對自輸出側的外部端子24-2輸出的信號進行AD轉換,將與自輸出側的外部端子24-2輸出的信號相對應的波形資料予以輸出(S406)。
接著,在ADC模式下,補償部70根據第2補償資料來對AD轉換器76所輸出的波形資料進行補償,並施加於測試部66(S407)。如此,在ADC模式下,測試裝置10可對自輸出側的外部端子24-2取得的信號在成為測試對 象的內部端子32與輸出側的外部端子24-2之間的路徑中的畸變進行補償。
此種被測試元件20可使測試用的外部端子24的數量減少。而且,被測試元件20可使外部的測試裝置10進行如下的測試,即,對中繼部28的傳遞特性進行測定,以對外部端子24與成為測試對象的內部端子32之間的信號畸變進行補償。藉此,根據測試裝置10,可高精度地將目標波形的信號供給至內部端子32,並可高精度地取得自內部端子32輸出的信號。
圖8表示本實施形態的第3變形例的測試裝置10及被測試元件20的構成。本變形例的測試裝置10及被測試元件20採用與圖1所示的測試裝置10及被測試元件20大致相同的構成及功能,因此,對構成及功能與圖1所示的測試裝置10及被測試元件20所具有的構件大致相同的構件標註相同的符號,以下僅對不同點進行說明。
本變形例的測試裝置10包括測試裝置本體100與連接裝置200。測試裝置本體100具有與圖1所示的測試裝置10相同的功能及構成。連接裝置200設置於測試裝置本體100與被測試元件20之間,以使被測試元件20及測試裝置本體100形成電性連接。作為一例,連接裝置200可為安裝在測試裝置本體100上的主機板(board)等。
連接裝置200包括兩個外部端子24(輸入側的外部端子24-1及輸出側的外部端子24-2)、中繼部28、以及切換控制部30。又,被測試元件20包括被測試電路22與切換 部26。亦即,本變形例的連接裝置200包括圖1所示的被測試元件20所具有的構件即兩個外部端子24、中繼部28及切換控制部30來代替被測試元件20。此種形式的本變形例的測試裝置10及被測試元件20與圖1所示的測試裝置10及被測試元件20同樣地,可使測試用端子的數量減少,且可藉由經過測試用端子的路徑的補償來高精度地進行測試。
圖9表示本實施形態的第4變形例的測試裝置10及被測試晶圓320的構成。本變形例的測試裝置10及被測試元件20採用與圖1所示的測試裝置10及被測試元件20大致相同的構成及功能,因此,對構成及功能與圖1所示的測試裝置10及被測試元件20所具有的構件大致相同的構件標註相同的符號,以下僅對不同點進行說明。
本變形例的測試裝置10對形成於被測試晶圓320的被測試電路22進行測試。測試裝置10包括測試晶圓330與連接晶圓340。被測試晶圓320、測試晶圓330及連接晶圓340分別為圓板狀的基板,例如為矽(silicon)、化合物半導體(compound semiconductor)、或其他材料的半導體基板。藉由半導體製程(process)來製造被測試晶圓320、測試晶圓330及連接晶圓340。
被測試晶圓320具有分別由半導體製程所形成的一個或多個被測試電路22。各個被測試電路22可為由被測試晶圓320切割而成的個別的元件,亦可為包含於個別的元件內的電路。
測試晶圓330具有由半導體製程所形成的測試電路350。該測試電路350是與被測試電路22進行信號的收發,且具有與圖1所示的測試裝置10相同的功能及構成。亦即,本變形例的被測試晶圓320包括一個或多個圖1所示的被測試元件20所具有的被測試電路22。
連接晶圓340使測試電路350與被測試電路22形成電性連接。連接晶圓340包括分別由半導體製程所形成的兩個外部端子24(輸入側的外部端子24-1及輸出側的外部端子24-2)、切換部26、中繼部28、以及切換控制部30。
測試晶圓330的測試電路350連接於連接晶圓340的兩個外部端子24。連接晶圓340的切換部26將被測試晶圓320內的一個或多個被測試電路22的至少一個內部端子32中的作為測試對象的內部端子32連接於外部端子24。亦即,本變形例的連接晶圓340包括設置於圖1所示的被測試元件20的兩個外部端子24、中繼部28及切換控制部30。
此種形式的本變形例的測試裝置10不使用具有多個針狀的探針(probe)的裝置,便可對晶圓狀的元件進行測試。而且,本變形例的測試裝置10及被測試晶圓320與圖1所示的測試裝置10及被測試元件20同樣地,可使測試用端子的數量減少,且可藉由經由測試用端子的路徑的補償來高精度地進行測試。
圖10表示本實施形態的第5變形例的測試裝置10及被測試元件20的構成。本變形例的測試裝置10及被測試 元件20採用與圖1所示的測試裝置10及被測試元件20大致相同的構成及功能,因此,對構成及功能與圖1所示的測試裝置10及被測試元件20所具有的構件大致相同的構件標註相同的符號,以下僅對不同點進行說明。
本變形例的被測試元件20更包括圖案(pattern)檢測部80與檢測響應部82。圖案檢測部80對自外部的測試裝置10施加於輸入側的外部端子24-1的預先規定的波形圖案的信號進行檢測。在圖案檢測部80對預先規定的波形圖案進行檢測之後,檢測響應部82將與檢測出的波形圖案相對應的響應信號經由輸出側的外部端子24-2而輸出至測試裝置10。圖案檢測部80及檢測響應部82與自外部端子24審視中繼部28側時的阻抗(impedance)相比較,具有非常低的阻抗。亦即,圖案檢測部80及檢測響應部82的負載非常小。
又,在圖案檢測部80對預先規定的波形圖案的信號進行檢測之後,本變形例的切換控制部30對切換部26及中繼部28的連接或切斷的狀態進行控制。例如,當藉由CUP來實現切換控制部30時,該切換控制部30亦可經由匯流排(bus)等來接收該圖案檢測部80的檢測結果。
本變形例的測試裝置10更包括設定部84。該設定部84將用以使切換部26及中繼部28成為指定的連接狀態的波形圖案施加於輸入側的外部端子24-1。更詳細而言,設定部84將設定資料施加於供給部62,使供給部62輸出與設定資料相對應的波形圖案的信號。
又,設定部84在自被測試元件20的輸出側的外部端子24-2檢測出規定的響應信號之後,使中繼部28的傳遞特性的測定或被測試電路22的測試開始。更詳細而言,設定部84自取得部64取得與該取得部64所取得的信號相對應的波形資料,以判斷是否已檢測出響應信號。
在對中繼部28的傳遞特性進行測定之前,或在對被測試電路22進行測試之前,上述設定部84先執行如下的處理。首先,設定部84將所指定的波形圖案的信號施加於輸入側的外部端子24-1,該所指定的波形圖案的信號用以將切換部26及中繼部28切換為指定的連接狀態。於該情形時,設定部84較佳為產生與測定或測試中所產生的信號無關的波形的信號。
接著,圖案檢測部80對自輸入側的外部端子24-1施加的所指定的波形圖案的信號進行檢測。作為一例,圖案檢測部80可藉由比較器(comparator)等來對信號的0、1的圖案進行檢測,以判斷是否施加有所指定的波形圖案的信號。
圖案檢測部80對所指定的波形圖案進行檢測之後,切換控制部30將中繼部28及切換部26切換為由該波形圖案所指定的連接狀態。又,圖案檢測部80對所指定的波形圖案進行檢測之後,該檢測響應部82將響應信號施加於輸出側的外部端子24-2,該響應信號表示檢測出了所指定的波形圖案。此時,切換控制部30使中繼部28成為切斷狀態(例如,切換控制部30將輸入側中繼開關42或輸出側 中繼開關44中的至少一個中繼開關予以切斷)。
設定部84自輸出側的外部端子24-2接收響應信號之後,判斷為切換控制部30已將切換部26及中繼部28切換為指定的連接狀態,接著,將一種”開始指示”施加於測試部66或測定部68。藉此,測試部66及測定部68可在中繼部28及切換部26被切換為指定的連接狀態之後,進行中繼部28的傳遞特性的測定或被測試電路22的測試。
又,設定部亦可在中繼部28的傳遞特性的測定或被測試電路22的測試結束之後,進行同樣的處理。藉此,設定部84可在測定或測試的結束之後,使中繼部28及切換部26恢復至例如初始的連接狀態。再者,切換控制部30亦可在測定或測試結束之後,在經過預先規定的時間後,恢復至初始的連接狀態。藉此,切換控制部30可在測定或測試已確實地結束之後,使連接狀態恢復至初始狀態。
如此,本變形例的測試裝置10在對被測試元件20進行測定或測試時,可自外部端子24施加信號,對中繼部28及切換部26的連接狀態進行切換。藉此,可使被測試元件20所具有的端子數量減少。
以上,使用實施形態來對本發明進行了說明,但本發明的技術範圍並不限定於上述實施形態所揭示的範圍。本領域技術人員應當明白可對上述實施形態進行多種變更或改良。根據申請專利範圍的記載,此種經變更或改良的形態顯然亦可包含於本發明的技術範圍。
應當留意關於申請專利範圍、說明書、及圖式中所示 的裝置、系統(system)、程式(program)、以及方法中的動作、次序、步驟、及階段等的各處理的執行順序,並未特別明示為「之前」、「先」等,而且,只要並非在之後的處理中使用之前的處理的輸出,則可按照任意的順序來實現。關於申請專利範圍、說明書、及圖式中的動作流程(flow),即便是為了便於理解而使用「首先,」、「其次,」等來進行說明,亦並不意味著必須按照該順序來實施。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧測試裝置
20‧‧‧被測試元件
22‧‧‧被測試電路
24‧‧‧外部端子
24-1‧‧‧輸入側的外部端子
24-2‧‧‧輸出側的外部端子
26‧‧‧切換部
28‧‧‧中繼部
30‧‧‧切換控制部
32‧‧‧內部端子
40‧‧‧切換開關
41‧‧‧共用接點
42‧‧‧輸入側中繼開關
44‧‧‧輸出側中繼開關
46‧‧‧輸入側切換開關
48‧‧‧輸出側切換開關
50‧‧‧中繼開關
62‧‧‧供給部
64‧‧‧取得部
66‧‧‧測試部
68‧‧‧測定部
70‧‧‧補償部
72‧‧‧供給側運算部
74‧‧‧DA轉換器
76‧‧‧AD轉換器
78‧‧‧取得側運算部
80‧‧‧圖案檢測部
82‧‧‧檢測響應部
84‧‧‧設定部
100‧‧‧測試裝置本體
200‧‧‧連接裝置
320‧‧‧被測試晶圓
330‧‧‧測試晶圓
340‧‧‧連接晶圓
350‧‧‧測試電路
S101~S103、S201~S207、S301~S306、S401~S407‧‧‧步驟
圖1表示本實施形態的測試裝置10及被測試元件20的構成。
圖2表示對中繼部28的傳遞特性進行測定時的測試裝置10的處理流程的一例。
圖3表示被測試電路22的測試中的測試裝置10的處理流程的一例。
圖4表示本實施形態的第1變形例的測試裝置10及被測試元件20的構成。
圖5表示本實施形態的第2變形例的測試裝置10及被測試元件20的構成。
圖6表示第2變形例的測試裝置10對中繼部28的傳遞特性進行測定時的處理流程的一例。
圖7表示第2變形例的測試裝置10對被測試電路22進行測試時的處理流程的一例。
圖8表示本實施形態的第3變形例的測試裝置10及被測試元件20的構成。
圖9表示本實施形態的第4變形例的測試裝置10及被測試晶圓320的構成。
圖10表示本實施形態的第5變形例的測試裝置10及被測試元件20的構成。
10‧‧‧測試裝置
20‧‧‧被測試元件
22‧‧‧被測試電路
24-1‧‧‧輸入側的外部端子
24-2‧‧‧輸出側的外部端子
26‧‧‧切換部
28‧‧‧中繼部
30‧‧‧切換控制部
32‧‧‧內部端子
40‧‧‧切換開關
41‧‧‧共用接點
42‧‧‧輸入側中繼開關
44‧‧‧輸出側中繼開關
62‧‧‧供給部
64‧‧‧取得部
66‧‧‧測試部
68‧‧‧測定部
70‧‧‧補償部
72‧‧‧供給側運算部
74‧‧‧DA轉換器
76‧‧‧AD轉換器
78‧‧‧取得側運算部

Claims (21)

  1. 一種被測試元件,包括:被測試電路;連接著外部的測試裝置的兩個外部端子;切換部,將上述被測試電路的至少一個內部端子中的作為測試對象的內部端子連接於上述外部端子;以及中繼部,將上述兩個外部端子之間予以連接或切斷,使連接狀態的傳遞特性成為上述外部端子與上述被測試電路的上述內部端子的各個之間的傳遞特性的計算基準。
  2. 如申請專利範圍第1項所述之被測試元件,其中上述中繼部的傳遞特性是藉由外部的上述測試裝置並經由上述兩個外部端子來測定。
  3. 如申請專利範圍第2項所述之被測試元件,其中上述中繼部為連接狀態時的上述兩個外部端子之間的路徑的傳遞特性,是與上述切換部所連接的上述外部端子與上述內部端子之間的路徑的傳遞特性相同。
  4. 如申請專利範圍第1項至第3項中任一項所述之被測試元件,其中上述切換部具有至少一個切換開關,該至少一個切換開關是對應於上述至少一個內部端子的各個而設置,且將共用接點與相對應的上述內部端子之間予以連接或切斷,上述中繼部包括:將輸入側的上述外部端子與上述共用接點之間予以連接或切斷的輸入側中繼開關;以及 將輸出側的上述外部端子與上述共用接點之間予以連接或切斷的輸出側中繼開關。
  5. 如申請專利範圍第1項至第3項中任一項所述之被測試元件,其中上述切換部具有至少一個輸入側切換開關,該至少一個輸入側切換開關是對應於自上述測試裝置供給著信號的上述至少一個內部端子的各個而設置,且將輸入側的上述外部端子與相對應的上述內部端子之間予以連接或切斷,上述中繼部具有將輸入側的上述外部端子與輸出側的上述外部端子之間予以連接或切斷的中繼開關。
  6. 如申請專利範圍第1項至第3項中任一項所述之被測試元件,其中上述切換部具有輸出側切換開關,該輸出側切換開關是對應於藉由上述測試裝置來取得信號的上述至少一個內部端子的各個而設置,且將輸出側的上述外部端子與相對應的上述內部端子之間予以連接或切斷,上述中繼部具有將輸入側的上述外部端子與輸出側的上述外部端子之間予以連接或切斷的中繼開關。
  7. 如申請專利範圍第1項至第3項中任一項所述之被測試元件,其中上述切換部包括:至少一個輸入側切換開關,對應於上述至少一個內部端子的各個而設置,且將輸入側的上述外部端子與相對應的上述內部端子之間予以連接或切斷;以及 至少一個輸出側切換開關,對應於上述至少一個內部端子的各個而設置,且將輸出側的上述外部端子與相對應的上述內部端子之間予以連接或切斷,上述中繼部具有將輸入側的上述外部端子與輸出側的上述外部端子之間予以連接或切斷的中繼開關。
  8. 如申請專利範圍第1項至第3項中任一項所述之被測試元件,更包括切換控制部,該切換控制部根據來自外部的指示,對上述切換部及上述中繼部的連接或切斷的狀態進行控制。
  9. 如申請專利範圍第8項所述之被測試元件,更包括圖案檢測部,該圖案檢測部對自外部施加於輸入側的上述外部端子的預先規定的波形圖案的信號進行檢測,在上述圖案檢測部對預先規定的波形圖案的信號進行檢測之後,上述切換控制部對上述切換部及上述中繼部的連接或切斷的狀態進行控制。
  10. 如申請專利範圍第9項所述之被測試元件,更包括檢測響應部,該檢測響應部在上述圖案檢測部對上述波形圖案進行檢測之後,將響應信號經由輸出側的上述外部端子而輸出至外部。
  11. 一種測試裝置,對被測試元件進行測試,上述被測試元件包括:被測試電路;以及切換部,將上述被測試電路的至少一個內部端子中的 作為測試對象的內部端子,連接於連接著上述測試裝置的外部端子,該測試裝置包括:測定部,將中繼部控制為連接狀態,經由兩個外部端子來對上述中繼部的傳遞特性進行測定,上述中繼部將上述兩個上述外部端子之間予以連接或切斷,使連接狀態的傳遞特性成為上述外部端子與上述被測試電路的上述內部端子的各個之間的傳遞特性的計算基準;以及補償部,基於所測定的上述中繼部的傳遞特性,對應當經由上述外部端子及上述切換部而供給至上述被測試電路的信號進行補償,或對經由上述切換部及上述外部端子而自上述被測試電路取得的信號進行補償。
  12. 如申請專利範圍第11項所述之測試裝置,其中該測試裝置更包括測試部,該測試部在上述被測試電路的測試中,經由上述外部端子及上述切換部而將信號供給至上述被測試電路,或經由上述切換部及上述外部端子而自上述被測試電路取得輸出信號,上述測試部在上述被測試電路的測試中,將上述中繼部設為切斷狀態。
  13. 如申請專利範圍第11項或第12項所述之測試裝置,其中上述切換部具有至少一個切換開關,該至少一個切換開關是對應於上述至少一個內部端子的各個而設置,且將 共用接點與相對應的上述內部端子之間予以連接或切斷,上述中繼部包括:將輸入側的上述外部端子與上述共用接點之間予以連接或切斷的輸入側中繼開關;以及將輸出側的上述外部端子與上述共用接點之間予以連接或切斷的輸出側中繼開關,上述測定部在上述中繼部的傳遞特性的測定中,將上述輸入側中繼開關及上述輸出側中繼開關設為連接狀態。
  14. 如申請專利範圍第11項或第12項所述之測試裝置,其中上述切換部具有輸入側切換開關,該輸入側切換開關是對應於自上述測試裝置供給著信號的至少一個上述內部端子的各個而設置,且將輸出側的上述外部端子與相對應的上述內部端子之間予以連接或切斷,上述中繼部具有將輸入側的上述外部端子與輸出側的上述外部端子之間予以連接或切斷的中繼開關,上述測定部在上述中繼部的傳遞特性的測定中,將上述中繼開關設為連接狀態。
  15. 如申請專利範圍第11項或第12項所述之測試裝置,其中上述切換部具有輸出側切換開關,該輸出側切換開關是對應於藉由上述測試裝置來取得信號的至少一個上述內部端子的各個而設置,且將輸出側的上述外部端子與相對應的上述內部端子之間予以連接或切斷, 上述中繼部具有將輸入側的上述外部端子與輸出側的上述外部端子之間予以連接或切斷的中繼開關,上述測定部在上述中繼部的傳遞特性的測定中,將上述中繼開關設為連接狀態。
  16. 如申請專利範圍第11項或第12項所述之測試裝置,其中上述切換部包括:至少一個輸入側切換開關,對應於上述至少一個內部端子的各個而設置,且將輸入側的上述外部端子與相對應的上述內部端子之間予以連接或切斷;以及至少一個輸出側切換開關,對應於上述至少一個內部端子的各個而設置,且將輸出側的上述外部端子與相對應的上述內部端子之間予以連接或切斷,上述中繼部具有將輸入側的上述外部端子與輸出側的上述外部端子之間予以連接或切斷的中繼開關,上述測定部在上述中繼部的傳遞特性的測定中,將上述中繼開關設為連接狀態。
  17. 如申請專利範圍第16項所述之測試裝置,其中上述測定部將上述中繼開關設為切斷狀態,將上述輸入側切換開關設為連接狀態,並將上述輸出側切換開關設為連接狀態,在輸入側的上述外部端子與輸出側的上述外部端子之間形成環迴路徑,供給基於上述中繼部的傳遞特性而經補償的信號,對所形成的上述環迴路徑的傳遞特性進行測定, 上述補償部基於上述中繼部的傳遞特性,對應當經由輸入側的上述外部端子及上述輸入側切換開關而供給至上述被測試電路的信號進行補償,基於所測定的上述環迴路徑的傳遞特性,對經由上述輸出側切換開關及輸出側的上述外部端子而自上述被測試電路取得的信號進行補償。
  18. 如申請專利範圍第11項或第12項所述之測試裝置,其中該測試裝置更包括設定部,該設定部在上述中繼部的傳遞特性的測定或上述被測試電路的測試之前,先將用以使上述切換部成為指定的連接狀態的波形圖案施加於輸入側的上述外部端子,上述被測試元件更包括:圖案檢測部,對自上述測試裝置施加於輸入側的上述外部端子的上述波形圖案的信號進行檢測;以及切換控制部,在上述圖案檢測部對上述波形圖案的信號進行檢測之後,對上述切換部的連接或切斷的狀態進行控制。
  19. 如申請專利範圍第18項所述之測試裝置,其中上述被測試元件更包括檢測響應部,該檢測響應部在上述圖案檢測部對上述波形圖案進行檢測之後,將響應信號經由輸出側的上述外部端子而輸出至該測試裝置,上述設定部在對上述響應信號進行檢測之後,使上述 中繼部的傳遞特性的測定或上述被測試電路的測試開始。
  20. 一種測試方法,對被測試元件進行測試,上述被測試元件包括:被測試電路;以及切換部,將上述被測試電路的至少一個內部端子中的作為測試對象的內部端子,連接於連接著測試裝置的外部端子,該測試方法將中繼部控制為連接狀態,且經由兩個外部端子來對上述中繼部的傳遞特性進行測定,上述中繼部將上述兩個上述外部端子之間予以連接或切斷,使連接狀態的傳遞特性成為上述外部端子與上述被測試電路的上述內部端子的各個之間的傳遞特性的計算基準;基於所測定的上述中繼部的傳遞特性,對應當經由上述外部端子及上述切換部而供給至上述被測試電路的信號進行補償,或對經由上述切換部及上述外部端子而自上述被測試電路取得的信號進行補償。
  21. 一種測試裝置,對形成於被測試晶圓的被測試電路進行測試,包括:測試晶圓,具有與上述被測試電路進行收發信號的測試電路;以及連接晶圓,使上述測試電路與上述被測試電路形成電性連接,上述連接晶圓包括:連接著上述測試電路的兩個外部端子; 切換部,將上述被測試電路的至少一個內部端子中的作為測試對象的內部端子連接於上述外部端子;以及中繼部,將上述兩個外部端子之間予以連接或切斷,使連接狀態的傳遞特性成為上述外部端子與上述被測試電路的上述內部端子的各個之間的傳遞特性的計算基準,上述測試電路包括:測定部,將上述中繼部控制為連接狀態,且經由上述兩個外部端子來對上述中繼部的傳遞特性進行測定;以及補償部,基於所測定的上述中繼部的傳遞特性,對應當經由上述外部端子及上述切換部而供給至上述被測試電路的信號進行補償,或對經由上述切換部及上述外部端子而自上述被測試電路取得的信號進行補償。
TW098133988A 2008-10-30 2009-10-07 被測試元件、測試裝置及測試方法 TWI396855B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/261,056 US8179154B2 (en) 2008-10-30 2008-10-30 Device, test apparatus and test method

Publications (2)

Publication Number Publication Date
TW201022693A TW201022693A (en) 2010-06-16
TWI396855B true TWI396855B (zh) 2013-05-21

Family

ID=42128474

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098133988A TWI396855B (zh) 2008-10-30 2009-10-07 被測試元件、測試裝置及測試方法

Country Status (4)

Country Link
US (1) US8179154B2 (zh)
JP (1) JP5411872B2 (zh)
TW (1) TWI396855B (zh)
WO (1) WO2010050100A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7982520B2 (en) * 2009-12-18 2011-07-19 Advantest Corporation Signal generating apparatus and test apparatus
TWI434048B (zh) 2010-12-14 2014-04-11 Nuvoton Technology Corp 電壓偵測電路
KR101517349B1 (ko) * 2010-12-22 2015-05-04 주식회사 아도반테스토 시험기용 교정 모듈 및 시험기
US9429625B1 (en) * 2012-05-18 2016-08-30 Altera Corporation Analog signal test circuits and methods
CN103472347A (zh) * 2012-06-08 2013-12-25 富泰华工业(深圳)有限公司 辅助测试电路及具有该辅助测试电路的芯片及电路板
JP5183814B1 (ja) * 2012-06-28 2013-04-17 株式会社アドバンテスト スイッチ装置および試験装置
US9755766B2 (en) * 2015-12-07 2017-09-05 Teradyne, Inc. Front end module for automatic test equipment
CN116540084B (zh) * 2023-05-10 2023-12-12 江苏斯菲尔电气股份有限公司 一种电力仪表继电器功能自动测试系统及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317324B2 (en) * 2003-11-04 2008-01-08 Canon Kabushiki Kaisha Semiconductor integrated circuit testing device and method
JP2008058200A (ja) * 2006-08-31 2008-03-13 Toshiba Microelectronics Corp 半導体集積回路装置
TW200817702A (en) * 2006-10-12 2008-04-16 Advantest Corp Test device and control method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03284862A (ja) 1990-03-30 1991-12-16 Fujitsu Ltd 半導体装置
US5659312A (en) * 1996-06-14 1997-08-19 Logicvision, Inc. Method and apparatus for testing digital to analog and analog to digital converters
US6087843A (en) * 1997-07-14 2000-07-11 Credence Systems Corporation Integrated circuit tester with test head including regulating capacitor
JP4138163B2 (ja) * 1999-07-07 2008-08-20 株式会社ルネサステクノロジ Lsi試験装置およびそのタイミングキャリブレーション方法
JP2001174520A (ja) 1999-12-22 2001-06-29 Nec Ic Microcomput Syst Ltd 半導体集積回路およびその出力遅延測定方法
US7342405B2 (en) * 2000-01-18 2008-03-11 Formfactor, Inc. Apparatus for reducing power supply noise in an integrated circuit
JP2001264388A (ja) 2000-03-15 2001-09-26 Ricoh Co Ltd 半導体装置のテスト方法
JP2002236151A (ja) 2001-02-08 2002-08-23 Mitsubishi Electric Corp 外部試験補助装置および半導体装置の試験方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317324B2 (en) * 2003-11-04 2008-01-08 Canon Kabushiki Kaisha Semiconductor integrated circuit testing device and method
JP2008058200A (ja) * 2006-08-31 2008-03-13 Toshiba Microelectronics Corp 半導体集積回路装置
TW200817702A (en) * 2006-10-12 2008-04-16 Advantest Corp Test device and control method

Also Published As

Publication number Publication date
JP5411872B2 (ja) 2014-02-12
US8179154B2 (en) 2012-05-15
TW201022693A (en) 2010-06-16
WO2010050100A1 (ja) 2010-05-06
JPWO2010050100A1 (ja) 2012-03-29
US20100109674A1 (en) 2010-05-06

Similar Documents

Publication Publication Date Title
TWI396855B (zh) 被測試元件、測試裝置及測試方法
US7472321B2 (en) Test apparatus for mixed-signal semiconductor device
JP2002296329A (ja) 集積回路の試験装置
US9885746B2 (en) Switching matrix and testing system for semiconductor characteristic measurement using the same
WO2011151856A1 (ja) 測定装置および測定方法
US7281181B2 (en) Systems, methods and computer programs for calibrating an automated circuit test system
US20110148454A1 (en) Semiconductor wafer, semiconductor circuit, substrate for testing and test system
JP2008107216A (ja) 測定方法、スイッチ装置、および、該スイッチ装置を備える測定システム
JP2009288064A (ja) 半導体試験装置及び方法
JP2008151718A (ja) 半導体試験装置
JP2009156580A (ja) 入力容量測定回路
KR102296971B1 (ko) 품질 측정 장치, 이의 측정 방법 및 이의 기록매체
JP3594135B2 (ja) 半導体検査装置
EP2533062A1 (en) A radio frequency integrated circuit
JPH0862291A (ja) 半導体試験装置のスキュー校正装置
JPH10206502A (ja) アナログ・バウンダリ・スキャン対応半導体集積回路装置
JP2024066989A (ja) 半導体装置の検査方法、半導体装置およびプローブカード
JP2000121703A (ja) 半導体モジュールの電気的特性試験方法及びその装置
US20050210332A1 (en) Module with trigger bus for SOC tester and a method of timing calibration in the module
JP4207107B2 (ja) Icテスタ
CN118276474A (zh) 信号控制电路、信号控制器和芯片测试系统
JPH03189575A (ja) 半導体装置の試験方法および試験装置
JP2010085232A (ja) テスト装置およびテスト方法
KR20060136319A (ko) 자동화된 회로 테스트 시스템을 조정하는 방법, 시스템 및컴퓨터 프로그램
JPH09133735A (ja) 集積回路および電子部品のテスト装置およびテスト方法